SU1377858A1 - Устройство дл регистрации неисправностей - Google Patents

Description

2S

СО

00 О1

о©

.3}

t 2 . Счетчик 18 подсчитывает количество переполнений счетчика 13, измер   интервал tit 2 ъ единицах, равных 2 тактам, элементы И 9, 19 и триггер 17 сбрасывают счетчики 13 и 18 в конце каждого измерени , эле1

Изобретение относитс  к вычислительной технике и автоматике и может быть использовано в устройствах контрол  блоков.

Цель изобретени  - увеличение информативности о регистрируемой информации .

На фиг. 1 показано предложенное устройство регистрации; на фиг. 2 - схема таймера.

Уст ройство содержит регистр 1, элемент И 2, формирователь 3 импульсов синхронизации, триггер 4, коммутатор 5, регистр 6, второй триггер 7, таймер 8, элемент И 9, коммутатор 10, узел 11 сравнени , элемент И 12,счетчик 13, элемента К 14 и 15, элемент ИЛИ 16, триггер 17, счетчик 18, элементы И 19, 20, узел 21 пам ти кодов времени, узел 22 пам ти, счетчик 23, информационнЕ 1й вход 24 устройства, синхровкод 25 устройства вход 26 режима работы устройства, вход 27 запуска устройства, синхровход 28 устройства , второй 29 и первый 30 информационные выходы устройства, выходы

31управлени  устройства (выход адреса , выход Запись - чтение, выход выборки) 31.

Таймер (фиг.2) содержит регистры

32и 33, триггер 34, элементы сравнени  35 и 36, элементы ИЛИ 37, 38, счетчик 39, шину 40 задани  начального кода регистрации, шину 41 задани  кода задержки регистрации.

Устройство обеспечивает регистрацию логических состо ний или регистрацию временных диаграмм контролируемого блока и последующую пересылку информации в ЭВМ.

Начало и состо ние работы устройства задаетс  единичным значением сиг- нала Пуск, поступающим через вход

менты И 2,12,14,15, И.ПИ 16, И 20 и триггер 7 обеспечивают запись соответствующего измерени  в узел пам ти 22, при этом в узел пам ти 21 заноситс  информаци  о том, в какой единице был измерен интервал ut, 2 ил.

27 запуска устройства на вход сброса триггера 4. Предыдущее нулевое значение сигнала Пуск обеспечивает нулевое исходное состо ние триггера 4.

В режиме регистрации логических состо ний триггер 4 переводитс  в единичное состо ние сигналом Режим, поступающим на установочный вход триггера 4 через вход 26 режима устрой-0 ства. Кроме того, сигнал Режим поступает на инверсный первый вход разрешени  счета счетчика 23, что обеспечивает беспреп тственное воспри тие счетчиком 23 синхроимпульсов в режиме

5 регистрации логических состо ний контролируемого устройства. Синхронизаци  устройства в этом режиме осуществл етс  посредством синхроимпульсов (СИ), поступающих вместе с сигналом

разрешени  на вход формировател  3 через синхровход 25 устройства. Синхроимпульсы транслируютс  на выход формировател  3 и далее на синхровхо- ды регистров 1 и 6, синхровходы триг-5 геров 4, 7 и 17 на. синхровход узла запуска таймера 8 и на счетные входы счетчиков 13 и 18, а также на вход элемента И 12, не инверсные входы . элементов И 9 и 19 и на вход элемен30 та И 14. Посредством этих синхроимпульсов выполн етс  тактирование работы устройства. В каждом такте син хронизации значение входных сигналов, поступающих на информационный вход

5 24 устройства, запоминаетс  в регистре 1, затем переписываетс  в регистр 6. С выхода последнего информаци  поступает на информационный вход узла 22 пам ти и на вход таймера 8.Тай40 мер 8 хранит код начала регистрации

и код задержки регистрации, устанав- ливаемые в нем, например, с помощью тумблерных переключателей (шин) 40,

41. Таймер- 8 сравнивает поступающую на его вход информацию с кодом начала регистрации и при их совпадении начинает отсчитывать Т тактов синхронизации на счетчике 39. Счет тактов осуществл етс  посредством учета синхроимпульсов , поступающих на синхро- вход таймера 8 с выхода формировател  3. Окончание счета - это момент TO начала регистрации информации о контролируемом блоке. В течение всего режима регистрации логических состо ний на выход элемента И 14 транслируетс  последовательность синхро- импульсов. Это достигаетс  подачей единичного сигнала с выхода триггера 4 на вход элемента И 14, Счетный вход счетчика 23 соединен с выходом коммутатора 5, управл емого (как и комму- татор 10) сигналом с выхода старшего разр да счетчика 23. Указанный сигнал принимает в режиме регистра- . ции логических состо ний нулевое значение и обеспечивает подключение через его информационный вход с выхода формировател  3. До наступлени  момента TO нулевой уровень с выхода таймера 8 поступает на -входы сброса первого счетчиков 13, 18 и 23 и на вход элемента И 15, удержива  выходы счетчиков и элемента И 15 в нулевом состо нии. Выход младших разр дов счетчика 23, выход его старшего разр да и выкод элемента И 15 подключены к выходам 31 управлени  устрой- . ства в качестве выхода адреса, выхода Запись - чтейие и выхода выборки , а также подаютс  на соответствующие входы узлов 21 и 22 пам ти. Таким образом, к моменту Т,, узлы 21 и 22 пам ти наход тс  в невыбранном состо нии с поданным на адресные входы нулевом кодом и установленным (нулевым значением сигнала шего разр да счетчика Запись.

С изменением выхода таймера 8 в момент TO счетчик 23 более не удерживаетс  в нулевом состо нии по входу сброса и с приходом синхроимпульсов на счетный вход измен ет значени выхода, обеспечива  в каждом такте работы устройства обновление кода на адресных входах-узлов 21 и 22 пам ти В режиме регистрации логических состо ний синхроимпульсы с выхода элемента И 14 поступают через информационный вход коммутатора 10 на его

с выхода ста 23) режимом

0

Q

5

0

5

0

0

5

выход и далее на вход элемента И 13. Начина  с момента Т, вход этого элемента устанавливаетс  в единичное состо ние и обеспечивает распространение синхроимпульсов на свой вькод и далее на входы выборки разрешени  узлов 21 и 22 пам ти. Таким образом, в каждом такте работы устройства, начина  с момента TO, через информационный вход в узел 22 пам ти записываетс  очередное состо ние контролируемого блока.

Процесс регистрации продолжаетс  до момента заполнени  узла 22 пам ти по всем адресам. При этом выход старшего разр да счетчика 23 переходит в единичное состо ние, задава  тем самым узлам 21 и 22 пам ти режим чтени . Кроме того, сигнал с выхода старшего разр да счетчика 23 поступает через выход 31 управлени  устройства в ЭВМ, сообща  о .завершении регистрации состо ний и о возможности передачи этой информации в ЭВМ. Этим же сигналом разрешаетс  счет синхроимпульсов счетчиком 23 по его второму входу разрешени  и переключаютс  коммутаторы 5 и 10, в результате чего на выходе этих коммутаторов транслируютс  синхросигналы СИ, поступающие на синхровход 28 устройства. Эти синхросигналы тактируют считывание инфор- мации из узлов 21 и 22 пам ти и ее передачу в ЭВМ. С выхода коммутатора 5 синхросигналы поступают на счетный вход счетчика 23, мен   в каждом такте адрес обращени  .к узлам 21 и 22 пам ти, С выхода коммутатора 10 синхросигналы поступают через элемент И 15 на входы выборки узлов 21 и 22 пам ти.

В режиме регистрации состо ний контролируемого блока р д узлов устройства не используетс , а информаци , записываема  в узел 21 пам ти и через узел 22 пам ти, при передаче в ЭВМ не анализируетс .

В режиме регистрации временных диаграмм устройство работает следующим образом.

Узел 11 сравнени  сравнивает поразр дно информацию на информационном входе и выходе регистра 2 и формирует импульс при их несовпадении кодов хот  бы по одному разр ду.Этот импульс указывает на изменение состо ни  контролируемого блока. Счетчик 13 подсчитывает количество тактов ut между измен ющимис  состо ни ми контролируемого блока. Указанны состо ни  и код 4t записываютс  в узел 22 пам ти соответственно через первый и второй информационные входы Если величина превосходит возможности п-разр дного.счетчика 13 (2 тактов счета) и тот переполн етс , то измен етс  состо ние, тоже п-разр д- ного, счетчика 18, считывающего количество переполнений счетчика 13. При каждом переполнении логическое состо ние контрольного блока с выхода регистра 6 и код с выхода счет- чика 18 записываютс  в узел 22 пам ти через первый и второй информационные входы соответственно. Причем обновление адреса записи осущеЪтвл - етс  с приходом первого из 2 сигна- лов переполнени  счетчика 13. В последующих тактах переполнени  запись информации в узел 22 пам ти осуществл етс  без изменени  адреса, т.е. - по тому же адресу, что и дл  первого из 2 переполнений. Таким образом, по второму информационному входу в узел 22 пам ти записываетс  длина интервалов t,j измеренных в тактах пр at Z, и измеренных в единицах, рав ных 2 тактов, при it -г, . Дл  различени  единиц измерени  интервалов &t используетс  одноразр дный дополнительный узел 2,1 пам ти, в который записываетс  единичный уровень при регистрации изменений состо ний и ну левой уровень,, если запись обусловлена переполнением счетчика 13.

Начинаетс  регистраци  временных диаграмм (т.е. изменений состо ний) контролируемого блока с -момента Т, определ емого аналогично рассмотренному режиму регис трации логических состо ний. Отметим, что до этого момента счетчики 13, 18 и 23, а также сигнал выборки на выходе элемента 15 удерживаютс  в нулевом состо нии.

Дл  подсчета ,тактов ut счетчик 13 сбрасываетс  в О после каждой записи информации в узел 22 пам ти. Запись осуществл етс , если проис- ходит изменение логического состо ни  контролируемого блока или переполнени  счетчика 13. Сигнал, соответствующий этому условию, формируетс  на выходе элемента ИЛИ 16,.входы кото- рого подключены к выходу узла 11 сравнени  и к выхаду переполнени  счетчика 13. Далее этот сигнал задержива

0 5 n

5

0

5

етс  на один такт триггером 4 (запись сигнала в триггер происходит через информационный вход под воздействием синхроимпульсов) и с его выхода поступает на входы элементов И 14 -и 9. При единичном значении сигнала указанные элементы И транслируют с соответственно пр мого и инверсного входов на выход единичные имцульсы в первой и второй половине такта. С выхода элемента И 14 единичный импульс поступает через коммутатор 10 и элемент И 15 на входы выборки узлов 21 и 22 пам ти, обеспечива  запись в них информации. После записи единичный импульс с выхода элемента И 9 поступает на вход сброса счетчика 13 и переводит его в нулевое состо ние . Значение интервала лt. от 1 до 2 отображаютс  на выходе счетчика 13 кодами от О до .

Запись показаний счетчика 13 в узел 22 пам ти выполн етс  опосредованно через счетчик 18 и осуществл етс  только, если произошло изменение логического состо ни  блока в отсутствии сигнала переполнени  счетчика 13. Сигнал, соответствующий этому условию , формируетс  на выходе элемента И 2, пр мой и инверсный входы которого подключены к выходу узла , 11 сравнени  и выходу переполнени  счетчика 13-. Далее этот сигнал задерживаетс  на один такт триггеров 7 и с его .выхода поступает на информационный вход узла 21 пам ти и на вход элемента И 12, При единичном значении сигнала элемент И 12 транслирует на выход единичный импульс в первой половине такта. С выхода элемента И 12 единичный импульс поступает на вход разрешени  счетчика 18, обеспечива  запись в него состо ни  счетчика 13 через информационный вход. В момент действи  выборки код состо ни  счетчика перецисываетс  в узел 22 пам ти. Одновременно с этим в узле 21 пам ти происходит запись с выхода триггера 7 сигнала, различающего единицы измерени  интервалов it.

-. Дл  подсчета количества переполнений счетчика 13 синхровход счетчика 18 подключен к выходу узла 3 синхронизации , а на вход разрешени  поступает сигнал переполнени  с выхода счетчика 13. После записи каждого измененного логического состо ни  контрольного блока счетчик 18 устанавливаетс  в О. Дл  этого сигнал с выхода узла 11 сравнени  задерживаетс  на один таКт на триггере 7 и с его выхода поступает на вход эле- мента И 19. При единичном значении сигнала элемент И 19 транслирует на выход единичный импульс во второй половине такта. Этот импульс поступает на вход сброса счетчика 18, ус- танавлива  его в нулевое состо ние. Счетчик 18 измер ет величину в пределах от 1 до 2, принима  при этом значение 1,..., , 0. Сигнал, указывающий на нулевое состо ние счет- чика 18 поступает с его выхода на вход элемента И 20. На другой вход этого элемента приходит сигнал с выхода элемента ИЛИ 16. Элемент И 20 формирует сигнал, поступающий на вхо разрешени  счета счетчика 23. Этот сигнал разрешает измен ть состо ние счет ика 23 под действием синхроимпульсов в моменты перед записью изменившегос  логического состо ни  кон- тролируемого блока или при первом из 2 переполнений счетчика 13. Та- КИМ образом, все последующие переполнени  (из множества 2) регистрируютс  в узлах 21 и 22 пам ти по тем же адресам, что и первое. После заполнени  узлов пам ти выход старшего разр да счетчика 23 инвертируетс , и начинаетс  процесс пересьшки информации в ЭВМ. .

Устройство в режиме регистрации временных диаграмм измер ет и за- письгоает в пам ть интерв.алы и t между изменени ми логических состо ний контролируемого блока в двух едини- цах: в тактах работы устройства, если at 2, и единицах, равных 2, если 4t 7 2. Это позвол ет экономно использовать пам ть при больших интервалах /Jt.

Предложенное устройство може г эфт фективно использоватьс  при анализе контролируемой информации на возникновении в ней запрещенных кодов и дальнейшего изменени  информации. Это важно, например, при исследовании (с целью корректировки) генераторов псевдослучайных последовательностей , предназначенных дл  технологического контрол  цифровых схем. Эти генераторы задают последователь- ность входных воздействий на провер емую и эталонную аппаратуру, где определенные наборы входных воздей

5 0 5 о

Q с

5

0

ствий могут быть запрещенными, так как вызывают неоднозначную реакцию аппаратуры на выходе.

I

Claims (1)

1. Формула изобретени 

   Устройство дл  регистрации неисправностей , содержащее формирователь импульсов синхронизации, два регистра , узел сравнени , узел пам ти,первый коммутатор, триггер, таймер, элемент ИЛИ, первый элемент И, первый счетчик, причем информационный вход первого регистра  вл етс  информационным входом устройства, выход первого регистра соединен с информационным входом второго регистра и первым входом узла сравнени , второй вход которого соединен с выходом второго регистра , с информационным входом тайме ра и первым информационным входом узла пам ти, первый вход элемента ИЛИ соединен с выходом Равно узла сравнени , второй вход элемента ИЛИ соединен с выходом заема первого счетчика , выход элемента ИЛИ соединен с D-входом триггера, вход сброса которого  вл етс  входом запуска устройства , вход установки первого триггера  вл етс  первым входом задани  режима работы устройства, первый вход синхронизации которого соединен через формирователь импульса синхронизации с синхровходами первого и второго регистров , таймера, счетным входом первого счетчика, синхровходом первого триггера и первым входом первого элемента И, выход которого соединен с первым информационным входом первого- коммутатора, второй информационный вход которого соединен с вторым синхровходом устройства, отличающеес  тем, что, с целью увеличени  информативности о регистрируемой информации, устройство содержит с второго по седьмой элементы И, второй коммутатор, второй и третий триггеры , второй и третий счетчики и узел пам ти кодов времени, причем выход Равно узла сравнени  соединен с информационным входом второго триггера и первым входом второго элемента И, второй вход которого соединен с выходом заема первого счетчика и входом разрешени  счета второго счетчика,выход второго элемента И соединен с информационным входом третьего триггера , выход которого соединен с информационным входом узла пам ти кодов времени и первым входом третьего элемента И, выход которого соединен с входо разрешени  записи второго счетчика, информационные входы которого соединены с разр дными выходами первого счетчика , выход второго счетчика соединен с вторым информационным входом узла пам ти, выход заема второго счетчика соединен с первым входом четвертого элемента И, второй вход которого соединен с выходом элемента РШИ, выход четвертого элемента И соединен с первым пр мым входом разрешени  счета третьего счетчика, инверсный вход разрешени  счета которого соединен с первым входом задани  режима работы устройства, счетный вход третьего счетчика соединен с выходом второго коммутатора, первый разр дный выход которого соединен с адресными входами узла пам ти и узла пам ти кодов времени, второй разр дный выход третьего счетчика соединен с управл ю- щими вxoдajми первого и второго коммутаторов , вторым пр мым входом разрешени  счета третьего счетчика и входами записи-чтени  узла пам ти и

   узла пам ти кодов времени, выход формировател  импульса синхро низации соединен с синхровходом второго и третьего триггеров, инверсными входами п того и шестого элементов И, вторым входом третьего элемента И, счетным входом второго счетчика и первым информационным входом второго коммутатора , второй информационный вход которого соединен с вторым синхровходом устройства, выход первого коммутатора соединен с первым входом седьмого элемента И, выход которого соединен с входами разрешени  узла пам ти и узла пам ти кодов времени,вто рой вход седьмого элемента И соединен с выходом таймера, с входом сброса третьего счетчика и первыми входами сброса первого и второго счетчиков, выход первого триггера соединен с пр мыми входами п того элемента И и вторым входом первого элемента И, вторые,входы сброса первого и второго счетчиков соединены с выходами п того и шестого элементов И соответ-- ственно, выход второго триггера соединен с пр мым входом шестого элемента И.