SU1679487A1 - Устройство дл контрол цифровых блоков - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в системах контрол  цифровых блоков в процессе эксплуатации. Целью изобретени   вл етс  повышение достоверности контрол  С этой целью в устройство , содержащее блок управлени , генератор тестов, два счетчика, дешифратор два регистра сдвига регистр данных, элемент задержки и генератор импульсов, введены узел сравнени  и генератор кодовых эталонов 1 з п. ф-лы, 5 ил

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в системах контрол  цифровых блоков в процессе эксплуатации.

Целью изобретени   вл етс  повышение достоверности контрол .

На фиг. 1 представлена структурна  схема устройства; на фиг. 2 - функциональна  схема генератора кодовых эталонов; на фиг. 3 - функциональна  схема узла сравнени , на фиг. 4 - блок управлени ; на фиг. 5 - временные диаграммы, по сн ющие работу устройства.

Устройство содержит блок 1 управлени , генератор 2 тестов, контролируемый цифровой блок 3, регистр 4 данных, первый регистр 5 сдвига, первый и второй счетчики 6 и 7, дешифратор 8, генератор 9 импульсов, элемент 10 задержки, второй регистр 11 сдвига, узел 12 сравнени , генератор 13 кодовых эталонов. Позиционные обозначени  14-21 использованы на фиг. 1 дл  различени  входов и выходов отдельных узлов.

Генератор 13 кодовых эталонов (фиг. 2) содержит счетчик 22, дешифратор 23, блок 24 пам ти и регистр 25

Узел 12 сравнени  (фиг. 3) содержит сумматор 26 по модулю два и элемент НЕ 27.

Блок 1 управлени  (фиг. 4) содержит триггеры 28 и 29 и элементы 30 и 31 задержки

Вход 14 генератора 2 тестов  вл етс  входом сигнала начала контрол  (фиг. 5), первый выход 15 - выходом метки начала тестировани , совпадающей с началом контрол  и определ ющей момент выключени  генератора 9 импульсов. Второй выход 16 генератора 2 - это выход метки конца тестировани , определ ющей момент окончани  формировани  входных наборов генератором 2 тестов и совпадающей с моментом установки на адресных входах блока 24 кода адреса эталона (по синхровходу 16), соответствующего очередному номеру сформированного входного и выходного) набора. Выход 17 элемента 10 задержки - это выход метки включени  генератора 9 импульсов и вход установки режимов Запись и Считысл

с

А

о Ч ю

-ч

вание регистров 5 и 25, а также установки режима считывани  блока 24. Выход 18 генератора 9 импульсов - это выход импульсов , по которым осуществл етс  динамическое (по фронту и спаду) синхронное управление регистров 4, 5, 11 и 25 по синхровходам (в режимах Запись и Считывание ). Причем в момент времени, совпадающий с меткой 17 включени  генератора 9, разрешаетс  запись в регистры 5 и 25. По фронтам импульсов с выхода 18 осуществл етс  обновление информации регистра 4, а также запись выходных наборов блока 3 в регистр 5 и запись эталонов из блока 24 в регистр 25. По спаду каждого очередного импульса 18 производитс  считывание зафиксированной информации из регистров 4, 5, и 25, одновременно в регистр 11 производитс  запись зафиксированных импульсов сбоев. Выход 19 генератора 13  вл етс  последовательным выходом регистра 13 и вторым входом узла 12 сравнени , на первый вход 20 которого поступают синхронно с эталоном реакции с последовательного выхода регистра 5. С выхода 21 узла 12 результаты сравнени  в виде единичных импульсов поступают на вход счетчика 6.

Устройство работает следующим образом .

При включении контролируемого цифрового блока 3 и устройства все элементы в них устанавливаютс  в исходное состо ние (цепи установки в исходное состо ние не показаны). После этого на вход блока 1 управлени  поступает сигнал Контроль, после чегскна его третьем выходе на все врем  контрол  по вл етс  сигнал Режим контроль , который разрешает работу счетчиков 6 и 7 (фиг. 1). Одновременно на выходе 14 блока 1 по вл етс  сигнал Начало контрол , который поступает на вход генератора 2 тестов (момент времени to, фиг. 5). По этому сигналу генератор 2 начинает последовательно вырабатывать тестовые наборы сигналов, число которых заранее определено дл  контролируемого блока. По началу каждого тестового набора на втором выходе генератора 2 по вл етс  сигнал выключени  генератора 9 (метка 15 начала тестировани , фиг. 5). По окончании передачи каждого тестового набора в момент времени ti на первом выходе генератора 2 по вл етс  сигнал 16 (метка конца тестировани ), который через элемент 10 задержки включает в момент времени t2 генератор 9. Кроме того, метка конца тестировани , т.е. окончани  формировани  очередного тестового набора, поступает на синхровход счетчика 22 генератора 13. Двоичный счетчик 22 подсчитывает число входных наборов S, которое дл  контролируемого цифрового блока 3 заранее определено. При этом, емкость счетчика 22 определ етс 

максимальным числом входных наборов, т.е. S, где k - номер старшего разр да счетчика 22. Код номера очередного входного набора поступает на информационный вход дешифратора 23, на выходе которого

0 по вл етс  код адреса выходных наборов, однозначно соответствующих входным наборам и хран ющимс  в блоке 24 пам ти (например, в статическом ПЗУ).

По каждому тестовому набору в интер5 вале тестировани  (to. ti) на выходе контролируемого блока 3 по вл ютс  соответствующие выходные наборы, размерность каждого из которых определ етс  числом контролируемых разр дов г. Регист0 раци  и анализ выходных наборов производитс  после окончани  их формировани  к моменту времени ti и с учетом времени установлени  переходных процессов (tyci) элементов 10 задержки, т.е. начина  с момента

5 времени t2. В моменты времени ta генератор 9 начинает вырабатывать серии импульсов, число которых определ етс  размерностью контролируемых двоичных векторов реакций , равной г.

0 Регистраци  и анализ выходных наборов осуществл етс  следующим образом.

К моменту времени в интервале (to, lz) по вл ющиес  в выходных наборах сбои бу5 дут зафиксированы в соответствующих  чейках пам ти регистра 4. В качестве регистра 4 может быть применен синхронный регистр на двухступенчатых D-триггерах или К-триггерах(МЗ-структура)сдинамиче0 ским управлением записи-считывани .

Таким образом, регистр 4 выполн ет функции оперативной пам ти, в которой изменение состо ни  по каждому разр ду контролируемого блока 3 фиксируетс  в со5 ответствующей  чейке первой ступени регистра 4. Поэтому перезапись зафиксированной информации во вторую ступень регистра 4 происходит по фронту импульсов в моменты времени t2. В момен0 ты времени t3 происходит считывание информации второй ступени регистра 4 и запись ее в синхронный фиксатор, представл ющий регистр 11 на RS-триггерах. Таким образом, в моменты т.2 по фронту

5 первого импульса с выхода 19 генератора 9 производитс  синхронна  перезапись им-, пульсов сбоев и переходного процесса (если они имеютс  в выходных наборах) в соответствующие  чейки регистра 4, выходного набора - в регистр 5, а также кодового эталона - в регистр 25. Метка 17 включени  генератора 9 в момент ta разрешает параллельный прием в регистры 5 и 25 по установочному входу режимов Запись-считывание, а также разрешает считывание эталона из блока 24. Регистры 5 и 25 по своей внутренней структуре идентичны и представл ют сдвиговые регистры с синхронным параллельным приемом и последовательным сдвигом информации, причем управление регистрами динамическое. После записи в регистры по спаду первого (момент гз) и последующих (г-1) импульсов производитс  синхронный сдвиг зафиксированной в регистрах 5 и 25 информации. Импульсы сбоев подсчитываютс  счетчиком 7, последовательно поступа  на его синхровход. Настройка счетчика 7 дл  подсчета одного импульса достаточна дл  регистрации сбо , зафиксированного синхронным фиксатором (регистром 5).

Счет числа состо ний контролируемого блока 3 производитс  следующим образом. По спаду каждого очередного импульса с выхода 18 генератора 9 (фиг. 5, момент времени ta дл  первого импульса) из регистра 5 с последовательного выхода 20 производитс  считывание выходного набора, а из регистра 25 - последовательное считывание кодового эталона (выход 19), соответствую- щего этому выходному набору. Оба набора данных, последовательно, бит за битом, поступают на первый и второй входы узла 12 сравнени . Узел 12 сравнени  выполн ет роль цифрового компаратора и представл ет одноразр дную схему сравнени  двух цифровых последовательностей с логикой работы ИСКЛЮЧАЮЩЕЕ ИЛИ с инверсией , т.е. дл  каждого входного бита информации на выходе 21 узла 12 по вл етс  единичный бит равнозначности входных сигналов. Поэтому узел 12 представл ет последовательное соединение сумматора 26 по модулю два и элемента НЕ 27. Импульсы сравнени  с выхода 21 узла 12 поступают на синхровход счетчика 6, емкость К которого определ етс  числом входных наборов S и размерностью двоичных векторов реакций г, т.е. (S-r).

При подаче второго тестового набора генератор 9 включаетс , регистры 4, 5, 1 и 25 обнул ютс  и готовы к приему очередного выходного набора и кодового эталона, счетчики 6, 7 и 22 хран т записанное число импульсов и готовы к продолжению счета по второму набору.

После подачи всех тестовых наборов производитс  дешифраци  кода числа состо ний в виде сигнала Исправно - Неисправно дешифратором 8 по сигналу Конец контрол  с выхода блока 1 управлени . После окончани  дешифрации кода числа состо ний сигнап Режим контроль снимаетс .

Решение о результатах контрол  принимаетс  по совокупности сигналов Сбой, Исправно и Неисправно также, как и в известном устройстве.

Claims (2)

1. Формула изобретени  1. Устройство дл  контрол  цифровых блоков, содержащее блок управлени , гене0 ратор тестов, первый счетчик, дешифратор, второй счетчик, два регистра сдвига, регистр данных, элемент задержки и генератор импульсов, выход которого соединен с синхровходами первого и второго регистров

   5 сдвига и регистра данных, выход начала контрол  блока управлени  подключен к входу запуска генератора тестов, информационный выход которого  вл етс  выходом устройства дл  подключени  к входу контро0 лируемого цифрового блока, выход режима контрол  блока управлени  соединен с входом режима первого счетчика, информационный выход которого подключен к информационному входу дешифратора, уп5 равл ющий вход которого соединен с выходом конца контрол  блока управлени , первый и второй выходы дешифратора  вл ютс  соответственно выходом признака исправности и выходом признака

   0 неисправности устройства, выход метки начала тестировани  генератора тестов соеди- нен с входом запрета генератора импульсов, вход и выход элемента задержки подключены соответственно к выходу метки

   5 конца тестировани  генератора тестов и входу разрешени  генератора импульсов, информационные входы первого регистра сдвига и регистра данных объединены и образуют вход устройства дл  подключени  к

   0 выходу контролируемого цифрового блока, выход регистра данных соединен с информационным входом второго регистра сдвига , последовательный выход которого подключен со счетным входом второго счет5 чика, вход режима которого соединен с выходом режима контрол  блока управлени , выход второго счетчика  вл етс  выходом признака сбо  устройства, а вход режима контрол  устройства  вл етс  входом блока

   0 управлени , отличающеес  тем. что, с целью повышени  достоверности контрол , оно содержит узел сравнени  и генера- ,тор кодовых эталонов, причем первый и второй входы и выход узла сравнени  под5 ключены соответственно к последовательному выходу первого регистра сдвига, выходу генератора кодовых эталонов и счетному входу первого счетчика, выход элемента задержки соединен с входами установки режимов первого регистра сдвига и генератора кодовых эталонов, выход генератора импульсов подключен к синхровходу считывани  генератора кодовых эталонов, синх- ровход счета числа входных наборов которого соединен с выходом метки конца тестировани  генератора тестов.

   /
2. 2. Устройство по п. 1, отличающее- с   тем, что генератор кодовых эталонов содержит счетчик, дешифратор, блок пам ти и регистр сдвига, последовательный выход которого  вл етс  выходом генератора,

   77

   0

   счетный вход счетчика  вл етс  синхровхо- дом счета числа входных наборов генератора , информационный вход и выход соединены соответственно с выходом счет- чика и адресным входом блока пам ти, выход которого соединен с информационным входом регистра сдвига, синхровход которого  вл етс  синхровходом считывани  генератора , а вход режима регистра сдвига и вход считывани  блока пам ти объединены и образуют вход установки режимов генератора .

   Контроль

   Фиг. 2

   НеиспраВнО Испрадно

   Фиг.1

   Физ.З

   Фиг4