SU1302325A1 - Устройство дл контрол оперативной пам ти - Google Patents

Abstract

Изобретение относитс  к вычислительной .технике, в частности к устройствам дл  контрол  оперативных запоминающих устройств (ОЗУ) с произвольной выборкой. Целью изобретени   вл етс  повышение достоверности контрол . Устройство содержит блок управлени , мультиплексор, первый, второй и третий блоки сравнени , регистр задержки данных, формирователь выходных сигналов, блок эталонной пам ти, блок фиксации ошибки, формирователь информационных сигналов, первый и второй счетчики адреса, блок индикации. Повышение достоверности контрол  достигаетс  за счет введени  в устройство блока эталонной пам ти, третьей схемы сравнени - и блока фиксации ошибки, позвол ющих контролировать процесс генерации тестовых воздействий. 4 ил. 00 о to со to ел

Description

Изобретение относитс  к вычислительной технике, в частности к устройствам дл  контрол  оперативных заноминающих устройств (ОЗУ) с произвольной выборкой.

Цель изобретени  - повышение достоверности контрол .

На фиг. 1 приведена функциональна  Ъхема устройства; на фиг. 2 - функциональна  схема блока управлени ; на фиг. 3 - функциональна  схема формировани  информационного сигнала; на фиг. 4 - эпюры , по сн ющие работу блока управлени .

Устройство дл  контрол  оперативной пам ти содержит блок 1 управлени , мультиплексор 2, первый блок 3 сравнени , регистр 4 задержки данных, формирователь 5 выходных сигналов, блок 6 эталонной пам ти , блок 7 фиксации ошибки, формирователь 8 информационных сигналов, первый 9 и второй 10 счетчики адреса, третий 11 и второй 12 блоки сравнени , блок индикации 13.

Блок 1 управлени  (фиг. 2) содержит задающий генератор 14, формирователь 15 сдвинутых последовательностей, второй триггер 16, формирователь 17 управл ющего сигнала, инвертор 18, первый 19 и третий 20 триггеры, триггер 21 Шмитта, кнопку 22 и четвертый триггер 23.

Формирователь 8 информационных сигналов (фиг. 3) содержит счетчик 24 длительности такта и дешифратор 25.

Устройство работает следующим образом.

Работа устройства начинаетс  с установки п микросхем пам ти в держатели накопител . При включении питани  в блоке 1 управлени  вырабатываетс  положительный фронт на / С-цепочке и триггере 21 Шмитта, который поступает на тактовый вход первого триггера 19 и далее с его пр мого выхода на информационный вход второго триггера 16. После тактировани  (фиг. 4 а) на инверсном выходе триггера 16 образуетс  отрицательный фронт (фиг. 46), который поступает на сбросовый вход первого триггера 19. В результате этого на пр мом выходе этого триггера образуетс  импульс положительной пол рности, а на выходах второго триггера 16 образуютс  импульсы соответственно положительной и отрицательной пол рностей, длительностью в такт частоты задающего генератора 14. По приходе импульса положительной пол рности с пр мого выхода второго триггера 16 на вход управлени  формировател  15 сдвинутых последовательностей код, заданный на его входах предустановки, переписываетс  на выходы. По окончании установочного импульса под воздействием тактовой частоты, поступаюп;ей на тактовый вход формировател  15 сдвинутых последовательностей задающего генератора 14, в формирователе осуществл етс  сдвиг единицы в сторону

5

0

5

0

0

5

0

5

старшего разр да и далее по обратной св зи на его информационный вход.

Таким образом, на выходах по вл ютс  последовательно сдвинутые относительно друг друга тактовые последовательности. Тактова  последовательность с первого выхода формировател  15 поступает на наход щийс  в счетном режиме триггер формировател  17, образу  сигнал меандровой формы , поступающий далее на вход управлени  мультиплексора 2 (фиг. 4б). Одновременно с инверсного выхода триггера 16 установочный импульс поступает на тактовый вход третьего триггера 20 и переписывает нулевой потенциал с его входа на выход, а также на сбросовый вход формировател  17 управл ющего сигнала. Нулевой потенциал с выхода третьего триггера 20 поступает на информационный вход четвертого триггера 23, где переписываетс  с приходом тактовой последовательности на выход (фиг. 4«). В результате этого устройство находитс  в режиме «Стоп.

При нажатии кнопки 22 «Пуск происходит переустановка третьего триггера 20 в единичное состо ние и перезапись логической единицы с входа на выход четвертого триггера 23 (фиг. 4з). Разрешающий потенциал с инверсного выхода четвертого триггера 23 поступает на установочные входы счетчиков 9 и 10 адресов и счетчика 24 длительности, разреша  их работу. Выходы счетчика 24 длительности подключены к дешифратору-формирователю 25, где и происходит формирование информационного сигнала , который поступает на формирователь 5 выходных сигналов и далее на провер емые микросхемы Пам ти.

Дл  одного цикла работы при формировании теста «Попарна  запись - считывание с полным перебором необходимо шестнадцать периодов тактовой последовательности , так как при обращении к каждой паре  чеек из всевозможных в режимах записи и считывани  необходимо проверить четыре возможные комбинации состо ни   чеек: 00, 01, 10, 11. Поэтому смена пар адресов происходит раз в щест- надцать периодов тактовой последовательности по импульсу переноса, поступающему со счетчика 24 длительности. Адресные сиг- гналы с выходов счетчиков 9 и 10 адресов поступают на информационные входы мультиплексора 2, где коммутируютс  на выход в соответствии с сигналом управлени , тем самым обеспечива  однозначность обращени  к паре  чеек. С выхода мультиплексора 2 адрес поступает на соответствующие входы формировател  5 выходных сигналов и далее на плату накопител . Туда же через формирователь 5 поступают сигналы разрещени  записи и считывани  соответственно с третьего и четвертого выходов блока 1 управлени .

Дл  обеспечени  режима самоконтрол  на блок 6 подают те же, что и в накопитель , сигналы. Работу блока эталонной пам ти 6 ведут непрерывно и параллельно с проверкой микросхем пам ти на плате накопител .

Считанна  из накопител  и блока 6 информаци  поступает соответственно на первый 3 и третий 11 блоки сравнени , куда одновременно поступает опорна  информаци , задержанна  в регистре 4 на необходимое число тактов. Дл  правильной работы указанных блоков сравнени  необходимо исключить ситуацию, вытекающую из способа построени  функционального теста, а именно, момент времени, когда адресные коды обоих счетчиков 9 и 10 адресов совпадают . В этом случае во врем  шестнадцати периодов тактовой последовательности производитс  обращение к одной и той же  чейке микросхем пам ти. Поэтому, вместо записанных в последовательные моменты времени кодовых комбинаций 01, 10 считываютс  кодовые комбинации соответственно 11 и 00, что следует из логики построени  теста «Попарна  запись - считывание с полным перебором.

Включение второго блока 12 сравнени  позвол ет определить эти моменты времени и выработать строб, запирающий первый 3 и третий 11 блоки сравнени . Результат сравнени  фиксируетс  блоком 7 и выводитс  в блок 13 индикации. В последнем индицируютс  номера тех микросхем пам ти , в которых обнаружены одна или несколько неисправностей.

При неправильном функционировании самого устройства третий блок 11 сравнени  вырабатывает сигнал ошибки, который фиксируетс  в блоке 7 и индицируетс  в блоке 13 индикации.

В момент по влени  импульса переноса на выходе счетчика 10 адреса, сигнализирующего об окончании перебора всех возможных адресных комбинаций, в блоке 1 управлени  вырабатываетс  потенциал, запрещающий дальнейшую работу счетчиков 9 и 10 адресов и счетчика 24 длительности , и устройство возвращаетс  в режим ожидани  (состо ние «Стоп).

Claims (1)

1. Формула изобретени 

   Устройство дл  контрол  оперативной пам ти , содержащее первый счетчик адреса, информационные выходы которого подключены к информационным входам первой группы мультиплексора, а выход переполнени 

   5

   соединен со счетным входом второго счетчика адреса, информационные выходы которого подключены к входам первой группы второго блока сравнени  и к информацион- J ным входам второй группы мультиплексора, управл ющий вход которого соединен с первым выходом блока управлени , второй и третий выходы которого подключены соответственно к входу синхронизации первого блока сравнени  и к синхровходу регистра

   О задержки данных, информационный вход которого соединен с информационным выходом формировател  информационных сигналов, а выход подключен к информационному входу первого блока сравнени , информационные входы группы которого  вл ютс  информационными входами устройства, отличающеес  тем, что, с целью повышени  достоверности контрол , в устройство введены блок эталонной пам ти, третий блок сравнени , блок фиксации ошибки, причем третий

   0 выход блока управлени  соединен с входом разрешени  считывани  блока эталонной пам ти , а четвертый выход подключен к входу разрешени  записи блока эталонной пам ти , адресные входы которого соединены с выходами мультиплексора и  вл ютс 

   5 адресными выходами устройства, информационные выходы группы формировател  информационных сигналов  вл ютс  информационными выходами устройства, а шестой выход блока управлени  соединен с входами начальной установки первого и второго

   0 счетчиков адреса и формировател  информационных сигналов, вход синхронизации которого подключен к седьмому выходу блока управлени , п тый выход которого соединен с входом сброса блока фиксации ошибки, выходы которого  вл ютс  информационными выходами устройства, а установочные входы подключены к выходам второго и третьего блоков сравнени , выход переполнени  формировател  информационных сигналов соединен со счетным входом пер0 вого счетчика адреса, а информационный выход подключен к информационному входу блока эталонной пам ти, выход которого соединен с вторым информационным входом третьего блока сравнени , первый информационный вход и вход синхро5 низации которого подключены к соответствующим входам первого блока сравнени , а вход запрета сравнени  соединен с соответствующим входом первого блока сравнени  и с выходом второго блока сравнени , входы второй группы которого под ключены к информационным выходам первого счетчика адреса, выход переполнени  второго счетчика адреса соединен с входом блокировки блока управлени .

   5

   Фиг.З

   fK 3

   и.

   „ Стоп

   -r/J „Пусн fPu2.

   -f