SU1236488A1 - Устройство дл регистрации состо ний контролируемого блока - Google Patents

Abstract

Изобретение относитс  к вьтисли- телыюй технике. Целью изобретени   вл етс  сокращение оборудовани  путем уменьшени  объема используемой пам ти. Указанна  цель достигаетс  тем, что в устройство, содержащее регистр, блок синхронизации, генератор импульсов, блок пам ти, цифровой компаратор, блок задержки, блок управлени , причем информационньй вход регистра  вл етс  информационным входом устройства, первый вход блока синхронизации  вл етс  синхронным входом устройства, второй вход блока синхронизации соединен с выходом генератора импульсов, а выход подключен к синхровходу регистра, к второму входу блока задержки, первый вход которого соединен с выходом цифрового компаратора, а выход подключен к второму входу блока управлени , выход которого соединен с первым входом блока пам ти, введены счетчик, второй и третий регистры, схема сравнени , элементы И и ИЛИ, коммутатор, триггер и второй блок пам ти, причем вьгход регистра соединен с первым входом схемы сравнени  и информационным входом второго регистра, выход которого соединен с вторым входом схемы сравнени , вторым входом блока пам ти и входом цифрового компаратора, синхровходы второго и третьего регистров счетчика, триггера и первый вход элемента И подключены к выходу блока синхронизации, выход переполнени  счетчика соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом схемы сравнени , а выход подключен к информаци- ониому входу триггера, установочный вход R которого  вл етс  входом Пуск устройства, а установочный вход  вл етс  входом Режим устройства , выход триггера подключен к второму входу элемента И, выход которого подключен к второму входу счетчика и к первому информационному входу коммутатора, второй информационный вход которого  вл етс  вторым синхронным входом устройства, а выход соединен с управл ющим входом блока управлени , вьгход которого подключен к управл ющему входу коммутатора, первому -входу второго блока пам ти и  вл етс  выходом управлени  устройства , информационньй выход счетчика соединен с информационным входом третьего регистра, выход которого подключен к второму входу второго блока пам ти,выходы первого и второго блоков пам ти  вл ютс  соответственно первым и BTopbiM информационны- ьш выходами устройства. 1 ил. i (Л CZ to оо а 4: 00 СХ)

Description

Изобрете ще относитс  к вычислительной технике.

Цель изобретени  - сокращение оборудовани .

На чертеже представлена структурна  схема устройства.

Устройство содержит счетчик 1,пер- вьй регистр 2, генератор 3 импульсов, третий 4 и второй 5 регистры, блок 6 синхронизации, триггер 7, схему 8 сравнени , блок 9 сравнени  с константой , элементы И 10 и ИЛИ 11, элемент 12 задержки, кoм fyтaтop 13, второй блок 14 пам ти, первый блок 15 пам ти и счетчик 16 адреса, входы информационный 17, синхронизации 18 Режим 19, Пуск 20, синхронизации 21, информационные выходы 22 и 23, выход 24 конца контрол .

Устройство работает в трех режимах: регистраци  логических состо ний; регистраци  времен ных диаграмм; пересылка данных в ЭВМ.

Режим регистрации логических состо ний задаетс  сигналом, поступающим на вход Режим 19 устройства,  вл ющийс  единичным установочным входом триггера 7. Начало работы устройства задаетс  сигналом Пуск, равным единице, поступающим на вход устройства,  вл ющийс  нулевым установочным входом триггера 7. Значение сигнала Пуск, равное нулю, устанавливает триггер 7 в исходное нулевое состо ние. Во времени сигнал Пуск предшествует сигналу Режим, исходное значение сигнала Режим - единица .

В режиме регистрации логических состо ний устройство работает следующим образом.

Синхронизаци  устройства осуществл етс  посредством синхроимпульсов контролируемого блока, поступающих вместе с сигналом разрешени  на вход 18 блока 6 синхронизации, который  вл етс  синхронным входом устройства. Сигнал Режим, равный нулю, устанавливает в единичное состо ние триггер 7 и блокирует его дальнейшее переключение по информационному входу,

тем самым открыва  элемент И 10 дщ  прохождени  синхроимпульсов на пер- вьй информационньй вход коммутатора 13, Который транслирует сигнал с выхода элемента И 10 на вход счетчика 16 адреса.

В каждом такте синхронизации значение входных сигналов, поступающих по каналам св зи на информационный вход устройства, запоминаетс  в регистре 2, затем переписываетс  во второй регистр 5, с выхода которого поступает на второй блок 15 пам ти. Занесение входных данных в блок 15 пам ти начинаетс  с такта синхронизации Т . Идентификаци  такта осуО .

ществл етс  по ожидаемому значению входных сигналов и коду задержки, выраженному в тактах синхроимпульсов. Значение входного сигнала и код

задержки занос тс  оператором перед началом работы устройства соответственно в блок 9 и элемент 12 задержки . В процессе работы значение входных сигналов с выхода второго регистра 5 поступает на вход блока 9 и сравниваетс  с ожидаемым значением. При по влении слова, равного ожидаемому , на выходе блока 9 вырабатываетс  сигнал запуска элемента 12 задержки . С приходом запуска в элементе 12 задержки начинаетс  отсчет тактов. Спуст  заданный интервал времени, на выходе элемента 12 задержки вырабатываетс  сигнал, по которому в счетчике 16 начинаетс  формирование сигналов управлени  первым блоком 15 пам ти и вторым блоком 14 пам ти, поступающих на их вход. По сигналам управлени  в блоке 15 пам ти происходит регистраци  значений входных сигналов - логических состо ний контролируемого блока, при этом второй блок 14 пам ти не используетс .Процесс регистрации продолжаетс  до момента переполнени  счетчика 16 адреса. В момент переполнени  счетчика адреса с его выхода в ЭВМ поступает сигнал об окончании режима регистрации. Этот же сигнал поступает на управл ющий

вход коммутатора 13 и переключает его на. передачу сигналов, поступающих по его второму входу.

В режиме регистрации временных диаграмм устройство работает следующим образом.

Синхронизаци  устройства осуществл етс  посредством генератора 3 импульсов , с выхода которого синхроимпульсы поступают на второй вход бло- ка 6 синхронизации. Сигнал Режим, равный единице, не переключает триггер 7 из исходного нулевого состо ни , и его пр мой выход закрывает

3

элемент И 10 дл  прохождени  синхроимпульсов на первый вход коммутатора 13. В каждом такте синхронизации значени  входных сигналов, поступающих по каналам св зи, запоминаютс  в регистре 2, после чего переписываютс  во второй регистр 5, одновременно с этим код с информационного выхода счетчика 1, которьй считает такты синхроимпульсов, переписываетс  в третий регистр 4. Затем содержимое второго 5 и третьего 4 регистров поступает на второй вход, соответственно первого блока 15 пам ти и второго блока 14 пам ти. Но запоминание данных в блоках пам ти осуществл етс  только в тех тактах, в которых произопшо изменелие значени  сигналов на информационном входе устройства либо переполнение счетчика 1. Факт изменени  значени  входных сигналов устанавливаетс  схемой 8 сравнени  путем сравнени  данных, записанных в регистре 2 и втором регистре 5. Сигналы с выхода схемы 8 сравнени  и с выхода переполнени  счетчика 1 , объединенные элементом ИЛИ 11, поступают на информационный вход триггера 7, Если произошло изменение значени  сигналов на информационном входе устройства, либо переполнилс  счетчик 1, на вькоде элемента ИЛИ 11 по вл етс  единица, котора  записываетс  в триггер 7.

Пр мой выход триггера 7 открывает элемент И 10 дл  прохождени  синхроимпульсов на первый информационный вход коммутатора 13. С выхода коммутатора 13 синхроимпульсы поступают на управл ющий вход счетчика 16 и на вход счетчика 1. С приходом синхроимпульсов счетчик 16 работает так же, как в первом режиме, причем по сигналам управлени  в блоке 15 пам ти происходит регистраци  значений входных сигналов, а во втором блоке 14 пам ти запоминаютс  величины временных интервалов (выраженные в тактах синхронизации) между тактами изменени  входных сигналов либо переполнени  счетчика 1. В отсутствии синхроимпульсов счетчик 16 находитс  в состо нии ожидани , и сигналы управлени  блоками 15 и 14 пам ти сохран ют свое предьщущее значение. С приходом сигнала на второй вход счетчика 1 значение его обнул етс .

4884

В режиме пересыпки данных в ЭВМ синхронизаци  работы устройства осуществл етс  посредством синхроимпульсов ЭВМ, поступающих на синхронный вход 21 устройства,  вл юсцийс  вторым входом коммутатора 13. В каждом такте синхронизации счетчик 16 формирует сигналы управлени  блоками 13 и 14 пам ти, поступающие на их

вход. По сигналам управлени  зарегистрированные данные считываютс  из блоков 15 и 14 пам ти и поступают соответственно на первый и второй информационные выходы устройства.

Завершаетс  пересылка данных по переполнению счетчика 16 адреса.

Блок 6 синхронизации представл ет собой коммутатор, реализованнъй, например, на элементах И или ИЛИ

(не показаны). При этом выходы пер- вого и второго элементов И соединены с входом элемента ИЛИ, выход которого  вл етс  выходом блока синхронизации . Первые (пр мой и инверсный ) входы соответственно первого и второго элементов И соединены между собой и  вл ютс  управл юшзим входом коммутатора. Вторые входы элементов И  вл ютс  первым и вторым

информационным входами коммутатора, Группа входов, включаю1ца  первый информационный вход коммутатора и его управл ющий вход  вл етс  первым входом блока синхронизации, вторым входом которого  вл етс  второй информационный вход коммутатора. На выход блока 6 синхронизации транслируютс  либо синхроимпульсы контролируемого блока, поступак цие на его первый вход, либо синхроимпульсы генератора 3, поступающие на его второй вход.

Схема 8 сравнени  может быть построена на сумматорах по модулю два,

выходы которых объединены элементом ИЛИ (не показаны), первые входы подключены к выходу регистра 2, а вторые входы подключены к выходам второго регистра 5. На выходе схемы

сравнени , которым  вл етс  вьрсоД элемента ИЛИ, вычисл етс  результат поразр дного сравнени  кодов, поступающих на ее входы. Если коды равны между собой, результат сравнени  принимает значение единицы, если нет - нул .

Блок 9 сравнени  с константой может быть реализован на регистре,сум

маторах по модулю два, элементе ИЛИ и триггере (не показаны). Причем входы регистра и установочный вход триггера подключены к тумблерам, выходы регистра соединены с первыми входами сумматоров по модулю два, вторые входы которых  вл ютс  входом цифрового компаратора, а вькоды объединены элементом ИЛИ, сигнал с выхода элемента ИЛИ поступает на синхровход триггера, на информационном входе которого установлено значение логической единицы, выход триггера  вл етс  вькодом цифрового компаратора. Перед началом работы с помощью тумблеров в регистр заноситс  ожидаемое значение входных сигналов, а триггер устанавливаетс  в исходное нулевое состо ние . В процессе работы на выходе элемента ИЖ вычисл етс  результат поразр дного сравнени  ожидаемого кода и текущего кода, поступаимцего на вход блока. В момент равенства кодов сигнал на выходе элемента ИЛИ принимает значение единицы, т.е. формируетс  положительный фронт, которы устанавливает триггер в единичное состо ние .

Элемент 12 задержки может вклю- чать в себ  регистр, счетчик, cy fiyta- торы по модулю два и элемент ИЛИ (не показаны), при этом входы регистра подключены к тумблерам, а выходы - к первым входам сумматоров по моду- лю два, на вторые входы которых поступает код с выходов счетчика, установочный вход счетчика  вл етс  первым входом блока задержки, соединенным с выходом блока 9, а синхровход счетчика  вл етс  вт орым входом блока задержки, подключенным к выходу блока 6 синхронизации, выходы торов по модулю два объединены элементом ИЛИ, выход которого  вл етс  выходом блока. В начальный момент времени с помощью тумблеров в регист заноситс  код, сигнал на первом входе элемента задержки, имеющий нулевое значение, устанавливает счетчик 3 нуль и блокирует его работу в режиме сложени . В момент времени, со- ответствуклций установлению единицы на первом входе блока задержки, счетчик переходит в режим сложени . На выходе элемента ИЛИ вычисл етс  результат поразр дного сравнени  заданного кода и кода, снимаемого с

выходов счетчика. Как только коды сравн ютс ,, сигнал с выхода элемента ИЛИ, который принимает значение единицы, закрывает вход разреп1ени  счетчика. Счет импульсов прекращаетс  и на выходе элемента задержки сохран етс  значение единицы.

Коммутатор 13 может быть реализован на элементах И и ИЛИ (не показаны ) , причем первые входы первого и второго элементов И  вл ютс  соответственно первым и вторым информа- ционньпчи входами коммутатора, второй инверсный вход первого элемента И соединен с вторгз1м пр мым входом второго элемента И и  вл етс  управл ющим входом коммутатора, выход элемента ИЛИ  вл етс  выходом коммутатора . Если на управл ющем входе коммутатора установлено значение нул , то на его выход транслируютс  сигналы с первого информационного входа, в противном случае на вход пропускаютс  сигналы с второго информационного входа.

Claims (1)

1. Счетчик 16 адреса может представл ть собой счетчик и элемент И (не показаны)„ Причем синхровход счетчика соединен с первым входом элемента И и  вл етс  разрешающим входом счетчика , на который с выхода блока 7 задержки поступает сигнал. Группа выходов , включакща  выходы счетчика и элемента И,  вл етс  выходом блока управлени . В начальный момент времени сигнал, равный нулю, устанавливает элемент И и счетчик в нуль, а также блокирует работу счетчика в режиме сложени . С приходом сигнала, равного единице, элемент И открываетс  дл  прохождени  синхроимпульсов, а счетчик переходит в режим сложени  На выходе элемента И формируетс  сигнал Выборка, со старшего разр да счетчика снимаетс  сигнал ЗП/ЧТ, а с его младших разр дов, которые представл ют собой счетчик адреса, снимаетс  значение адреса. Перечисленные сигналы  вл ютс  сигналами управлени  блоков 15 и 14 пам ти, причем рехшму записи соответствует ЗП/ЧТ 0, а режиму чтени  - ЗП/ЧТ 1. Сигнал ЗП/ЧТ поступает также на управл ющий вход ко1 Ф1утатора и в ЭВМ. Формула изобретени 

   .Устройство дл  регистрации состо ний контролируемого блока, содержа71

   щее первый блок пам ти, первый регистр , генератор импульсов, блок синхронизации, блок сравнени  с константой , элемент задержки, счетчик адреса, причем информационньй вход первого регистра  вл етс  информационным входом устройства, выход генератора импульсов соединен с первым тактовым входом блока синхронизации, второй тактовый вход которого соединен с синхровходом, контролируемого блока, а выход соединен с синхро- входами первого регистра и элемента задержки, запускающий вход и выход которого соединены соответственно с выходом блока сравнени  с константой и разрешающим входом счетчика адреса,выход которого соединен с управл ющим входом первого блока пам ти , отличающеес  тем, что, с целью сокращени  оборудовани , оно содержит счетчик, второй и третий регистры, схему сравнени , второй блок пам ти, коммутатор,триггер и элементы И и ИЛИ, причем выход первого регистра соединен с информационным входом второго регистра и первым входом схемы сравнени , второй вход которой, вход блока сравнени  с константой и информационньй вход первого блока пам ти подключены к выходу второго регистра, выход схемы

   Составитель И.Хазова Редактор Н.Яцола Техред М.Ходанич

   Заказ 3092/52 Тираж 671Подписное

   ВНИИПИ Государственного комитета СССР

   по делам изобретений и открьп-ий 113035, Москва, Ж-35, Раушска  наб., д.4/5

   Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна ,4

   364888

   срав нени  соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом переполнени  счетчика , а выход соединен с информационным 5 входом триггера, синхровход, первый и второй установочные входы и выход которого соединены соответственно с выходом блока синхронизации, входами Пуск и Режим устройства и первым

   to входом элемента И, второй вход которого соединен с выходом блока синхронизации , а выход соединен с входом сброса счетчИка и первым информационным входом коммутатора, второй

   )5 информационньй вход, управл к ций вход и выход которого соединены соответственно с синхровходом устройства, выходом и счетным входом счетчика адреса , выход которого соединен с уп20 равл ницим входом второго блока пам ти , информационньй вход которого соединён с выходом третьего регистра, информационньй вход которого соединен с информационным выходом счетчи25 ка, а синхровход устройства и син- хровходы второго регистра и счетчика соединены с выходом блока синхронизации , вьрсоды первого и второго блоков пам ти и счетчика адреса  вл ют30 с  соответственно первым и вторым информационными выходами устройства и выходом окончани  контрол  усторойства.

   Корректор М.Демчик