SU1429116A1 - Устройство дл регистрации неисправностей - Google Patents

Abstract

Устройство относитс  к вычислительной технике и обеспечивает регистрацию логических состо ний или временных диаграмм контролируемого блока и передачу этой информации в ЭВМ, Регистраци  и передача в ЭВМ временных диаграмм охвачена контролем. Цель изобретени  - повьшение достоверности регистрации. Устройство содержит формирователь синхроимпульсов

Description

ю

о

А, тактирующий работу устройства, таймер 12, определ ющий момент начала регистрации, триггер 8 и элемент И 13, обеспечивающие в режиме регистрации логических состо ний запись в узел пам ти 19 состо ний контролируемого блока в каждом такте синхронизации , счетчик адреса 20, обеспечивающий режимы записи и чтени  дл  узлов пам ти 18 и 19, и коммутатор 16, переключающий устройство в режим передачи данных в ЭВМ. В режиме регистрации временных диаграмм узел сравнени  11 и элемент ИЛИ 15 с помощью регистров 3 и 7 выдел ет такты изменени  логических состо ний либо переполнени  счетчика 6, определ ющего дпину временных интервалов с посто нным значением логических состо ний. Эти значени  и длина интервалов записываютс  соответственно в узлы пам ти 19 и 18. При передаче данных в ЭВМ значени  временных интервалов на сумматоре 9 и регистре 14 суммируютс  по модулю т, а результат сравниваетс  посредством узла контрол  17 с длиной всего анализируемого временного отрезка, подсчитанного счетчиком 1 и регистром 5 с точностью до модул  т. Результат сравнени  передаетс  в ЭВМ в качестве сигнала контрол  регистрации временных диаграмм. А ил.

1

Изобретение относитс  к вычислительной технике.

Цель изобретени  - повьшение. достоверности регистрации.

На фиг, 1 изображена структурна  схема устройства; на фиг, 2 - счетчик адреса; на фиг, 3 - узел кЬнтрол ; на фиг, 4 - временные диаграммы работы

Устройство, (фиг, 1)содержит счетчи 1, элемент ИЛИ 2, регистр 3, формировтель 4 синхроимпульсов, регистр 5, счетчик 6, регистр 7, триггер 8, сумматор 9, регистр 10, узел 11 сравне- НИН, таймер 12, элемент 13, регистр 14, элемент ИЛИ 15, коммутатор 16, узел 17 контрол , узлы 18 и 19 пам ти , счетчик 20 адреса, информационный вход 21 устройства, вход 22 синхронизации устройства, вход 23 установки устройства, вход 24 запуска устройства , вход 25 синхронизации устройства, контрольный выход 26 устройства, вьр ход 27 числа тактов работы, выход

28 текущей информации, выход 29 номера байта регистрируемой информации.

Устройство обеспечивает регистрацию логических состо ний или временных диаграмм контролируемого блока и передачу данных в ЭВМ,

Начало р.аботы устройства задаетс  сигналом Пуск 1, поступающим через вход 24 запуска устройства на вход сброса триггера 8, Предыдущее значе

5

5

0

0

ние сигнала Пуск О обеспечивает нулевое исходное состо ние триггера 8,

В режиме регистрации логических состо ний (фиг, 4а) на установочный вход триггера 8 через вход 23 устрой- .ства поступает сигнал Режим, устанавливающий триггер 8 в единичное состо ние. Синхронизаци  устройства осуществл етс  синхроимпульсами СИ, поступающими через синхровход 22 устрой ства на. вход формировател  4 и далее с его выхода на синхровходы триггера 8, регистров 7 и счетные входы счетчиков 6 и 1, синхровход узла 12 запуска и вход элемента И 13, Синхроимпульсами СИ тактируетс  работа устройства в каждом такте синхронизации регистрируемых логических состо ний контролируемого блока, поступающее на информационньй вход 21 устройства, запоминаетсй в регистре 3, а в следующем такте переписываетс  в регистр 7, С выхода регистра 7 информаци  поступает на информационньй вход узла 19 пам ти и вход таймера 12, Таймер 12 хранит код начала регистрации и код Т задержки регистрации (задаваемые, например, с помощью тумблерных переключателей), При совпадении входной информации с ко- . дом начала регистрации таймер 12 от- считьшает t тактов синхронизации и инвертирует значение сигнала на выхо314

де, С этого момента времени (момент времени То ) начинаетс  регистраци  логических состо ний контролируемого блока. Единичное значение сигнала с выхода триггера 8 поступает на вход элемента И 13, обеспечива  прохождение синкросигналов с выхода узла А синхронизации через вход элемента И 13 на его выход и далее через информационный вход коммутатора 16 на его выход и синхровход счетчика 20 адреса. Сигнал с выхода таймера 12 поступает на вход 20 разделени  счетчика , удержива  его выход в нулевом состо нии до момента времени Тр. Начина  с момента времени TO синхросигналы с выхода коммутатора 16 проход т . на выход счетчика 20 в качестве выборки . Кроме того, начинает измен ть свое состо ние счетчик 20, формирующий сигналы адреса и Запись/Чтение Управл ющие сигналы выборки адреса и Запись/Чтение (фиг. 3) поступают на выход 29 устройства, а также на управл нодие входы узлов 18 и 19 пам ти , обеспечива  запись логических состо ний контролируемого блока в узел 19 пам ти в каждом такте синхронизации , начина  с нулевого адреса.

Процесс регистрации продолжаетс  до момента заполнени  узла 19 пам ти по всем адресам. При этом устанавливаетс  в единичное значение;- старший разр д счетчика 20, вырабатывающий сигнал Запись/Чтение. Этот сигнал поступает на управл ющие входы узлов

18и 19 .пам ти, перевод  их в режим чтени , а также на управл ющий вход коммутатора 16, который подключает на выход и далее на первый вход счетчика 20 синхросигналы от ЭВМ поступающие через синхровход 25 устройства на второй информационный вход коммутатора 16. Под действием этих синх- росигналов счетчик 20 вырабатывает сигналы выборки и адреса, обеспечивающие передачу информации из узла

19пам ти в ЭВМ (фиг, 4в) Через информационный вход 28 устройства.

Узлы 1, 2, 5, 6, 9, 10, 14, 17 и 18 в режиме регистрации логических состо ний и в передаче этой информа- даи в ЭВМ не участвуют. Информаци , принимаема  в ЭВМ из узла 18 через второй информационный вход 27 устройства , не анализируетс , ; В режиме регистрации временных диаграмм (фиг. 4б)устройство запоми

6

нает логические состо ни  контролируемого блока в моменты изменени  огических состо ний или при переполнении счетчика 6, измер ющего интервалы времени между соседними изменени ми состо ний. Дл  этого кие состо ни  с информационного вхоа и выхода регистра 7 поступают на вход узла 11 сравнени , формирующего единичный импульс в такте изменени  огического состо ни . Этот импульс проходит через второй элемент ИЛИ 15 на информационный вход триггера 8, адерживаетс  на нем на такт и с выода триггера 8 поступает на вход элемента И 13, выдел   на его выходе единичный синхроимпульс. Синхроимпульс транслируетс  коммутатором 16 на первый вход первого узла пам ти, а также через первый элемент Ш1И 2 поступает на вход сброса счетчика б, обеспечива  его обнуление в начале подсчета количества тактов следующего временного интервала At. Регистраци  временных диаграмм начинаетс  с момента времени То, определ емого таймером 12. До момента времени То сигнал с выхода таймера 12 удерживает в нуле выход узла управлени , а также счетчик по модулю m I и счетчик 6 входы сброса которых соединены с выходом узла 12 (непосредственно и через элемент ИЛИ 2 соответственно). Начина  с момента Ть , счетчик 6 начинает отсчитывать такты синхронизации, измер   длину временного интервала At до ближайшего изменени  логического состо ни  контролируемого блока. Показани  счетчика 6 в каждом такте переписьюаютс  в регистр 10 и с его выхода поступают на информационный вход узла 18 пам ти. При изменении логического состо ни  единичный синхроимпульс поступает на счетный вход счетчика 20, формирующего сигнал выборки с последующим обновлением адреса . По сигналу выборки происходит запись в первый 19 и второй 18 узлы пам ти логического состо ни  и предшествующего ему временного интерваа соответственно. Если временной интервал At превышает возможности счета счетчика 6, то на его выходе переполнени  вырабатываетс  единичный импульс, объедин емьй на элементе

ИЛИ 15 с сигналом, формируемым узлом 11 сравнени . Таким образом, обеспечиваетс  запись в узлы 19 и 18 пам T (i логических состо ний и величин

Ар также при переполнении счетчи- KJa 6,

I Регистраци  временных Диаграмм и| их передача в ЭВМ сопровождаетс  контролем работы устройства. Контроль осуществл етс  путем проверки длины анализируемого временного от- 11езка, разбитого на интервалы ut.Очетчик 6 начинает отсчет интерва- ut с нулевого значени , поэтому аписываемые в пам ть значени  А t la единицу меньше действительных У1ИН временных интервалов, Количе- :тво интервалов At анализируемого временного отрезка определ етс  объмом пам ти узлов 18 и 19; , где 1 - длина адреса узлов пам ти. Таким образом, длина анализируемого време ного отрезка ЬТ определ етс  длиной интервалов At, увеличенной на V

Z t-4-V.

г-1

Устройство содержит систему кон- трол , определ ющую величину ьТт Iпутем непосредственного измерени  и путем накодпени  суммы интервалов л1 при передачи в ЭВМ. Измерение величи- ны л Т (i осуществл етс  счетчиком по модулю m 1, который начинает от счет тактов синхронизации после мо- ; мента времени TO одновременно со : .счетчиком 6. Признаком завершени  I анализируемого временного отрезка служит переход в единичное состо ние сигнала Запись/Чтение на выходе счетчика 20, Этот сигнал поступает на синхровход регистра 5, обеспечива  запоминание в нем величины поступающей на информационный вход регистра 5 с выходом счетчика по модулю m 1. Далее следует процесс передачи в ЭВМ, осуществл емый аналогично описанному. При этом величины &t, считьшаемые в ЭВМ из узла 18 пам ти, поступают также на второй вход сумматора по модулю m 9, образующего вместе с вторым контрольным регистром 14 накапливающий сумматор по модулю т. Исходное нулевое значение суммы по модулю ю обеспечиваетс  до нача- ла передачи информации в ЭВМ путем подачи на вход сброса контрольного регистра 14 сигнапа Запись/Чтение с выхода узла 20 управлени , Тактируетс  регистр 14 сигналом выборки, поступающим на его синхровход, Синхр

ю1Д29П66

вход и вход сброса регистра 1 составл ют его управл ю1чий вход. К моменту завершени  процесса передачи информации в ЭВМ на выходе регистра 14 формируетс  сумма R а ti , отличаg о

&

5

0

о 5

0

5

юща с  от величину V.

Коды лТу ос1„и S поступают с выходов соответственно контрольных регистров 5 и 14 на входы узла 17 контрол , коТОРЬЙ определ ет сумму (Vmoam S)

и сравнивает ее с кодом 4 Т,, При несоответствии сравниваемых кодов на выходе узла 17 контрол  формируетс  сигнал контрол  , указывающий на неправильное функционирование устройства в процессе регистрации временных диаграмм или при передаче зтой информации в ЭВМ. При правильной работе устройства сигнал контрол  , Сигнал контрол  передаетс  в ЭВМ через контрольньй выход 26 устройства .

На фиг, 4 приведены временные диаграммы работы устройства дл  случа  . Счетчик 6 отсчитывает 4 временных интервала &t, определ   их значени  равными О, 1, 2 и 3. Их сумма по модулю , , а увеличенна  на составл ю1чую составл ет лТ 1, Это же значение дл  анализируемого временного отрезка определ ет счетчик по модулю m 1 и первый конт- трольный регистр 5, принимаюп ий код. 1 с выхода счетчика по модулю m 1 по фронту сигнала. 1 . ,-

Узел 17 контрол  может быть выполнен в виде сумматора по модулю m и схемы сравнени , причем первый вход сумматора по модулю m  вл етс  входом узла контрол , другой вход которого  вл етс  выходом схемы сравнени , другой вход которой соединен с выходом сумматора по модулю т, второй вход которого подключен к выходу кон- стакты Vmodvrt ВЫХОД схемы сравнени   вл етс  выходом узла 17 контрол . Сумматор по модулю m определ ет величину .(4v,(S) котора  сравниваетс  с кодом

Claims (1)

1. Формула изобретени 

   Устройство дл  регистрации неисправностей , содержащее два узла пам - ти, таймер, счетчик адреса, коммутатор , узел сравнений, три регистраj первый счетчик, триггер, формирова-.

   :. 11

   тель синхроимпульсов, первый элемент ИЛИ и элемент И, причем первый синх- ровход устройства соединен через формирователь синхроимпульсов со счетным входом первого счетчика, синхро- входом первого, второго и третьего регистров, первым входом элемента И, синхровходами триггера и таймера, информационный- вход первого регистра соединен с информационным входом устройства , выход первого регистра соединен с информационным входом второго регистра и первым входом узла сравнени , второй вход которого сое- динен с выходом второго регистра, информационным входом первого узла пам ти и информационным входом таймера , выход Равно узла сравнени  соединен с первым входом первого элемента ИЛИ, второй вход которого соединен с выходом заема первого счетчика, выход первого элемента ИЛИ соединен с D-входом триггера, входы установки и сброса которого  вл етс  соответст- венно входаьи запуска и установки устройства, выход триггера соединен с вторым входом элемента И, выход которого соединен с первым информационным входом коммутатора, второй ин- формационный вход которого  вл етс  вторым синхровходом устройства, вьт I ход которых соединен со счетным вхо- 1дом счетчика адреса, вход разрешени  которого соединен с выходом таймера, разр дные выходы счетчика адреса  вл ютс  выходами потери байта регистрируемой информации устройства и соединены с управл ющими входами ком1168

   мутатора и адресными входами первого и второго узлов пам ти, вь1ходы которых соединены с выходами текущей информации устройства соответственно, ;числа тактов работы соответственно, разр дные выходы счетчика соединены с информационными входами третьего регистра, выход которого соединен с информационным входом второго узла пам ти,- отличающеес  тем, что, с целью повышени  достоверности регистрации, устройство содержит второй -счетчик, узел контрол , сумматор и второй элемент ИЛИ, выход второго элемента ИЛИ.соединен с входом сброса первого счетчика, первый вход второго элемента ИЛИ соединен с выходом элемента И, а второй вход второго элемента ИЛИ - с выходом таймера и входом сброса второго счетчика, счетный вход которого соединен с выходом формировател  синхросигнала, выход второго счетчика соединен с информационным входом первого регистра, синх ровход которого соединен с первым разр дным выходом счетчика адреса, а выход первого регистра соединен с первым входом узла контрол , выход которого  вл етс  контрольным выходом устройства, а второй вход узла контрол  соединен с первым входом сумматора и выходом второго регистра, управл ющий вход которого соединен с . вторым разр дным выходом счетчика адреса, а информационный;.вход вторрго регистра - с выходом сумматора, второй вход которого соединен с выходом второго узла пам ти.

   У L

   1

   I

   ; 1I I I Д

   .§ ,it « l i .f

   ««

   «

   t I

   .1 :5

   о «S :