SU1525695A1 - Таймер - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике, в частности может быть использовано в системах контрол  за технологическими процессами. Отличительной особенностью таймера  вл етс  то, что он позвол ет контролировать временные процессы, протекающие одновременно. Отсчет времени дл  каждого процесса происходит независимо. Целью изобретени   вл етс  расширение функциональных возможностей за счет обеспечени  временного контрол  процессов. Поставленна  цель достигаетс  введением блоков 1, 3 пам ти, счетчика 4, селектора 7, сумматора 8, блока 9 сравнени , триггера 11, элемента И 15, элемента НЕ 17. 2 ил.

Description

(Л

ел to ел

а ел

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в системах контрол  за технологическими процессами.

Цель изобретени  - раолирение функциональных: возможностей за счет обеспечени  временного контрол  процессов .

На фиг. 1 представлена функцио- налыш  схема таймера; на фиг. 2 - временные диагра1-1мы.

Таймер содержит блоки 1, 2 пам ти и 3 пам ти., счетчик 4. блок 5 синхро- низацш-,, мультиплексор 6, селектор 7, сумматор 8, блок 9 сравнени , такто- вьм генератор 10, триггер 11, элементы И 12-15, элемент ИЛИ 16, элемент НЕ 17, группу 18 входов задани  временного интервала, вход 19 запуска, группу 20 входов номера инт.ервала, вход 21 разрешени  записи, вход 22 разрешени  чтени , выход 23 задани  номера процесса, выход 24 признака достоверной информации.

Блок 5 синхронизации имеет счетчик 25, дешифратор 26, счетчик 27 и выходы 28-3.

Таймер работает следующим образом. Тактовым генераторам 0 производит- с  тактирование счетчика 25, состо ние которого дешифрируетс  дешифратором 26, который вырабатывает сигналы управлени , которые управл ют работой всего таймера. Счетчик 27 последова- тельно опрашивает  чейки пам ти блоков 1 и 2. Информаци  с блока 2 пам ти поступает на группу входов блока 9 сравнени , на вторую группу входов которого подаетс  информаци  со счет- чика 4, на выходе блока 9 формируетс  сигнал сравнени , если состо ние счетчика 4 и состо ние опрашиваемой  чейки блока 2 равньь С по влением сигнала сравнени  происходит запись номе- ра процесса, который был опрошен, в блок 3 пам ти с организацией F1.FO.

Пам ть с организацией F1.FO работает следующим образом.

В начальньй момент пам ть очищена и на ее выходе 24 установлен -О, сообщающий , что пам ть пуста. При подаче на вход разрешени  записи пам ти Fl,FO строба по переднему фронту происходит запись данных, установленных на информационном входе, в первьй регистр пам ти. По окончании строба, т,е. по заднему фронту, эти данные записываютс  в последний (п-й) регистр пам ти F1.FO при этом на выходе 24 устанавливаетс  1, сообп1аю- ща  о том, что в пам ти F1.FO по вились данные. При подаче нового строба записи новые данные записываютс  в (п-1)-й регистр пам ти F1.FO и т,д При считывании информации на вход разрешени  чтени  подаётс  строб, по переднему фронту которого данные, наход щиес  в последнем регистре, устанавливаютс  на информационном выходе пам ти F1.FO, а по заднему фронту происходит перезапись информации в регистрах: из (n-l)-ro в п-й из (п-2)-гр в (п-1)-й из (п-З)-го в (п-2)-й и т.д.

Когда вс  информаци  считана, на выходе 24 устанавливаетс  О.

Цикл опроса блока 2 пам ти составл ет величину одного такта счетчика 4, который тактируетс  счетчиком 27. Врем  опроса одного процесса состоит из четырех тактов.

Первый такт - такт записи времени окончани  процесса в  чейку пам ти блока 2 по адресу, выставленному на группе 20 входов. Если процесс запущен , то в блоке 1 пам ти по этому же адресу  чейки пам ти перевод т из пассивного состо ни  в активное. Счетчик 25 циклов блока 5 синхронизации устанавливаетс  в такое состо ние, при котором на выходе 28 имеетс ., а на выходах 29-3 - О. На выходе элемента И 14 формируетс  сигнал, который поступает на управл ющие входы селектора 7, открыва  их по первой группе входов, на вход расширени  записи блока 2 и на вход элемента ИЛИ 116, на выходе которого формируетс  сигнал разрешени  записи, поступшо- на вход разрешеьш  записи блока . Блоки 1 и 2 пам ти переход т Ю режим записи информации, на их адресны входы поступает информаци  с группы 20 входов через мультиплексор 6. В блоке 1 пам ти происходит запись информации о состо нии процесса через мультиплексор 7 по входу 19 запуска. В блок 2 пам ти записываетс  информаци , поступающа  с выхода сумматора В, на входы которого поступает информаци  Со счетчика 4 и с группы 18 входов. В этом такте информационные вькоды блока 1 пам ти и блока 2 пам ти наход тс  в закрытом состо нии. Второй такт - такт проверки состо ни  процесса, сравнение состо ни 

счетчика 4 и состо ни   чейки пам ти блока 2. В этот такт тактовьш генератор 10 вьфабатывает новый импульс, который устанавливает на счетчике такое состо ние, при котором на выходе 29 дешифратора 26 блока 5 синхронизации устанавливаетс  1, а на остальных выходах - О, По сигналу выхода 28 блока 5 синхронизации пер- вьш мультиплексор 6 и селектор 7 переключаютс  по второму входу. На адресные входы блоков 1 и 2 пам ти через мультиплексор 6 поступает информаци  со счетчика 27, а на входе разрешени  чтени  снимаетс  сигнал с выхода 29 блока 5, перевод пщй блоки

Iи 2 пам ти в режим считывани  информации .- На одной группе входов блока 9 сравнени  устанавливаетс  состо ние с блока 2 пам ти, на другой группе входов - состо ние счетчика 4 Если эти два состо ни  одинаковы, то блок 9 сравнени  формирует сигнал равенства , которьй поступает на вход элемента И 12, а на другой вход чеI рез элемент НЕ 17 поступает информаци  о состо нии процесса. Если проце активен, то на входе триггера 11 ус танавливаетс  1, сформированна  на выходе элемента И 12. По заднему фронту сигнала с выхода 29 блока 5 синхронизации/поступающего на вход синхронизации триггера 11, триггер

IIзапоминает это состо ние на следующий такт.

Третий такт - такт записи номера процесса, который закончилс , в буферную пам ть 3. Счетчик 25 устанавливаетс  в такое состо ние, при котором на выходе 30 блока 5 синхронизации имеетс  1, а на выходах 28- 31 блока 5 синхронизации - О. Сигналом с выхода 30 открываетс  элемент И 13 по первому входу, на втором входе устанавливаетс  состо ние триггера 11. Сформированньм сигнал с выхода элемента И 18 переводит блоки 3 и 1 пам ти в режим записи посредством подачи сигнала на вход разрешени  записи блока 3 пам ти. Ячейка пам ти , соответствующа  номеру процесса, переводитс  в пассивное состо ние. Если произошла запись номера закончившегос  процесса, на выходе 24 устанавливаетс  1, элемент И 15 открываетс  по первому входу.

Четвертьй такт - такт считывани  информации из блока 3 пам ти. В этом

0

5

0

5

0

5

0

5

0

5

такте счетчик 25 установитс  в такое состо ние, при котором на выходах 28 29 и 30 устанавливаетс  О, а на выходе 31 дешифратора 26 блока 5 синхронизации - 1. Элемент И 15 открываетс  по входу, соединенному с выходом 3 блока 5 синхронизации. На выходе элемента И 15 формируетс  сигнал 24 признака достоверной информации . Если внешнее устройство готово к прин тию информации, оно устанавливает сигнал на входе 22, соединенном с входом разрешени  чтени  блока 7 пам ти, на группе выходов 23 устанавливаютс  данные с группы выходов блока 3. По заднему фронту сигнала с 31 блока 5 синхронизации счетчик 27 устанавливаетс  в новое состо ние.

Claims (1)

1. Формула изобретени 

   Таймер, содержащий тактовый генератор , блок синхронизации, три элемента И, первый блок пам ти мультиплексор и элемент ИЛИ, причем выход тактового генератора соединен с тактовым входом блока синхронизации, пер- вьй выход блока синхронизации соеди- .нен с первым входом первого элемента и, выход которого соединен с управл ющим входом мультиплексора, отличающийс  тем, что, с целью расширени  функциональных возможностей таймера за счет обеспечени  временного контрол  процессов, в него введены два блока пам ти, элемент НЕ, сумматор, блок сравнени , четвертый элемент И, триггер, счетчик и селектор, причем второй выход блока синхронизации соединен с синхровходом триггера, с входом разрешени  гашени  первого блока пам ти, с входом разрешени  гашени  второго блока пам ти , третий выход блока синхронизации соединен с первым входом второго элемента И, четвертый выход блока синхронизации соединен с первым входом третьего элемента И, п тьш выход блока синхронизации соединен со счетным входом счетчика, группа разр дных выходов которого соединена с пер- - вой группой информационных входов блока сравнени  и первой группой входов сумматора, втора  группа входов- которого  вл етс  группой входов задани  длительности временного интервала таймера, группа выходов сумма- 1 тора соединена с первой группой ин

   пг