SU1476434A1 - Устройство дл программного управлени технологическим оборудованием - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в автоматизированных системах дл  программного логического управлени  технологическими процессами. Цель изобретени  - повышение производительности устройства. Поставленна  цель достигаетс  тем, что в известное устройство, содержащее блок задани , тактовый генератор, системный контроллер, буфер адреса, дешифратор адреса пам ти, блок посто нной пам ти, блок оперативной пам ти, шинный формирователь оперативной пам ти, дешифратор адреса устройств ввода/вывода, группу шинных формирователей устройств ввода/вывода, первый и второй элементы ИЛИ, введены группа регистров, первый и второй мультиплексоры, дешифратор, регистр, блок сравнени , шинный формирователь, счетчик, третий и четвертый элементы ИЛИ. Введение новых элементов и соответствующих им св зей позвол ет организовать режим адаптивной адресации массива данных, описывающих закон управлени  технологическим оборудованием, существенно сократить врем  выработки управл ющих воздействий на технологическое оборудование и повысить производительность системы. 3 ил.

Description

1

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в автоматизированных системах дл  прдграммного логического управлени  технологическими процессами.

Цель изобретени  - повышение производительности устройства.

Сущность изобретени  состоит в повышении производительности устройства за счет введени  режима адаптивней

Йь

адрессации массива данных, описывающих закон управлени  технологическим оборудованием, путем задани  в соответствии с сигналами состо ни  технологического оборудовани  требуемого варианта адрессации подмножеств массива данных, выработки начальных адресов подмножества массива данных, соответствующих данному варианту адресации и обработки блоком задани  подмножества данных, меньшего по мощности исходного без нарушени  информационной целостности системы.

На фиг.1 и 2 изображена функциональна  схема предлагаемого устрой- ства; на фиг.З - временные диаграммы, по сн ющие работу устройства.

Устройство (фиг.1) содержит блок 1 задани , содержащий группу адресных выходов 1.1, группу входов/выхо- дов 1„2 данных, группу выходов 1.3 управлени , первый 1.4 и второй 1.5 тактовые входы, вход 1.6 сброса, вход 1.7 готовности, выход 1.8 синхронизации и выход 1.9 разрешени  приема, тактовый генератор 2, содержащий первый 2.1 и второй 2.2 входы подключени  кварцевого резонатора, входы 2.3 синхронизации, первый 2.4 и второй 2.5 тактовые вхо ды, выход 2.6 сброса, выход 2.7 готовности , выход 2/8 синхронизации, контроллер 3, содержащий первую 3.1 и вторую 3.2 группы входов/выходов данных, группу входов 3.3 управлени  и группу выходов 3.4 управлени , буфер 4 адреса, дешифратор 5 адреса пам ти , блок б посто нной пам ти, блок 7 оперативной пам ти, шинный формирователь 8 оперативной пам ти, дешифратор 9 адреса устройств ввода/ вывода, группу шинных формирователей 10 устройств ввода/вывода, первый 11 и второй 12 элементы ИЛИ, группу регистров 13, первый мультиплексор 14, второй мультиплексор 15, дешифратор 16, содержащий группу управл ющих выходов 16.1, первый 16.2 и второй 16. управл ющие выходы, регистр 17, блок 18 сравнени , шинный формирователь 19, счетчик 20, третий 21 и четвертый 22 элементы ИЛИ, вход 23 сброса, вход 24 готовности, вход 25 захвата и вход 26 запроса прерывани , выход 27 ожидани  и выход 28 разрешени  пр рывани , группу информационных выходов 29, первую 30 и вторую 31 группы информационных входов. I Блок 1 задани  предназначен дл  формировани  сигналов управлени  и массивов данных, принимаемых и вы- даваемых на внешние устройства.

Тактовый генератор 2 предназначен дл  формировани  сигналов синхронизации блока 1 задани , контроллера 3 и сигналов сброса и готовности.

Контроллер 3 предназначен дл  организации двунаправленной передачи

Q ,, -

5

данных по шине данных и сигналов управлени  по шине управлени .

Буфер 4 адреса предназначен дл  увеличени  нагрузочной способности шины 4.1 адреса и дл  отключени  своих входов/выходов от нее переводом в высокоимпедансное состо ние по сигналу Подтверждение захвата на шине 3.4 управлени , который поступает на первый и второй разрешающий вход.

Дешифратор 5 адреса пам ти предназначен дл  дешифрации информации на шине 4.1 адреса системы по разрешающему сигналу на его входе Е управлени  формировани  сигналов выборки кристалла дл  подключени  блоков 6 и 7 посто нной или оперативной пам ти соответственно.

Блок 6 посто нной пам ти предназначен дл  долговременного хранени  программ и данных, в том числе программы , реализующей закон управлени  технологическим оборудованием, представленным системой булевых Лункций, в том числе данных, кодирующих конъюнктивные члены системы булевых функций и представл ющих выходные воздействи , соответствующие каждому конъюнктивному члену.

Блок 7 оперативной пам ти предназначен дл  хранени  программ данных и дл  их записи только во врем  работы устройства, а также дл  организации стека.

Режим работы определ етс  сочетанием разрешающего сигнала и сигнала записи.

Шинный формирователь 8 оперативной пам ти предназначен дл  увеличени  нагрузочной способности шины 3.1 данных и дл  организации подключенных к ней входов и выходов блока 7 оперативной пам ти в зависимости от управл ющих сигналов в следующих режимах:

Чтение пам ти. При этом активированы первый и второй входы разрешени  шинного Аормировател  8 оперативной пам ти. Данные с информационных выходов блока 7 оперативной пам ти поступают на информационные входы шинного формировател  8 оперативной пам ти и с его информационных выходов на шину 3.1 данных.

Запись в пам ть. При этом активирован первый вход разрешени  шинного формировател  8 оперативной пам ти.

Данные с шины 3.1 данных поступают на его информационные входы/выходы, а с выходов - на входы данных блока 7 оперативной пам ти.

Дешифратор 9 адресов устройств ввода/вывода предназначен дл  дешифрации по разрешающему сигналу адресной информации на шине 4.1 адреса. дл  подключени  к шине 3.1 данных - соответствующего шинного формировател  10 ввода/вывода по входам/выходам .

Шинные формирователи 10 ввода/вывода предназначены дл  увеличени  нагрузочной способности шины 3.1 данных ., дл  ввода данных с информационных входов 30 устройства. При этом активированы оба разрешающих входа одного из шинных формирователей 10 ввода/вывода, который выбран дешифратором 9 адресов устройства ввода/ вывода, а также дл  вывода данных из блока 1 задани  на информационные выходы 29 устройства. При этом активирован второй разрешающий вход одного из шинных формирователей 10 ввода/вывода соответствующим выходам дешифратора 9 адресов устройств ввода/вывода и  вл ющийс  входом выбора кристалла.

Во всех остальных случа х входы/выходы шинных формирователей 10 ввода/ вывода наход тс  в высокоимпеданс- ном состо нии и не вли ют на шину 3. данных.

Группа регистров 13 предназначена дл  записи, хранени  и считывани  начальных адресов подмножеств массива данных.

Первый мультиплексор 14 предназначен дл  адресации своим выходом четных либо нечетных подгрупп из каждой пары групп входов второго мультиплексора 15 в зависимости от информации на его информационных 31 и адресных входах.

Второй мультиплексор 15 предназначен дл  подключени  к входам шинного 19 формировател  выхода четного или нечетного регистра каждой пары регистров из группы регистров 13. Выходы пар регистров адресуютс  по адресным входам А2, а адресаци  внутри пар осуществл етс  по адресному ходу А1, управл емому первым мультиплексором 14,

Дешифратор 16 предназначен дл  выработки по адресной информации на

0

5

0

шине 4.1 адреса сигналов синхронизации регистров 13 и 17 при записи в них информации в режиме вывода по разрешающему сигналу и дл  подключени  шинного формировател  19 по первому и второму разрешающим входам к шине 3.1 данных.

Регистр 17 предназначен дл  записи и хранени  кода длины массива данных.

Блок 18 сравнени  предназначен дл  выработки синхронизируемого тактовым сигналом со второго тактового входа 2.5 тактового генератора 2 сигнала сброса счетчика 20 по окончанию обработки мультиплексором 15 массива данных.

Пинный формирователь 19 предназначен дл  подключени  выходных сигналов второго мультиплексора 15 к ши- не 3.1 данных в режиме ввода по сигналу дешифратора 16 по первому и второму входам разрешени .

Счетчик 20 предназначен дл  под- 5 счета количества обращений блока 1 задани  к шинному формирователю 19 за очередным отдельным адресом подмножества массива данных.

Вход 23 устройства предназначен дл  приема внешнего сигнала сброса.

Блок 24 устройства предназначен дл  приема внешнего сигнала готовности .

Вход4 25 устройства предназначен дл  приема внешнего сигнала захвата.

Вход 26 устройства предназначен дл  приема внешнего сигнала запроса прерывани .

Выход 27 предназначен дл  выдачи сигнала ожидани , при отсутствии на входе 24 сигнала логической 1.

Выход 28 предназначен дл  выдачи сигнала разрешени  прерывани , если вход 26 неактивирован.

Выходы 29 предназначены дл  выдачи управл ющих воздействий на технологическое оборудование.

Входы 30 и 31 предназначены дл  ввода информации с внешних регистров состо ни  технологического оборудовани .

Устройство работает в обычном режиме и в режиме адаптивной адрес- сации данных.

Обычный режим работы.

В этом режиме работы тактовый генератор 2 (фиг.1) формирует две непрекращающиес  тактовые последовательности , которые с его выходов 2.4

0

5

0

5

0

5

и 2.5 поступают на входы 1.4 и 1.5 блока 1 задани .

Блок 1 задани  генерирует выходные сигналы данных, адреса и управлени :

после подачи сигнала сброса на его вход 1.6, причем вначале внешний сигнал сброса со входа 23 стробирует- с  в тактовом генераторе 2 и выдаетс  на его выход 2.6,

после установлени  уровн  логической 1 на входе 24 готовности устройства , причем сигнал готовности стробируетс  в тактовом генераторе 2 и с его выхода 2.7 поступает на вход 1.7 готовности блока 1 задани .

Если же на входе 24 установлен сигнал логического О, то на выходе 27 устанавливаетс  сигнал логической 1, в результате чего блок 1 задани  переводитс  в режим ожидани  готовности.

Блок 1 задани  выдает слово состо ни  на шину 1.2 данных по синхропервый вход разрешени  блока 6 посто нной пам ти.

Если на шине 4.1 адреса выставлен адрес блока 7 оперативной пам ти, то активизируетс  выход 5.2 дешифратора 5 адреса пам ти, активизирующий вход разрешени  блока 7 оперативной пам ти и первый вход разрешени  шинного формировател  8 оперативной пам ти.

Выходы блока 6 посто нной пам ти подключаютс  к шине 3.1 данных,если активизирован его второй вход разрешени  сигналом Прием шины 1.3 управлени  блока t задани .

Данные считываютс  из блока 6 посто нной пам ти в блок 1 задани  по шине 3.1 данных а соответствии с адо ресами, поступающими на его адресные входы с шины 4.1 адреса.

Дл  считывани  данных из блока 7 оперативной пам ти на его вход записи должен быть подан сигнал логи

сигналу на выходе 1,8, который посту-25 ческого 0 с разр да шины 3.2 управлени  Запись в пам ть, а второй вход разрешени  шинного формировател  8 оперативной пам ти должен быть активизирован разр дом шины управлени  блока 1 задани  Прием, что переводит в режим приема.

пает на вход 2,3 тактового генератора 2 в- первом такте каждого цикла, стробированный сигнал синхронизации с выхода 2„8 тактового генератора 2 поступает на вход синхронизации контроллера 3. Контроллер 3 по слову состо ни  блока 1 заданий и информации на его шине 1.3 управлени  формирует шину 3.4 управлени .

Контроллер 3 также формирует шину 3.1 данных системы, обеспечива  ее требуемую нагрузочную способность и двунаправленность передачи данных.

Буфер 4 адреса формирует по адресным сигналам блока 1 задани  шину 4„1 адреса, обеспечива  ее требуемую нагрузочную способность.

Блок 1 задани  считывает и выполн ет программу, записанную в блоке 6 посто нной пам ти в блоке 7 оперативной пам ти. При этом дешифратор 5 адреса пам ти дешифрует адрес, выставленный на шине 4.1 адреса, есл на шине 3.2 управлени  выставлен один из сигналов Чтение пам ти или Запись в пам ть, что фиксируетс  первым элементом ИЛИ 11, подающим воим выходом сигнал разрешени  на вход разрешени  дешифратора 5 адреса пам ти. Если на шине 4.1 адреса выставлен адрес блока 6 посто нной пам ти, то активизируетс  выход 5.1 дешифратора 5 адреса пам ти, в результате чего будет активизирован

5 ческого 0 с разр да шины 3.2 управ0

5

0

5

0

5

лени  Запись в пам ть, а второй вход разрешени  шинного формировател  8 оперативной пам ти должен быть активизирован разр дом шины управлени  блока 1 задани  Прием, что переводит в режим приема.

Данные считываютс  из блока 7 оперативной пам ти в блок 1 задани  по шине 3.1 данных в соответствии с адресами, поступающими на его адресные входы с шины 4.1 адреса.

Блок 1 задани  может записывать данные в блок 7 оперативной пам ти, при этом шинный формирователь 8 оперативной пам ти по второму входу разрешени , с которого снимаетс  активный уровень сигнала, переводитс  в режим ввода данных с шины 3.1 данных

Блок 7 оперативной пам ти по входу записи активизируетс  и переводитс  в режим записи.

Данные с шины 3.1 данных записываютс  в блок 7 оперативной пам ти в соответствии с адресными сигналами, поступающими на ее адресные входы с шины 4.1 адреса.

При отсутствии разрешающих сигналов выходы блока 6 посто нной пам ти и шинного формировател  8 оперативной пам ти отключены от шины данных .

Устройство вводит данные со своих информационных входов 30 и 31 или

выводит данные на свои ные выходы 29.

Дешифратор 9 дешифрирует адрес, выставленный на шине 4.1 адреса, если активирован его вход разрешени  выходом второго элемента ИЛИ 12, входы которого активизируютс  сигналами Ввод из устройства ввода и Вывод в устройство вывода шины 3.4 управлени  .

Выход дешифратора 9 адресов устройств ввода/вывода активируют второй вход разрешени  одного из шинных формирователей 10 ввода/вывода, соответствующего адресной информации, поступающей на адресные входы дешифратора 9 адресов устройств ввода/вывода .

147643410

информацион- В группу регистров 13 по переднему фронту сигналов на соответствующих выходах 16.1 дешифратора 16 с шины 3.1 данных заноситс  информаци  о начальных адресах каждого подмножества данных.

В регистр 17 по переднему фронту сигнала на выходе 16.3 дешифрато- g pa 16 заноситс  информаци  о длине массива данных.

1 В исходном положении счетчика 20 обнулен сигналом сброса с третьего выхода 27 тактового генератора 2 15 и по второму входу третьего элемента ИЛИ 21, подключенного ко входу сброса счетчика 20.

Блок 1 задани  вводит информационные сигналы с внешнего регистра

Режим работы (ввод или вывод) шин- 20 состо ни  технологического оборудованых формирователей 10 ввода/вывода определ етс  уровнем сигнала на их первых входах разрешени .

В режиме ввода данные с информационных входов 30 поступают на входы соответствующего шинного формировател  10 ввода/вывода, а с его входов/выходов т на шину 3.1 данных и через контроллер 3 - в блок 1 задани  по его шине 1.2 данных.

В режиме вывода данные из блока 1 задани  по шине 3.1 данных поступают на входы/выходы соответствующего шинного формировател  10 ввода/вывода, а с его выходов - на информационные выходы 29.

При отсутствии разрешающих сигналов шинные формирователи 10 ввода/вывода отключены от шины данных (наход тс  в высокоимпедансном состо нии ) .

Режим адаптивйой адресации данных.

В этом режиме устройство работает также как и в обычном режиме, но,кроме того, происходит следующее.

Инициализируетс  режим адаптивной адресации данных: записываетс  информаци  в группу регистров 13 и в регистр 17, к которым блок 1 задани  обращаетс  как к устройствам вывода. При этом дешифратор 16 подключаетс  к шине 4.1 адреса по входу разрешени , который активируетс  выходом

ни  с информационных входов 30. Информационные сигналы внешнего регистра состо ни  технологического оборудовани  поступают на информационные 25 входы первого мультиплексора 14. Состо ние выхода первого мультиплексора 14 адресует по входу адреса А1 первую (при равенстве выхода логическому О) либо вторую (при 30 равенстве выхода логической 1) под- 1 группу из каждой пары групп входов второго мультиплексора 15, пары входов которого адресуютс  по входам адреса А2. Поэтому в исходном поло- ос жении на выходах второго мультиплексора 15 устанавливаетс  (фиг.2) начальный адрес первого подмножества массива данных из первого (нечетного ) регистра группы регистров 13,ее- 40 ли на выходе первого мультиплексора 14 уровень логического О или начальный адрес первого подмножества массива данных из второго (четного ) регистра группы регистров 13, 45 если на выходе первого мультиплексора 14 уровень логической 1.

Эти начальные адреса ввод тс  с выходов/входов шинного формировател  19 в блок 1 задани  как из уст- 50 ройства ввода. При этом формирователь 19 подключаетс  к шине 3.1 данных по первому и второму входам разрешени , которые активизируютс  выходом 16.2 дешифратора 16. По заднечетвертого элемента ИЛИ 22. Первый и gg му фронту сигнала на выходе 16.2 девторой входы четвертого элемента ИЛИ 22 активируютс  одним из сигналов Ввод из устройства ввода или Вывод в устройство вывода.

шифратора 16 измен етс  состо ние счетчика 20, поэтому на выходе первого мультиплексора 14, входы которого адресуютс  счетчиком 20, измен етни  с информационных входов 30. Информационные сигналы внешнего регистра состо ни  технологического оборудовани  поступают на информационные входы первого мультиплексора 14. Состо ние выхода первого мультиплексора 14 адресует по входу адреса А1 первую (при равенстве выхода логическому О) либо вторую (при равенстве выхода логической 1) под- группу из каждой пары групп входов второго мультиплексора 15, пары входов которого адресуютс  по входам адреса А2. Поэтому в исходном поло- жении на выходах второго мультиплексора 15 устанавливаетс  (фиг.2) начальный адрес первого подмножества массива данных из первого (нечетного ) регистра группы регистров 13,ее- ли на выходе первого мультиплексора 14 уровень логического О или начальный адрес первого подмножества массива данных из второго (четного ) регистра группы регистров 13, если на выходе первого мультиплексора 14 уровень логической 1.

Эти начальные адреса ввод тс  с выходов/входов шинного формировател  19 в блок 1 задани  как из уст- ройства ввода. При этом формирователь 19 подключаетс  к шине 3.1 данных по первому и второму входам разрешени , которые активизируютс  выходом 16.2 дешифратора 16. По заднему фронту сигнала на выходе 16.2 дешифратора 16 измен етс  состо ние счетчика 20, поэтому на выходе первого мультиплексора 14, входы которого адресуютс  счетчиком 20, измен етс  информаци , адресующа  подгруппы во второй паре входов второго мультиплексора 15. Очередную пару входов второго мультиплексора 15 адресует новое состо ние выходов счетчика 20. Блок 1 задани , использу  информацию с выходов шинного формировател  19, адресует первое подмножество

задани  адресовать массивы данных различными способами в зависимости от логических сигналов на группе информационных входов 31, при этом уменьшаетс  массив данных, подлежа щих обработке.

Массив данных дл  вычислени  зн чени  системы булевых функций, опи

данных и выполн ет программу обработ- 10 сывающей закон управлени  технолоки данных. Обнаружив маркер окончани  первого подмножества данных, блок 1 задани  вновь вводит информацию с выходов шинного- формировател  19, представл ющую собой адрес очередного подмножества данных. По заднему фронту сигнала на выходе 16.2 дешифратора 16 вновь измен етс  состо ние счетчика 20. Аналогичные действи  продолжаютс  до тех пор, пока по заднему фронту очередного сигнала на выходе 16.2 дешифратора 16 код на выходе счетчика не будет равен коду, записанному при инициализации в регистре 17 и представл ющему со-, бой количество N подмножеств данных . По стробу, поступающему на вход разрешени  блока 18 сравнени  со второго тактового выхода 2.5 тактового генератора 2, на выходе блока 18 сравнени  возникает импульс, кото- рый по первому входу третьего элемента ИЛИ 21 обнул ет счетчик 20,ну- левой выходной сигнал которого вновь адресует первую группу входов второго мультиплексора 15.

В свою очередь, блок 1 задани , обнаружив маркер конца массива в последнем подмножестве данных, выводит информацию управлени  технологическим оборудованием, на информационные выходы 29. При очередной обработке блоком 1 задани  информации о состо нии технологического оборудовани  процесс повтор етс .

Блок 1 задани  обрабатывает информацию в соответствии с алгоритмом моделировани  программируемой логической матрицы.

Такой алгоритм  вл етс  стандартным дл  реализации системы булевых функций, описывающей закон управлени  технологическим оборудованием, что подтверждаетс  его использованием в  зыке высокого уровн  дл  микропроцессоров Р СМ как процедура Р2А.

Таким образом, режим адаптивной адресации данных позвол ет блоку 1

20

25

гическим оборудованием, предварите но, на стадии проектировани  устро ства, разбиваетс  на N подмножеств по N переменным х(х е it), где х вход 15 ной вектор. Каждое из подмножеств в свою очередь, по нулевому и единичному значени м переменной х.(1 i N) раздел етс  на два подмножества. В группу регистров 1 выводитс  информаци  о 2.N начальных адресных 2.N подмножеств данны В регистр 17 выводитс  величина N количества подмножеств.

При записи в блок 6 посто нной м ти масок, кодирующих конъюнктивн термы системы булевых функций, ран марок уменьшаютс  на единицу в св  с тем, что значени  переменных х , не вно задаютс  в начальных адре сах 2.N подмножеств. Это предостав л ет дополнительные возможности, если например, разр дность входных сигналов с информационных входов 3 превышает разр дность шины 3.1 дан ных.

Следовательно, в режиме адаптив адресации массива данных блок 1 за дани  обрабатывает только часть ис ходного массива данных, что сокращ ет врем  выработки управл ющих воз действий на технологическое оборуд вание и повышает производительност

30

35

40

45

50

55

Claims (2)

1. Формула изобретени

   Устройство дл  программного упр лени  технологическим оборудованием содержащее блок задани , тактовый генератор, контроллер, буфер адрес дешифратор адреса пам ти, блок пос  нной пам ти, блок оперативной пам ти, шинный формирователь оперативн пам ти, дешифратор адреса устройст ввода/вывода, группу шинных формир вателей, первый и второй элементы ИЛИ, причем тактовый генератор соде жит первый и второй входы подключени  кварцевого резонатора, вход сброса устройства и вход готовности

   задани  адресовать массивы данных различными способами в зависимости от логических сигналов на группе информационных входов 31, при этом уменьшаетс  массив данных, подлежащих обработке.

   Массив данных дл  вычислени  значени  системы булевых функций, описывающей закон управлени  техноло0

   5

   гическим оборудованием, предварительно , на стадии проектировани  устройства , разбиваетс  на N подмножеств по N переменным х(х е it), где х вход- 5 ной вектор. Каждое из подмножеств N, в свою очередь, по нулевому и единичному значени м переменной х.(1 i N) раздел етс  на два подмножества. В группу регистров 13 выводитс  информаци  о 2.N начальных адресных
2. 2.N подмножеств данных. В регистр 17 выводитс  величина N количества подмножеств.

   При записи в блок 6 посто нной пам ти масок, кодирующих конъюнктивные термы системы булевых функций, ранги марок уменьшаютс  на единицу в св зи с тем, что значени  переменных х , не вно задаютс  в начальных адресах 2.N подмножеств. Это предоставл ет дополнительные возможности, если например, разр дность входных сигналов с информационных входов 30 превышает разр дность шины 3.1 данных .

   Следовательно, в режиме адаптивной адресации массива данных блок 1 задани  обрабатывает только часть исходного массива данных, что сокращает врем  выработки управл ющих воздействий на технологическое оборудование и повышает производительность.

   0

   5

   0

   Формула изобретени 

   Устройство дл  программного управлени  технологическим оборудованием, содержащее блок задани , тактовый генератор, контроллер, буфер адреса, дешифратор адреса пам ти, блок посто нной пам ти, блок оперативной пам ти , шинный формирователь оперативной пам ти, дешифратор адреса устройств ввода/вывода, группу шинных формирователей , первый и второй элементы ИЛИ, причем тактовый генератор содержит первый и второй входы подключени  кварцевого резонатора, вход сброса устройства и вход готовности

   устройства, первый и второй тактовые выходы тактового генератора соединены соответственно с первым и вторым тактовыми входами блока задани , выход синхронизации которого соединен с входом синхронизации тактового ге- нератора, выход сброса и выход готовности -тактового генератора соединены соответственно с входом сброса и вхо- дом готовности блока задани , который содержит входы захвата и запроса прерывани  устройства, выходы синхронизации и разрешени  прерывани  устройства , выход синхронизации тактово- го генератора соединен с синхровходом контроллера, адресные выходы блока задани  соединены с информационными входами буфера адреса, первый и второй разрешающие входы которого соеди- нены с первым управл ющим выходом контроллера, втора  группа входов/выходов данных которого соединена с группой входов/выходов данных блока задани , группа управл ющих выходов (которого соединена с группой управл ющих входов контроллера, информационные выходы буфера адреса соединены с адресными входами блоков посто-

    нной и оперативной пам ти, с информационными входами дешифратора адреса пам ти и дешифратора адреса устройств ввода/вывода, выходы которого соединены с соответствующими вторыми входами разрешени  шинных формирователей устройств ввода/вывода группы , информационные входы и выходы которого  вл ютс  соответственно пер вой группой информационных входов и группой информационных выходов устройства , первые разрешающие входы шинных формирователей устройств ввода/вывода группы соединены с вторым управл ющим выходом контроллера, второй и третий управл ющие выходы которого соединены соответственно с первым и вторым входами второго элемента ИЛИ, выход которого соединен с разрешающим входом дешифратора адреса устройств ввода/вывода, четвертый и п тый управл ющие выходы контроллера соединены соответственно с первым и вторым входами первого элемента ИЛИ, выход которого соединен с разрешающим входом дешифратора адреса пам ти, первый выход которого соединен с первым входом разрешени  блока посто нной пам ти, а второй - с вторым входом разрешени  шинного

   g 5 0 5

   0

   5

   0

   5

   0

   5

   формировател  оперативной пам ти и с входом разрешени  блока оперативной пам ти, а выход разрешени  приема блока задани  соединен с входом разрешени  ввода данных контроллера и с вторыми входами разрешени  блока посто нной пам ти и шинного формировател  оперативной пам ти, п тый управл ющий выход контроллера соединен с входом записи блока оперативной пам ти, информационные выходы шинного формировател  оперативной пам ти соединены с информационными входами блока оперативной пам ти, информационные выходы которого соединены с информационными входами шинного формировател  оперативной пам ти , входы/выходы данных системного контроллера соединены с информационными выходами блока посто нной пам ти , с входами/выходами шинных формирователей оперативной пам ти устройств ввода/вывода, отличающеес  тем, что, с целью повышени  производительности, в него введены группа регистров, первый и второй мультиплексоры дешифратор, ре- ристр, блок: сравнени , шинный формирователь , счетчик, третий и четвертый элементы ИЛИ, первый и второй входы которого соединены соответственно с вторым и третьим управл ющими выходами контроллера, информационные выходи буфера адреса соединены с информационными входами дешифратора , управл ющие выходы группы которого соединены соответственно с синхровходами регистров группы, информационные выходы которых соединены соответственно с информационными входами второго мультиплексора, информационные выходы которого соединены с информационными входами шинного формировател , информационные выходы которого соединены с входами/ выходами данных контроллера, с информационными входами регистров группы и регистра, информационные выходы которого соединены с первой группой информационных входов блока сравнени , выход которого соединен с первым входом третьего элемента ИЛИ, выход которого соединен с возвратным входом счетчика, информационные выходы которого соединены с второй группой информационных входов блока сравнени , с группами адресных входов первого и второго мультиплексоров,

   адресный вход которого соединен с информационным выходом первого мультиплексора , информационные входы которого  вл ютс  второй группой информационных входов устройства, выход четвертого элемента ИЛИ соединен с входом разрешени  дешифратора, первый управл ющий выход которого соединен со счетным входом пр мого сче- IQ

   Z3- 2kта счетчика и с входами разрешени  шинного формировател , второй управл ющий выход дешифратора соединен с синхровходом регистра, второй тактовый выход и выход сброса тактового генератора соединены соответственно с входом разрешени  блока сравнени  и с вторым входом третьего элемента ИЛИ.

   Фиг.1

   М№

   Щ

   И

   л, ffinmHmmn

   -i lisa и lit 5 /з |Lj0 /J Ikff/J

   И