Изобретение относитс к вычислительной технике и может быть использовано в аппаратуре, требующей устройств многоотводной задержки сигналов . Целью изобретени вл етс повышение надежности устройства. На фиг,1 представлена схема мно:гоканального запоминаклцего устройства; на фиг,2 - временные диаграммы напр жений. Многоканальное запоминающее устройство содержит генератор 1, первый счетчик 2, блок 3 задержки, рециркул тор 4, инф.ормационный вход устройства 5, ключ 6, блок 7 управл ющей пам ти, второй счетчик 8, вход 9 установки устройства, коммутатор 10, информационные выходы 11-1,,,11М устройства. Многоканальное запоминающее устройство работает следующим образом. Генератор 1 вырабатьшает пр моугольные импульсы с периодом следова ни t (фиг,2 ), которые поступают на синхровход первого счетчика 2 и на первый вход рециркул тора 4,Счетчик 2 имеет цикл счета, равный И,и формирует на выходе переполнени пр моугольные импульсы с периодом N-t,, На информационных выходах, счетчика 2 по мере поступлени импульсов с вы-, хода генератора 1 формируетс последовательность чисел от 1 до N в виде параллельного двоичного кода, Импуль сы с выхода переполнени счетчика 2 поступают на вход рециркул тора 4 и на вход блока 3 задержки, в котором задерживаю-гс на врем tj, С выхода блока 3 задержки импульсы (фиг,2б) поступают на третий вход ре циркул тора 4, Четвертый йход рециркул тора 4 соединен с информациойным входом 5 устройства. Задерживаемый сигнал аналогового вида поступа - ет на 1етвертый вход рециркуЛт тора 4, В этом блоке импульсы, поступающие на третий вход рециркул тора, формируют отсчеты задерживаемого сигнала (фиг, 2в). Далее отсчеты циркулируют в рециркул торе с периодом циркул ции (N + 1) tjx. Импульсы, поступающие на первьй вход рециркул тора, обеспечивают управление задержкой от счетов (например, в рдриговьпс регистрах ) , Импульсы, поступающие на вто рой вход рециркул тора, управл ют мо мента размыкани кольца циркул ции 472 редиркул тора с целью исключени наложени новых отсчетов задерживаемого сигнала на ранее записанные,- ПоС1со .льку период циркул ции отсчетов равен (N + 1) t, а период вз ти отсчетов - Nt, то в рециркул торе происходит запись и сжатие во времени задерживаемого сигнала (фиг.2г). На выходах рециркул тора 4 за врем циркул ции воспроизводитс сжата во времени копи задерживаемого сигнала , обновл ема на один отсчет после каждой циркул ции, причем сигнал, поступакиций на информационНЬй вход 5 устройства, во времени не ограничиваетс , С выходов рециркул тора 4 отсчеты сигнала в виде параллельного двоичного кода поразр дно поступают на первые входы ключей 6, В исходно состо нии ключи 6 заперты. Если ключи 6 отпирать на врем одного отсчета в момент прихода i-ro отсчета относительно входного отсчета в сжатой копий задерживаемого сигнала, то в каждой циркул ции будет считыватьс отсчет, задержанный относительно входного на врем Т, i(N + 1) t. При этом восстанавливаетс временной масштаб сигнала, а весь сигнал задерживеетс на врем i (N + 1) t (фиг, 2д), В пределах каждой циркул ции возможны считьшание т, но не более N отсчетов входного сигнала и получение в .результате m копий сигналов, каждый из которых имеет свою заданную величину задержки. Дл формировани М выходов сигналов, задержанных на раздое врем ,используетс блок 7 управл ющей пам ти. Этот блок программируетс так, что при поступлении на его входы чисел от 1 до N в параллельном двоичноь коде на его выходе формируетс нулевой потенциал за исключением заданных М чисел. Эти числа представл ют собой пор дковые номера тех отсчетов в.сжатой копии сигнала, которые необходимо считывать дл поучени заданных задержек сигнала. При поступлении на входы блока 7 правл ющей пам ти одного из заданных чисел на выходе блока 7 формируетс диночный пр моугольный импульс,равый по длительности отсчету,.Импульс вькода блока 7 поступает на вторые ходы ключей 6, отпирает ключ каждого азр да отсчета сигналов и обеспечиват поступление всех разр дов кода отчета сигнала на информационные входы коммутатора 10 тех отсчетов,пор дковые номера которых запрограммированы . Дл разв зки задерживаемых сигналов по. выходам устройства испольЗуют второй счетчик 8 и коммутатор 10. Второй счетчик 8 имеет цикл счета,раный М, и формирует на вьпсоде последовательность чисел от.1 до W в виде параллельного двоичного кода. Перед началом работы многоканального запоминающего устройства на установочный вход 9 устройства подаетс команда, при которой оба счетчика одновременно обнул ютс . В результате этого считанный ранее других (наименьшее число из М чисел) в данной сжатой копии отсчет сигнала соответствует числу 1 на вьЬсоде второго счетчика 8, и этот отсчет поступает на первый выход 11-1 коммутатора 10. Последующий по величине пор дкового номера в сжатой копии сигнала считанный отсчет подаетс нь второй ыход 11-2 коммутатора 10 и т.д. до считывани М-го отсчета. В последующей циркул ции процесс повторитс в той же последовательности , однако вс сжата копи сигнала сместитс относительно вз того в данной циркул ции отсчета на врем tj. В результате этого на первом выходе 11-1 коммутатора 10 воспроизводитс сигнал с наименьшей из заданных задержкой (фиг.2д). На втором выходе 11-2 коммутатора 10 воспроизводитс сигнал, задержанный на врем , последующее по величине по отношению к первому (фиг.2е). Таким образом, по мере роста номера выхода коммутатора 10 возрастает величина заданной задержки сигнала. На каждом
выходе коммутатора 10 сигнал воспроизводитс в виде последовательности отсчетов параллельного двоичного кода . Причем временной масштаб задержанного сигнала восстанавливаетс и соответствует масштабу сигнала на входе устройства.