SU1683015A1 - Устройство дл тестового контрол и диагностики цифровых модулей - Google Patents

Abstract

Изобретение относитс  к контрольно- измерительной технике и может быть использовано дл  контрол  и диагностики цифровых блоков радиоэлектронной аппаратуры . Целью изобретени   вл етс  расширение функциональных возможностей устройства за счет формировани  импульсных входных воздействий переменной длительности и независимого изменени  задержки считывани  по каждому каналу. С этой целью в устройство., содержащее блок пам ти тестов, блок пам ти реакций, блок пам ти адресов коммутации, коммутатор тестов, счетчик адреса, генератор тактовых импульсов, дешифратор, элемент ИЛИ и элемент И, введены блок формировани  входных воздействий, блок синхронизации и блок триггеров реакций. 1 з.п. ф-лы, 6 ил, 1 табл, rfonwa Чн- м

Description

Изобретение относитс  к контрольно- измерительной технике и может быть использовано дл  контрол  и диагностики цифровых блоков радиоэлектронной аппаратуры .

Целью изобретени   вл етс  расширение функциональных возможностей устройства за счет формировани  импульсных входных воздействий переменной длительности и независимого изменени  задержки считывани  по каждому каналу.

На фиг. 1 представлена функциональна  схема устройства; на фиг. 2 - функциональна  схема блока формировани  входных воздействий; на фиг. 3 - функциональна  схема блока синхронизации; на фиг. 4 - временна  диаграмма работы устройства; на фиг. 5 - диаграмма содержимого

элементов пам ти блока формировани  входных воздействий; на фиг. 6 - временна  диаграмма работы блока формировани  входных воздействий (информационный выход ).

Устройство содержит (фиг. 1) блок 1 пам ти тестов, блок 2 пам ти реакций, контролируемый модуль 3, блок 4 пам ти адресов коммутации, коммутатор 5 тестов, счетчик 6 адреса, элементИЛИ 7, элемент И 8, дешифратор 9, блок 10 формировани  входных воздействий , генератор 11 тактовых импульсов, блок 12 триггеров реакций, блок 13 синхронизации . Устройство имеет информационный вход 14, информационный выход 15, вход 16 выбора режима. Входы записи блока 1 пам ти тестов, блока 4 адресов коммутации , вход считывани  блока 2 пам ти

U5 D

реакций, вход сброса счетчика 6 адреса и первый вход элемента ИЛИ 7 соединены с выходами дешифратора 9 соотбетственно с первого по п тый.

Входом 16 выбора режима устройства служит вход дешифратора 9. К выходу счетчика 6 адреса подключены адресные входы блока 1 пам ти тестов, блока 2 пам ти реакций и блока 4 пам ти адресов коммутации. Счетный вход счетчика 6 адреса соединен с выходом элемента ИЛИ 7, Информационные входы блока 1 пам ти тестов, блока 4 пам ти адресов коммутации и второй информационный вход блока 10 формировани  входных воздействий образуют информационный вход 14 устройства. Выход блока 4 пам ти адресов коммутации подключен к управл ющему входу коммутатора 5 тестов, выход которого  вл етс  выходом устройства дл  подключени  к входу контролируемого модул  3. Информационным выходом 15 устройства служит информационный выход блока 2 пам ти реакций.

Выход блока 1 пам ти тестов подключен к первому информационному входу блока 10 формировани  входных воздействий. Второй информационный вход блока 10 формировани  входных воздействий соединен с информационным входом устройства. Первый и второй адресные входы блока 10 формировани  входных воздействий подключены соответственно к выходу счетчика 6 адреса и первому выходу блока 13. Счетный вход блока 10 формировани  входных воздействий соединен с выходом элемента И 8. Информационный выход блока 10 формировани  входных воздействий подключен к информационному входу коммутатора 5 тестов. Вход записи блока 10 формировани  входных воздействий соединен с шестым выходом дешифратора 9. Первый и второй входы элемента И 8 подключены соответственно к первому выходу генератора 11 тактовых импульсов и второму выходу блока 13.

Третий выход блока 13 подключен к входу записи блока 2 пам ти реакций. Выход признака теста блока 10 формировани  входных воздействий соединен со входом записи блока 12 триггеров реакций. Информационный вход блока 12 триггеров реакций подключен к выходу коммута тора 5 тестов. Выход блока 12 триггеров реакций соединен с информационным входом блока 2 пам ти реакций. Входы разрешени  обращени  блока 1 пам ти тестов, блока 2 пам ти реакций, блока 4 пам ти адресов коммутации и вход режима блока 10 формировани  входных воздействий подключены к четвертому выходу блока 13. Синхровход

блока 13 соединен с первым выходом генератора 11 тактовых импульсов, второй выход которого соединен с входом запуска блока 13 и вторым входом элемента ИЛИ 7.

Блок 10 формировани  входных воздействий (фиг. 2) содержит первый и второй мультиплексоры 17 и 18, группу элементов 19i - 19п пам ти, группу IK-триггеров 20i - 20П.

0 Блок 13 синхронизации (фиг. 3) содержит мультиплексор 21, триггеры 22 и 23, элемент И-НЕ 24, счетчик 25.

Блок 1 пам ти тестов служит дл  хранени  и формировани  тестовой последова5 тельности. Блок 2 пам ти реакций служит дл  хранени  и считывани  результатов контрол . Блок 4 пам ти адресов коммутации предназначен дл  хранени  контрольного распределени  входов и выходов контроли0 руемого модул  3 по каждому каналу и в каждом такте тестовых воздействий. Коммутатор 5 тестов предназначен дл  переключени  входных и выходных каналов контролируемого модул  3. Счетчик 6 адре5 са служит дл  формировани  адресов блоков 1, 2. 4 и 10. Элемент ИЛИ 7 дает возможность прибавл ть 1 к содержимому счетчика 6 адреса как от дешифратора 9, так и от генератора 11 тактовых импульсов

0Элемент И 8 служит дл  подачи тактовых сигналов от генератора 11 тактовых импульсов под управлением сигналов с второго выхода блока 13 Дешифратор 9 служит дл  формировани  импульсов, предназ5 наченных дл  первоначальной загрузки блока 1 пам ти тестов, блока 4 пам ти адресов коммутации, блока 10 формировани  входных воздействий, считывани  результатов контрол  из блока 2 пам ти реакций,

0 установки счетчика 6 адреса з ноль и изменени  содержимого счетчика 6 адреса ча 1 при записи (см. таблицу соответстви  входных кодов и выходов). Блок 10 формировани  входных воздействий предназначен дл 

5 хранени  информации о начале и конце импульсных входных воздействий и формировани  сигналов входных воздействий, а также дл  хранени  информации о величинах задержки считывани  реакции контро0 лируемого модул  3 и записи реакций в блок 12 триггеров реакций. Генератор 11 тактовых импульсов служит дл  формировани  импульсов с частотой микротактов и сигналов тактовой частоты тестировани .

5Блок 12 триггеров реакции служит дл 

фиксации реакции контролируемого модул  3 на входные воздействи . Блок 13 синхронизации предназначен дл  управлени  работой блоков 1, 2,4 и 10 во времени. На вход 14 поступает информаци , записываема  в

блоки 1, 4 и 10. Выход 15 предназначен дл  съема реакций контролируемого модул  3. На вход 16 подаетс  код выбора режима соответствующего абонента.

Устройство дл  тестового контрол  и диагностики работает следующим образом,

Перед началом тестировани  на входе 16 устанавливаетс  код, соответствующий сигналу установки в ноль счетчика 6 адреса. По сигналу сопровождени  на выходе дешифратора 9 формируетс  импульс, который устанавливает в ноль по установочному входу счетчик 6 адреса, После обнулени  счетчика 6 адреса на информационный вход 14 подаетс  первое тестовое слово, после чего на входе 16 устанавливаетс  код, соответствующий записи тестовой информации в блок 1 пам ти тестов и подаетс  импульс сопровождени . На соответствующем выходе дешифратора 9 формируетс  импульс, который записывает первое тестовое слово в блок 1 пам ти тестов по нулевому адресу. Затем на информационном входе 14 устанавливаетс  код, задающий распределение входных и выходных контактов контролируемого модул  3 на первом тестовом слове, а на входе 16 устанавливаетс  код, соответствующий записи информации в блок 4 пам ти адресов коммутации, и подаетс  импульс сопровождени . На соответствующем выходе дешифратора 9 формируетс  импульс, который записывает информацию, задающую распределение входных и выходных контактов контролируемого модул  3 на первом тестовом слове в блоке 4 пам ти адресов коммутации по нулевому адресу.

После записи информации в блоки 1 и 4 по нулевому адресу на входе 16 устанавливаетс  код, соответствующий сигналу прибавлени  к содержимому счетчика 6 адреса 1, и подаетс  импульс сопровождени . На соответствующем выходе дешифратора 9 формируетс  импульс, который через элемент ИЛИ 7 увеличивает содержимое счетчика 6 адреса на 1.

На информационный вход 14 подаетс  второе тестовое слово, после чего на входе 16 устанавливаетс  код, соответствующий записи тестовой информации в блок 1 пам ти тестов, и подаетс  импульс сопровождени . На соответствующем выходе дешифратора 9 формируетс  импульс, который записывает второе тестовое слово в блок 1 пам ти тестов. Затем на информационном входе 14 устройства устанавливаетс  код, задающий распределение входных и выходных контактов контролируемого модул  3 на втором тестовом слове, а на входе 16 устанавливаетс  код, соответствующий записи информации в блок 4 пам ти адресов коммутации, и подаетс  импульс сопровождени . На соответствующем выходе дешифратора 9 формируетс  импульс, который записывает информацию, задающую распределение входных и выходных контактов контролируемого модул  3 на втором тестовом слове в блоке 4 пам ти адресов коммутации по второму адресу.

Аналогичным образом записываетс 

0 информаци  по всем остальным адресам.

После заполнени  блоков 1 и 4 и установки параметров входных воздействий и контрол  в блоке 10 устройство переводитс  в режим выдачи тестовых воздействий.

5 Счетчик 6 адреса устанавливаетс  в ноль по сигналу от дешифратора 9. Запускаетс  генератор 11 тактовых импульсов. На первом выходе генератора 11 тактовых импульсов формируютс  импульсы частотой F. а на вто0 ром выходе формируютс  импульсы, определ ющие частоту тестовых воздействий F/12. По сигналу с второго выхода генератора 11 тактовых импульсов запускаетс  блок 13. Считывание информации из блоков 1 и 4

5 происходит под действием импульсов, снимаемых с четвертого выхода блока 13, при этом адресаци  происходит от счетчика 6 адреса под действием импульсов, снимаемых с второго выхода ieneparooa 11 тачто0 вых импульсов через элемент ИЛИ 7.

Дл  установки параметров импульсных входных воздействий и п раметров контрол  по соответствующему канапу устанавливаетс  в ноль счетчик б адреса затем на

5 входе 14 устанавливаетс  информаци , котора  соответствует характеру входного воздействи  и параметрам комгрол  по данному каналу контролируетюго мэдул  3, а ;-:з входе 16 выборки устан.авлигазтс  код, со0 ответствующий сигналу записи в соответствующий элемент пам ти группы элементе. 19ч - 19п пам ти по нулевому адресу. Причем информаци  о параметрах импульсного входного воздействи  устанавливаетс  по

5 двум информационным входам DO, D1 соответствующего элемента 19i - 19п пам ти, а информаци  о параметрах контрол  устанавливаетс  по третьему входу D2 соответствующего эпемента 191 - i9n пам ти

0 (фиг, 2). После установки информации на входе 14 на входе 16 устанавливаетс  код, соответствующий сигналу записи в соответствующий элемент 19i - 19П пам ти йыбранного канала. Подаетс  импульс со5 провождени  и на выходе дешифратора 9 формируетс  импульс, которым записывает информацию, установленную на входе 14, в выбранный элемент, например элемент 19i пам ти группы по нулевому адресу. Затем аналогичным образом записываетс  информаци  по остальным адресам элемента 19i пам ти данного капала блока 10 формиро-. вани  входных воздействий. Аналогичным образом записываетс  информаци  в другие выбранные элементы 19i - 19П пам ти блока 10 формировани  входных воздействий .

В зависимости от информации, поступившей: от блока 4 пам ти адресов коммутации , сигнал на выходе коммутатора 5 тестов принимает значение информации, поступившей на его информационный вход с информационного выхода блока 10 формировани  входных воздействий, если данным контакт коммутатора 5 тестов подключен к входному контакту контролируемого модул  3. В то же вр ем  он принимает высокоимпе- дансное состо ние, если данный контакт коммутатора 5 тестов подключен к выходному контакту контролируемого модул  3, благодар  чему этот разр д на информационном входе блока 12 триггеров реакций принимает значени , которые задает контролируемый модуль 3. Адресаци  в блоке 10 формировани  входных воздействий осуществл етс  с первого выхода блока 13. В качестве коммутатора 5 тестов могут быть использованы элементы типа 133ЛПЗ, 155ЛП8, 555ЛП8, Блоки 1, 2 и 4 могут быть выполнены на элементах К132РУ6А, Блок 12 триггеров реакций может быть выполнен на микросхемах 531ТМ2. Блок 10 формировани  входных воздействий может быть выполнен на микросхемах 531РУ8.

Формирование импульсных входных воздействий и задержки считывани  с независимым изменением по каналам осуществл етс  следующим образом. После запуска генератора 11 тактовых импульсов блок 13 начинает формировать сигналы на первом, втором, третьем и четвертом выходах (фиг. 4). Формирование сигналов блока 13 происходит под действием сигналов, поступающих на вход синхронизации и вход запуска с первого и второго выходов генератора 11 тактовых импульсов. Сигналы с первого выхода блока 13 поступают на второй адресный вход блока 10 формировани  входных воздействий и адресуют элементы 19i - 19П пам ти при считывании. Импульсы частоты F в течение времени действи  такта с второго выхода блока 13 проход т через элемент И 8 на счетный вход блока 10 формировани  входных воздействий.

Информаци , записанна  в элементы 19i - 19n пам ти блока 10, определ ет начало и конец формируемого импульса входного воздействи  и времени задержек считывани  реакции по каналам. Запись реакции в блок 12 триггеров реакций происходит по сигналам с выхода признака теста блока 10 формировани  входных воздействий . Моменты записи определ ютс  информацией , записанной в третьи разр ды

элементов 19i - 19П пам ти блока 10 формировани  входных воздействий. Запись реакций из блока 12 триггеров реакций в блок 2 пам ти реакций осуществл етс  по сигналам , подаваемым в блок 2 пам ти реакций с

0 третьего и четвертого выходов блока 13.

Формирование входных воздействий и запись реакции контролируемого модул  3 с использованием блока 10 формировани  входных воздействий (фиг, 2) происходит

5 следующим образом. Один такт тестировани  контролируемого модул  3 равен двенадцати периодам тактовой частоты F (микротактам). При этом за восемь микротактов происходит считывание информации

0 из элементов 19i - 19П пам ти по восьми адресам (четыре оставшихс  микротакта  вл ютс  холостыми и требуютс  дл  анализа реакции контролируемого модул ).

Адресаци  элементов пам ти происхо5 дит от счетчика 25 блока 13 (первый выход) через мультиплексор 17. В качестве старшего разр да адреса элементов пам ти 19i - 19П используетс  тест-набор (ТН) из блока 1 пам ти тестов, поступающих через мульти0 плексор 18. В зависимости от значени  ТН в каждом такте по каждому каналу из соответствующего элемента 19| - 19г, пам ти считываетс  информаци  либо из младшей половины области пам ти (при ТН 0), либо

5 из старшей половины области пам ти (при ТН 1).

Информаци , считанна  по первым двум разр дам элементов пам ти 19i - 19П, поступает на входы i и К группы триггеров

0 20i - 20n, которые стробируютс  по входу С в каждом из восьми микротактов.

В зависимости от значени  ТН и содержимого первых двух разр дов элементов 19i - 19п пам ти возможны следующие ва5 рианты (фиг, 5) формировани  входного зоз- действи  (сигнал на сыходе IK-триггерэ): i - информаци , записанна  в элементе нсм - та по первому разр ду; К - информаци , записанна  в элементе пам ти по второму

0 разр ду; О - сигнал уровн  логического нул ; 1 - сигнал уровн  логической единицы ,

Виды формируемых входных воздействий , соответствующие варианты указанным

5 вариантам, показаны на фиг. 6.

3 первом и атером вариантах формируетс  входное воздействие ь виде одиночного импульса положительной или отрицательной пол рности с возможностью его запрета в тактах, где ТН 1.

В третьем варианте входное воздействие принимает значение, равное значению ТН в данном такте,

В четвертом варианте формируетс  импульс с началом в любом микротакте любого такта и с окончанием в любом микротакте любого такта.

Выходна  реакци  контролируемого модул  2 фиксируетс  в триггерах блока 12 триггеров реакции по сигналам с выходов третьих разр дов элементов 19i - 19n. Номера микротактов стробировани  реакции определ ютс  содержанием третьих разр дов элементов 19i - 19П пам ти.

Информаци  из блока 12 триггеров реакций переписываетс  в блок 2 пам ти реакций в начале следующего такта по сигналам с третьего и четвертого выходов блока 13.

Claims (1)

1. Устройство дл  тестового контрол  и диагностики цифровых модулей, содержащее блок пам ти тестов, блок пам ти реакций , блок пам ти адресов коммутации, коммутатор тестов, счетчик адреса, генератор тактовых импульсов, дешифратор, элемент ИЛИ и элемент И, причем выходы дешифратора с первого по п тый соединены соответственно с входами записи блока пам ти тестов и блока пам ти адресов коммутации , входом считывани  блока пам ти реакций, входом сброса счетчика адреса и первым входом элемента ИЛИ, вход дешифратора  вл етс  входом выбора режима устройства , выход счетчика адреса подключен к адресным входам блока пам ти тестов, блока пам ти адресов коммутации и блока пам ти реакций, счетный вход счетчика адреса соединен с выходом элемента ИЛИ, информационные входы блока пам ти тестов и блока пам ти адресов коммутации обь- единены и образуют информационный вход устройства, выход блока пам ти адресов коммутации подключен к управл ющему входу коммутатора тестов, выход которого  вл етс  выходом устройства дл  подключени  к входу контролируемого модул , а информационный выход блока пам ти реакций  вл етс  информационным выходом устройства, отличающеес  тем, что, с целью расширени  функциональных возможностей устройства за счет формировани  импульсных входных воздействий переменной длительности и независимого изменени  задержки считывани  по каждому каналу, оно содержит блок формировани  входных воздействий, блок синхронизации и блок триггеров реакций, при этом первый и второй информационные входы, первый и второй адресные входы,

счетный вход, вход записи и информационный выход блока формировани  входных воздействий соединены соответственно с выходом блока пам ти тестов, информационным входом устройства, выходом счетчика адреса, первым выходом блока синхронизации, выходом элемента И, шестым выходом дешифратора и информационным входом коммутатора тестов, первый и

0 второй входы элемента И подключены соответственно к первому выходу генератора тактовых импульсов и второму выходу блока синхронизации, третий выход которого соединен с входом записи блока пам ти реак5 ций, выход признака теста блока формировани  входных воздействий подключен к входу записи блока триггеров реакций , информационный вход которого  вл етс  входом устройства дл  подключе0 ни  к выходу контролируемого модул , выход блока триггеров реакций соединен с информационным входом блока пам ти реакций , входы разрешени  обращени  блока пам ти тестов, блока пам ти реакций, блока

5 пам ти тестов, блока пам ти реакций, блока пам ти адресов коммутации и вход режима блока формировани  входных воздействий подключены к четвертому выходу блока синхронизации,

0 соединены соответственно с первым и вторым выходами генератора тактовых импульсов , а, кроме того, второй выход генератора тактовых импульсов подключен к второму входу элемента ИЛИ, при этом блок форми5 ровани  входных воздействий содержит два мультиплексора, группу элементов пам ти и группу триггеров, причем первые три адресных входа элементов пам ти группы соединены между собой и подключены

0 соответственно к первым трем выходам первого мультиплексора, перва  и втора  группы информационных входов которого  вл ютс  соответственно первым и вторым адресными входами блока формировани 

5 входных воздействий, четвертый выход первого мультиплексора соединен с первой группой информационных входов второго мультиплексора, втора  группа информационных входов которого  вл етс 

0 первым информационным входом блока формировани  входных воздействий,1 вхддом режима которого  вл ютс  управл ющие входы первого и второго мультиплексоров , выходы второго мультиплексора

5 подключены к четвертым адресным входам соответствующих элементов пам ти группы , информационные входы элементов пам ти группы  вл ютс  вторым информационным входом блока формировани  входных воздействий, входом записи которого

 вл ютс  входы записи элементов пам ти группы, первые выходы элементов пам ти группы подключены к 1-входам соответствующих триггеров группы, К-входы которых соединены со вторыми выходами соответствующих элементов пам ти группы, синхров- ходы триггеров группы соединены с входами выборки элементов пам ти группы и  вл ютс  счетным входом блока формировани  входных воздействий, выходом признака теста и информационным выходом которого  вл ютс  третьи выходы элементов пам ти группы и выходы триггеров группы соответственно. 2 . Устройство поп. 1,отличающее- с   тем, что блок синхронизации содержит мультиплексор, два триггера, элемент И - НЕ и счетчик, причем первый и второй выходы мультиплексора соединены соответственно с информационными входами первого и второго триггеров, пр мой выход первого триггера соединен с вторым информационным входом первой группы входов мультиплексора и служит третьим выходом блока, инверсный выход первого триггера подключен к первому входу элемента И-НЕ,

второй вход которого соединен с входом разрешени  счета счетчика и пр мым выходом второго триггера, который  вл етс  четвертым выходом блока, инверсный выход второго триггера соединен с управл ющим

входом мультиплексора и  вл етс  вторым выходом блока, выход элемента И-НЕ подключен к входу записи счетчика, выход последнего разр да счетчика соединен с первым и вторым входами второй группы

информационных входов мультиплексора, первый информационный вход первой группы информационных входов которого  вл етс  входом запуска блока, синхровход которого образует синхровходы триггеров и

счетчика, а первый выход образован выходами счетчика.

Входы дешифратора

К+2 Т JK-M Тк ... J4J3

Выходы дешифратора

О0...00 00000Запись элемента 191 (канал 1 )

О 0 1Запись элемента 19, (канал 2)

1 1 1Запись элемента 198 (канал 8)

,.. О 0 01 000Запись блока 1 (каналы 1-8)

IО О О ОЗапись блока 4 (каналы 1-8)

II000Чтение блока 2 (каналы 1-8) ... О 1Аналогично () (каналы 9-16) ... 1 0Аналогично () (каналы 17-24)

О 1

1 О

О ... О О

о ... о о

00 000Установка счетчика 6

00 000Счет счетчика 6 через элемент 7

Выходы дешифратора

Аналогично () (каналы 2 -7)k-1

)

k tT

К блоку ft

K$№f УЪ ка  и 14 ft

1

(Тест-. юУюМ1

18

tf блокам .UM Ji

Первый Выход

фие.1

Ы9Чг

DO...D2

KiUOXt

М

От 8л 9

кбл. П

ШЮ.

Щ VI VL

А;

А2

19„

й

кбмт

Ql-irg ixngн

t

N

а

1

§

3

«J

4

3

I

4