SU1252787A1 - Устройство дл контрол дискретной аппаратуры - Google Patents

Abstract

Изобретение предназначено дл  контрол  испытани  и наладки дискретной аппаратуры. Целью изобретени   вл етс  повышение быстродействи . Поставленна  цель достигаетс  тем, что в устройство, содержащее генератор тактовых импульсов, блок анализа , блоки регистрации и индикации, два блока оперативной Iпам ти, блок полупосто нной пам ти, два счетчика, две схемы сравнени , два блока элементов И, два злемента И, коммутатор , введены третий блок элементов И, третий элемент И, треть  и четверта  схемы сравнени , третий блок оперативной пам ти. 1 з.п. ф-лы, 3 ил.

Description

Нз(1Гн5ет( относитс  к вычислите jibnoii технике и может быть ис- польтонано juiH контрол , испытани  и наладки дискретной аппаратуры, требуюпкч дл  своего функционировани  упрлрллющих воздействий, подаваемых в реальном масштабе времени, например, работающей в составе авто- МсП изироплиной системы управлени  6b.v. т ро протекающим и технологическими пронес .

Цель изобретени  - повьшюние быстро;1е1:стви  устройства .

На фиг.I представлепа структурна  схем, устройства; па фиг, 2 - схема Гхпока анализа; на фиг, 3 - блок с хем:) ,.г:гпрн ма работы блока полу- ; о I т о м I н { : 11 11 ам ти.

Ус1ройство содержит блок 1 анали- ча, об7)ект 2 контрол , блок 3 регист рации, 4 индикащш, первый 5 и второй 6 блоки оперативной пам ти, блок 7 полупосто нной пам ти, генератор 8 тактовых импульсов, три элемента И 9-11, счетчики 12-14, блоки 15-17 сравнени , блоки 18-20 элементов И, коммутатор 21, блок 22 переключателей , третий блок 23 оперативной пам ти, четвертый блок 24 сравнени  ,

Блок анализа содержит первый элемент НЕ 25, элемент И 26, второй элем(;и | liE 27, регистры 28-30, схему 31 сравнени , мультиплексоры 32- 3 4 , д е ишфр а тор 3 5 .

У( ipoi iCTBo работает следующим образом .

Перед началом работы в блоки 5

и 6 вводитс  ч нтрольна  программа вклк1чающа  асинхронные тестовые наборы , подач которых должна произ- водитт)С  через неравные моменты времени . Кроме того, во второй блок 6 операт Ю 1ой пам ти могут быть записаны эталонные коды. Двоичный код момента времени выдачи данного тестового набора записан в разр дной сетко: блока S оперативной пам ти. Лнадопгчна  контрольна  программа, включающа  и обход1тмые при контроле константы, коды моментов времени регистрации и моментов времени форми ровар и  управл ющих сигналов, подаваемых на контролируемый объект 2,

ВВОДИТС1 н блок 7.

Контро, :, р емой аппаратуры 2 нач(П)аргс  по команде, поступившей на бл(5к I анализа, первый 5 и второй Ь блпки пам ти. С приходом команды

527871

управлени  блок 5 вырабатьшает импульс , по которому открьшаетс  первый элемент И 9 и синхроимпульсы от i f-нератора 8 поступают на вход счет5 чика 12. В момент совпадени  кодов времени, поступающих из блока 5 и от счетчика 12, первьаЧ блок 15 сравнени  кодов выдает на первую группу вентилей и на второй вход блока 5

10 импульсы, по которым последний выдает содержимое  чейки оперативной пам ти. В результате этого на вход блока 7 и на первый вхс д коммутатора 21 с первого блока элементов И

15 поступают коды команд и тестов соответственно .

При поступлении кода команды на блок 7 последний вырабатьшает импульсы , по которым открываютс  вто- 20 рой to и третий II элементы И и

синхроимпульсы от генератора 8 поступает на входы счетчиков 13 и 14. В моменты совпадени  кодов времени, поступающих из блока 7 и от счетчи25 ков 13 и 14 первый 16 и третий 17 блоки сравнени  выдают на второй 19 третий 20 блоки и адресные входы блока 7 импульсы, по которым блок 7 выдает содержимое  чеек полупосто н30 ной пам ти на блоки 19 и 20. В результате с выходов блока 21 поступают коды команд или тестов блока 7, неизменных во времени контрол , и коды управлени  на вход блока 6,а с последнего осуществл етс  считывание кодов команд или тестов, измен емых во времени.

35

Коды команд или тестов от блоков 6 и 7 поступают на информационные входы коммутатора 21 и далее с его выхода на второй вход контролируемого объекта 2. С выходов третьего блока элементов И поступают коды на первый и второй входь блока 1 анализа. Под воздействием этих кодов производитс  формирование управл ющих сигналов, поступающих на контролируемый объект 2, и с моментов контрол  кодов с его выходов относительно моментов выдачи кодов с коммутатора 21 на контролируемый объект 2. На основании полученных ут1равл ющих сигналов с контролируе- мог о объекта 2 и результатов обра- ботки с блока 24 сравнени  блок 1 формирует сигнал, подаваеьлй на вход разрешени  блока 7 дл  перехода к следующей микрокоманде.

С выходов объекта 2 сигналы, поступающие как по однонаправленной, так и по двунаправленной линии, поступают соответственно на первый и второй входы коммутатора 21, который перераспредел ет или объедин ет 1-гх и вьщает на первый вход блока 23 оперативной пам ти и чет- вертьо вход блока 1 анализа.

Записанные эталонные коды с выхода блока 6 и записанные коды от объекта 2 с выхода блока 23 поступают на первый и второй входы блока 24 который производит сравнение кодов, формирует и передает на третий вход блока I анализа сигналы, соответствующие отклонени м сравниваемых кодов .

Окончание работы блока 7 производит команда, поступающа  от блока 5 или формируема  самим блоком 7 в соответствии с реализованной микропрограммой . При этом блок 7 закрьша- ет элементы И 10 и 11, в результате чего счетчики 13 и 14 перевод тс  в нулевое состо ние. После этого от блока 7 может быть подана следующа  команда по включению блока 7 в работу дл  выдачи следующей разновидности команд (кодов команд, тестов контрол  и сигналов управлени ).

Окончание контрол  вызьшает команда , поступающа  на вход блока 5 или формируема  в блоке 5 в соответствии с окончанием программ, контро- п . При этом блок 5 закрывает элемент И 9, в результате чего счетчик 12 переводитс  в нулевое состо ние. После этого . в оперативную пам ть блоков 5 и 6 может быть записана нова  программа контрол , использук ща  другие разновидности микропрограмм блоков 6 и 7.

Claims (2)

1. Устройство дл  контрол  дискретной аппаратуры, содержащее блок полупосто нной пам ти, два блока оперативной пам ти, два блока элементов И, два элемента И, два счетчика, два блока сравнени , коммутатор, генератор тактовых нлтульсов, блок анализа , блок регистрации, блок индикации , причем выход генератора тактовых импульсов подключен к первым входам первого и второго элементов И, вторые входы которых соед 1нены соответственно с выходом признака

н чала контрол  первого блока оперативной пам ти и первым разрешающ1-1м выходом блока полупосто нноГ пам ти, пиход л горого элемент И подключен

5 к гчетному входу первого счетчика, выход которого соединен с первым Бходо Jieppoji блока сравнени , второй вход которого подключен к первому льгходу злдани  кода времени блока

0 11о,г,1тосто нной пам ти, а выход равенства первого блока ср-1внени  подключен к первому входу первого бло- ка элементов И и первому адресному

входу блока полупосто нной пам ти, 2 информационный выход которого подключен к группе входов первого блока элементов И. первый и второй выходы которого соединены соот- ветствеипо с управл ющим входом 3 комк утатора и пходом считывани  второго блока операт шиой пам ти, выход команд которого подключен к первому информац11он ому входу коммутатора , второй информационный 5 вход которого соединен с первым

выходом второго блока элементов И, второй вьжод гсоторого соедшген с  торьи  дресньтм входом блока полупос- то ниой пам ти, РЪГХОДЫ команды, теста и эталорко о кодг; первого блока оператпрной пам ти со«;д1П егал соответ- стиенио с первым л вторТ; входами второго блока элемснтг.и И и первым

входом второго бЛОК,1 CpTHPflHn,

Я1орой вход которого подключеп к вы- хи;;у второго счетчика, счстпш вход к(,1торого соединен с выходом первого элемента И, выход рарел ства второго блекл сравноии  соедрг сп с третьим входом Еторого блока эле- ментон И и входом считы ани  перво- , го блока оперативной пам ти, первый и второй выходы блока анализа соединены соответственно с входами блокл регистрации и блока индикации, третий выход блока анализа соединен с входом разрешени  блока полупосто-  иной пам ти, выход коммутатора подключен к информационному входу конт-- ролируемого объекта, управл ющий вход которого подключен к четвертому выходу блока анализа, входы первого и второго блоков оперативной пам ти и вход задани  программы блока анализа объединены и подклкг- 5 чены к входу задани  контрольной

программы устройстна, отличающеес  тем, что, с целью повышенна б,1стродойстви , в него впе0

5

0

5

0

дены блок переключателей, третий блок оперативной пам ти, третий счетчик, третий и четвертый блоки сравнени , третий элемент И, третий блок элементов И, причем первый и второй входы третьего элемента И соединены соответственно с вторым разрешающим выходом блока полупосто нной пам ти и выходом генератора тактовых импульсов, выход третьего элемента И подключен к счетному входу третьего счетчика, выход которого соединен с первым входом третьего блока сравнени , второй вход которого подключен к второму выходу задани  кода времени блока полупосто нной пам ти, выход равенства третьего блока сравнени  подключен к входу третьего блока элементов И и третьему адресному входу блока полу- посто ниой пам ти, второй информационный выход которого соединен соответственно с группой входов третьего блока элементов И, первый и второй вькоды которого соединены с пер вьм и вторым информационными входами блока анализа соответственно, разрешающий вход блока анализа соединен с выходом равенства четвертого бло ка сравнени , первый вход которого соединен с выходом эталонов второго блока оперативной пам ти, второй вход четвертого блока сравнени  соединен с выходом третьего блока оперз тивной пам ти, информационный вход которого соединен с первым выходом блока переключателей, второй выход которого соединен с третьим информа- ционньм входом блока анализа, первый и второй информационные входы блока переключателей соединены с входом и выходом контролируемого объекта, вход режима третьего блока оперативной пам ти подключен к п тому выходу блока анализа.

2. Устройство по п. 1 , о т л и ч а ю щ е е с   тем, что блок анализа содержит три регистра, схему сравне ни , элемент И, два элемента НЕ, дешифратор и три мультиплексора, при

527876

чем вход первого элемента НЕ и управл ющий вход первого мультиплексора образуют разрешающий вход блока, выход первого элемента НЕ соединен с первым входом элемента И, второй вход элемента И через второй элемент НЕ подключен к выходу сравнени  схемы сравнени , первый и второй входы которой соединены соответственно с ;

10 Выходами первого и второго регистров , информащюнный вход первого регистра и первый информационный вход второго регистра образуют первый информационный вход блока, информа15 ционный вход третьего регистра  вл етс  вторым информационные входом блока, первые информационные входы второго и третьего мультиплексоров объединены и подключены к выходу пер20 вого регистра, вторые информационные входы второго и третьего мультиплексоров объединены и подключены к выходу схемы сравнени , третьи информационные входы второго и третьего 25 мультиплексоров объединены и подключены к выходу третьего регистра , выход третьего регистра  вл етс  четвертым выходом блока, первый информационный вход.первого мультиплексора

2Q соединен с выходом второго регистра,

первый, второй, третий выходы дешиф ратора соединены соответственно с вторым информационным входом первого мультиплексора , четвертым информационным входом второго и четвертым инфо1 1а- ционным входом третьего мультиплексоров , четвертый выход дешифратора  вл етс  п тьвч выходом блока, выходы второго и третьего мультиплексо- .- ров  вл ютс  соответственно первым и вторым выходами блока, выход элемента И  вл етс  третьим выходом блока, второй информационный вход второго регистра  вл етс  третьим информационным входом блока, управ35

45

л кхцие входы первого, второго и третьего мультиплексоров объединены, выход первого мультиплексора подключен к входу дешифратора и  вл етс  входом задани  программы блока.

г

22

0

I

J3

I

« T-4 e

гч 23

и -H 15 I

Jo;

л;

35

ч ЗЗП pi 34.

РигЗ

Редактор В.Петраш

Составитель И.Сафронова

Техред в. КадарКорректор Е. Сирохман

Заказ 4621/49 Тираж 671Подписное

ВНИИПИ Государственного комитета СССГ

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна ,4