SU807184A1 - Коррел тор сложных сигналов - Google Patents

Description

Изобретение относитс  к системам свйзи и может использоватьс  дл  ко рел ции сложных сигнгшов с целью синхронизации или вьщелени  принимаемой информации. Известен коррел тор сложных сигналов , содержа1чий перемножитель и интегратор со сбросом Щ. Однако точность известного коррел тора сложных сигнгшов невысока . Цель изобретени  - повышение точ ности коррел тора. Поставленна  цель достигаетс  тем, что в известный коррел тор сло Htax сигнёшов введены запомингиар|Ий блок с переполнением и неразруша- ющим се1итыванием и последовательно соединенные генератор синхроилшульсов , два делител  частоты и блок задержки, причем выходы генератора синхроимпульсов, первого и второго делителей частоты и блока задержки подключены соответственно к входгъм считывани , записи и переписи згио минающего блока с переполнением и неразрушающим считыванием и к упра л квдему входу интегратора со сбро .сом, выход перемножител  через за поминающий блок с переполнением и неразрушакзощм считыванием подключен к информационному входу интегратора со сбросом. При этом запомниаювАий блок с переполнением и наразрушапс им считыванием Кдшолнен в внде последовательно соединенных первого регистра сдвига, Олока переписи н второго регистра сдвига, при этом вход ч аы сА соответственно первого и второго регистров сдвига  вл ютс  входом и выходом запогшнагачего блока с переполнением н неразрушаисщм считыванием, а вторые входа первого регистра сдвига,блока переписи и второго регистра сдвига  влгаотр  соответственно входами считывани , записи и переписи запоьшнапцего блока с переполнением и неразруыаххцим считыванием. На фиг. 1 представлена структурна  электрическа  схема прс ДЛАГ4в- мого устройства; на фиг. 2 - то  , запоминающего блока с переполиег нием и неразрушающим считыдан)(С Коррел тор сложных сигвдпол eiQдержит перемножитель 1, зап %Н|ЕНв юций блок 2 с переполнением    еразрушгиоишм считыванием, интегратор 3 со сбросом, генератор 4 синхроимпульсов , два делител  5, 6 частоты/ блок 7 задержки, и в запоминающем блоке 2 с переполнением и неразрушакзсшм считыванием первый регистр 8 сдвига, блок 9 переписи и второй регистр 10 сдвига.

Коррел тор работает следуюнщм образом.

Отсчёты результата перемножени  коррелируемых сигналов занос тс  в запйминсцощий блок 2 через интервалы времени, равные периоду следовани  синхроимпульсов записи, поступаизЁШХ с выхода первого делител  5. Пой е начгша приема сигнала в коррел торе может быть образован достоверный отсчет коррел иионнбго интеграла 8 соответствии с аппроксимацией . С поступлением синхроимпульса переписи в запоминающий блок 2 с выхода второго делител  6 производитс  нёраэруыакю ее считывание из згшоминапщего блока 2 занесенных в него отсчетов в интегратор 3. После заа ршани  накоплени  отсчетов в интеграторе 3 образуетс  отсчет коррел ционного интеграла. При поступлении на управл рхций вход интегратора 3 синхроимпульса опроса от блок 7 задержки производитс  вццача отсчета коррел ционного интеграла на выход устройства. Вслед за этим происходит сброс интегратора 3 а нулевое состо ние. Параметры устройства выбираютс  такими, чтобы все операции считывани  содержимого запомннапыего блока 2 с его переписью в интегратор 3, вццачи отсчета коррел ционного интеграла на выход устройства и сброса интегратора 3 за:вершались до поступлени  следующего синхроимпульса песюписи.

прихода следур  его синхроимпульса переписи в запоминеисиаий блок 2 производитс  занесение в указанны блок 2 одного или нескольких отсчетов произведени  коррелируемых сигналов . При приходе каждого нового отсчета происходит переполнение запомина ав(его блока 2, в результате чего стираетс  отсчет, згшисанный самзмпервым, и записываетс  отсчет поступивишй самым последним.

Предлагаемое устройство обладает более высокой точностью, и его реализаци  на элементах цифровой техники нетрудна.

Claims (1)

1.Коррел тор сложных сигналов, содержавши перемножитель и интегратор со сбросом, отличаюцис   тем, что, с целью повышени  точности, вйедены запоминак ций блок

с переполнением и неразрушаьхдим счиванием и последовательно соединенны генератор синхроимпульсов, делител  частоты и блок задержки, причем выходы генератора синхроимпульсов , первого и второго делителей частоты и блока задержки подключены соответственно к входгил считывани , записи и переписи запомниамсцего блока с переполнением и неразрушаквдим считыванием и к управл ющему входу интегратора со сбросом, выход перемножител  через запомниархтщй блок с переполнением и неразрушаюсдим считыванием подключен к информационному входу интегратора со сбросом .

2,Коррел тор по п. 1, отличающийс  тем, что запоминакхций блок с переполнением и нераз{рушакщим считыванием выполнен в ви|де последовательно соединенных лер:вого регистра сдвига, блок перепи:си и второго регистра сдвига, при .этом вход и выход соответственно первого и второго регистров сдвига  вл и тс  входом и выходом запоминающего блока с переполнением и неразрушашжщм считыванием, а вторые входа первого регистра сдвига, блока переписи и второго регистра  вл ютс  соответственно входами считывани , записи и переписи запомииакщего блока с переполнением и неразрушан цим считыванием. : Источннки информации, ;прин тые во внимание при экспертизе ; 1. Тузов г.И. статистическа  теор приема сложных сигналов. М., Советское радио, 1977, с. 35 (про:тотип ).

Фиг.1

f9

л

Л