SU743211A1 - Регенератор двоичных сигналов - Google Patents

Description

Изобретение относитс  к радиотехнике и может использоватьс  в аппаратуре передачи дискретной информации .. Известен регенератор двоичных сиг налов , содержащий блок элементов буферной пам ти, два объединенных по входу распределител  дл  записи и считывани  информации, задающий ген ратор, подключенный к входу блока синхронизации, и выходной триггер | Однако такой регенератор не обес печивает высокой точности регенерации . Цель изобретени  - повышение точности регенерации. Дл  этого в регенератор двоичных сигналов, содержгиций блок элементов буферной пам ти, два объединенных п входу распределител  дл  записи и считывани  информации, задающий ген ратор, подключенный к входу блока синхронизации, и выходной триггер, введены асинхронный приемник, элемент ИЛИ, блок элементов записи, блок элементов считывани , блок эле ментов ИЛИ, ключ и последовательно соединенные блок добавлени , блок вычитани , распределитель и коммутэ тор, один выход коммутатора через первый счетчик подключен ко входу блока добавлени , второй выход через второй счетчик подключен к другому входу блока вычитани , а третий выход подключен к другим входам первого и второго счетчиков, причем выходы асинхронного приемника подключены к входам блока элементов записи , а через элемент ИЛИ - к другому входу коммутатора и другому входу блока синхронизации, первый выход которого подключен к другому входу блока добавлени , а второй выход подключен к входу ключа, выход которого подключен к управл ющему входу первого распределител  дл  записи и считывани  информации,:разр дные выходы которого подключены к входам блока элементов считывани , выходы которого через блок элементов ИЛИ подключены к входам выходного триггера , при этом четвертый выход коммутатора подключен к управл ющему входу второго распределител  дл  записи и считывани  информации, разр дные клходы которого через последовательно соединенные блок элементов записи и блок элементов буферной

па м-т ; подключены к другим входам блока элементов считывани , причем выходы блoka элементов пам ти подключены соответственно к другим входам блока элементов записи, при этом соответствующий разр дный выход второго распределител  дл  записи и считывани  информации подключен к другому входу ключа, а выход задающего генератора подключен к другому входу асинхронного приемника при этом на третий вход ключа и другие входы первого и второго распределителей дл  записи и считывани  информации подан сигнал установка нул  ,,

На чертеже дана структурна  электрическа  схема предложенного регенератора .

Регенератор двоичных сигналов содержит блок 1 элементов буферной пам ти , распределители 2.и 3 дл  записи и считывани  информации, задающий генератор 4, блок 5 синхронизации, выходной триггер 6, асинхронный приемник 7, элемент ИЛИ 8, блок 9 элементов записи, блок 10 элементов считывани , блок 11 элементов ИЛИ, ключ 12, блок 13 добавлени , блок 14 вычитани , распределитель 15, коммутатор 16, счетчики 17 и 18.

Устройство работает .следующим образом .

Сигнал двоичной информации поступает на вход асинхронного приемника 7, на выходах которого,в зависимости от входного сигнала формируютс  импульсы , соответствующие границам (знакопеременам) элементарных посылок . Импульсы, соответствующие положительным знакопеременам (О двоичной информации переходит в ); снимаютс  с одного входа, импульсы отрицательных знакоперемен ( переходит в О) - с другого выхода. Асинхронный приемник 7 устран ет дроблени  посылок и работает по дискретному принципу, дл  чего на один из входов его подаетс  сигнал частоты дискретизации от задающего генератора 4. При этом специальных синхронизирующих импульсов дл  работы асинхронного приемника 7 не требуетс . Импульсы положительных и отрицательных знакоперемен во входном сигнале подаютс  на входы блока 9 элементов записи. С выхода блока 5 синхронизации через блоки добавлени  13 и вычитани  14 поступает на вход распределител  15 импульсный сигнал с частотой, превышающей в 4 раза такРаспределитель 15

товую частоту

рассчитан на 4 выхода и одновременно выполн ет функцию обычного счетчика, поэтому сигнал с 4-го выхода распределител  15 имеет тактовую частоту и управл ет работой распределител  2.

При отсутствии фазовых флуктуации во входном сигнале импульсна  частота и фаза сигнала с выхода распределител  15 совпадает с тактовой частотой fg. При по влении фазовых флуктуации , особенно коррелированных, входной сигнал смещаетс  по фазе в сторону, тогда как фаза сигнала записи без прин ти  специальных мер остаетс  неизменной вследствие высокой инерционности олока 5 синхронизации, Если при этом осуществл ть запись информгщии в блок 1 элементов с неизменной тактовой частотой, то по вл ютс  сшибки, когда амплитуда качаний совместно с шумовыми флуктуаци ми фазы границ посылок превышает половину длительности посылок.

Дп  того, чтобы при записи в блок 1 элементов ошибок не происходило, фдза сигнала записи должна повтор ть фазовые качани  входного сигнала, т.е. в соответ ствии с фазой входного сигнала должна измен тьс  фаза управл ющих имЛульсов выхода распределител  15.

При отсутствии качаний сигнала на входе регенератора фазовое положение ефлуктуирующих границ посылок соответствует середине тактового периода импульсной последовательности с выхода распределител  15. Реальные шумовые флуктуации границ посылок обычно невелики и в основном наход тс  в промежутке от +1/4Со{где т: - длительность неискаженной элементарной посылки).

Качани  фазы входного сигнала привод т к тому, что, начина  с некоторого момента времени фаза границы элементарной посылки приобретает регул рное смещение, которое, превыша  значение ±1/4tQ, начинает совпадать во времени либо с (-1/4То), либо с ( + 1/4 тгд) состо ни ми распределител  15. Если таких совпадений насчитываетс  три подр д, то происходит добавление или вычитание импульсов на входе распределител  15.

Это, в свою очередь, приводит к изменению фазы импульсов (сигнала записи) на +1/4 (или -1/4) периода тактовой частоты fо и обеспечивает слежение за фазовым качанием входного сигнала, так как после такой подстройки фазы сигнала записи фазовое положение последующих границ элементарных посылок приходитс  уже оп ть примерно на середину тактового периода стробирующих импульсов. Если качание входного сигнала продолжаетс  и дальшеИ превышает +1/2То(или , то происходит еще одно вычитание (или добавление), что приводит к изменению фазы сигнала записи на 1/2 тактового периода.

При ослаблении качани  (изменении фазы в сторону нормального положени ) происходит обратна  подстройка - путем добавлени  и вычитани  импульсов установитс  первоначальна  нормальна 

фаза гнала записи. Веро тность смещени  драницы посылки за пределы ±1/41 три раза подр д из-за обычных краевых искажений ничтожно мала,

Сигнчш на вход каждого из счетчиков 17 и 18 поступает с выхрда ком-. мутатора 16, на входы которого подаютс  импульсы знакоперемен во входно сигнале и потенциалы с выхода распределител  15,

Импульсы с выходов счетчиков 17 и 18 поступают на входы блоков додавлени  13 и вычитани  14,

Перевод процесса записи из одной  чейки блока 1 элементов в Другую происходит в момент по влени  очередного стробирующего импульса (сигнала записи), В св зи с этим первоначальна  запись информации в каждую последующую  чейку осуществл етс  в зависимости от того, что записано в предЕлдущей  чейке, Если в предыдущей  чейке была записана (или О), то и в последующую вводитс  1 (или, соответственно, О ) , Этот процесс осуществл етс  в моменты переключени   чеек блока 1 элементов .

Если в течение нового тактового интервала знакоперемена двоичной информации отсутствует, то и состо ние  чейки блока 1 элементов не измен етс . Если знак посылки изменилс , автоматически мен етс  состо ние последующей  чейки,

Последовательность считывани  и переключени  с одной  чейки блока 1 элементов на другую обеспечиваетс  распределителем 3,

Считывание информации в регенераторе отстает от записи на врем , раз ное n/2i:o, где п - число  чеек блока элементов (в нашем случае п 4), Дл  предотвращени  переполнени  блока элементов максимальный уход фаэы входного сигнала в этом случае допускаетс  равным +п/2С. Запаздывание цикла считывани  относительно цикла записи на врем  осуществл етс  следующим образом.

Началом цикла записи можно считат . момент по влени  заднего фронта первого импульса, поступившего на вход распределител  2. Дл  обеспечени  отставани  цикла считывани  на 2 С он должен начатьс  в момент по влени  заднего фронта третьего импульса который совпадает с задним фронтом импульса на втором выходе распределител  2, Поэтому сигнал с этого выхода открывает через ключ 12 доступ тактовым импульсам на вход распределител  3, Ключ 12 закрываетс  импульсом установка О , который формируетс  в момент включени  аппаратуры Этим же импульсом в момент начала

работы регенератора осуществл етс  установка нул  распределителей 2 и 3.

Таким образом, в регенераторе двоичных сигналов происходит уменьшение веро тности ложного приема информации и обеспечение высокой цикловой устойчивости тактовой синхронизации .

Claims (1)

1. Формула изобретени 

   Регенератор двоичных сигналов, содержащий блок элементов буферной пам ти, два объединенных по входу распределител  дл  записи и считывани  информации, задающий генератор, подключенный к входу блока синхронизации , и выходной триггер, отличающийс  тем, что, с целью повьашени  точности регенерации, введены асинхронный приемник, элемент ИЛИ, блок элементов записи, блок элементов считывани , блок элементов ИЛИ, ключ и последовательно соединенные блок добавлени , блок вычитани , распределитель и коммутатор один выход коммутатора через первый счетчик подключен ко входу блока добавлени , второй выход через второй счетчик подключен к другому входу блока вычитани , а третий выход подключен к другим входам первого и второго счетчиков, причем выходы асинхронного приемника подключены к входам блока элементов записи, а через элемент ИЛИ - к другому входу коммутатора и другому входу блока синхро низации, первый выход которого подключен к щзугому входу блока добавлени , а второй выход подключен к входу ключа, выход которого подключен к управл ющему входу первого распределител  дл  записи и считывани  информации, разр дные выходы которого подключены к входам блока элементов считывани , выходы которого через блок элементов ИЛИ подключены к входам выходного триггера, при этом четвертый выход коммутатора подключен к управл ющему входу второго распределител  дл  записи и считывани  информации, разр дные выходы которого через последовательно соединенные блок элементов записи и блок элементов буферной пам ти подключены к другим входам блока элементов считывани , причем выходы блока элементов пам ти подключены соответственно к другим входам блока элементов записи, при этом соответствующий разр дный выход второго распределител  дл  записи и считывани  информации подключен к другому входу ключа, а выход задающего .генератора подключен к другому входу I асинхронного приемника , при этом на третий в1сод ключа