SU703864A1 - Запоминающее устройство - Google Patents

Description

Изобретение относитс  к измерительной технике и может быть использовано дл  задержки во временислучайного сигнала, представленного в виде дискретных цифровых отсчетов.

Дл  определени  рассто ний широко примен ютс  приборы, измер ющие функцию взаимной коррел ции между двум  случайными процессами. Наиболее важным и занимаювднм, как правило , большую часть такого прибора звеном  вл етс  устройство, обеспечивающее задержку одного случайного сигнала относительно другого 1.,

Однако, если при построении пол рных коррелометров применение этих устройств давало удовлетворительные результат, то при построении цифровых коррелометров с их использованием схемам задержки присуищ такие недостатки , как низка  надежность и громоздкость.

Наиболее близким техническим решением к предложенному  вл етс  запоминающее устройство, содержащее блок пам ти на элементах задержки, информационный вход которого  вл етс  входом устройства, первые управл ющие BXO.WJ блока пам ти соединены

с выходами первого регистра, выход блока пам ти  вл етс  выходом устройства , и генератор тактовой частоты 2 .

К недостаткам известного устройства относ тс  громоздкость, так как дл  организации буферной пам ти приходитс  использовать много дополнительных корпусов .микросхем,

0 и низка  надежность, обусловленна  тем, что через триггеры буферной пам ти проходит вс  задерживаема  информаци .

5

Цель изобретени  - повышение надежности устройства.

Поставленна  цель достигаетс  тем, что в устройство введены второй регистр и триггер, вход которого

0 соединен с выходом генератора тактовой частоты, выходы триггера подключены ко входам первого и второго регистров и входам запись-считывание блока пам ти, выходы второго

5 регистра соединены со вторыми управл ющими входами блока пам ти.

Сущность изобретени  по сн етс  чертежами, где на фиг. 1 изображена схема предложенного устройства, на

Claims (2)

1. 0 фиг, 2 временные диаграммыего работы. . Запоминающее устройство содержит блок 1.пам ти, выполненный на элеьзентах задержки и состо щий из матриц 2(-2 п, информационный вход которого  вл етс  входом 3-устройства первые и вторые управл ющие входил 4( и 42 соединены с выходами регист ров 5 и б, а выход  вл етс  выходом 7 устройства, а также генератор 8 тактовой частоты, соединенный с три гером 9, выходы которого св заны со взводами 10 запись-считывание блока 1 пам ти . - ; Устройство работает следующим об разом, Тактова  частота с генератора 8 rfOdTi naeT на счетны1й вход триггё за 9, С выхода О триггера 9 импуль ей пбстуПсирт на вход регистра 5 и на входы 10 запись-считывание нечетных матриц блока 1 пам ти. С выхода 1 триггера 9 импульсы поступагйт на вход регистра 6 и на входы 10 запись-считывание четных Мат риц блока 1 пам ти. Выходы регистро 5 и 6 подключены к соответствующим матрицам блока 1 пам ти. Пусть на вход 3 устройства посту пает комбинаци  чийел 1011. Все  чёЙ1 и Матриц блока 1 пам ти предварительно наход тс  в нулевой сост  нии. В течение интервала врейенй t,-t2 на входе 10 матрицы 2 деиствует положительный потенциал; (фиг ,2, б).. Имеюща с  на входе 3 уст ройства записаваетс  в  чейку ЭТОЙ матрицы, имеющую а1дрес 00 (фиг.2,г и д). В течение этого же интервала времени происходи счйтывание информации с  чейки под а.дресрм 01 матрицы 22 .(фиг.2, е и ж запись ее в  чейку матрицы 2з и считывание с  чейки 01 мат рицы 24. Так как предварительно все  чейки имели нулевое состо ние, то по окончании интервала времени они ост анутс  в прежнем состо нии,кроме  чейки 00 матрицы. 2, куда записана . . ,.,..::.,:. л.. В момент времени t мен етс  сиг нал на управл ющих входах 4( и 4| , блока 1 пам ти (фиг,2, г и д) , ти считывание информации в течение интервала времени )Hcxo3 iJfT уже с  чейки под адресом 01 (фиг.2,г и д), так как в течение этого интервала йремени на вхГодйх у 10 этих Матриц действует нулевой потенциал (фиг,2,б). В течение этого же интервала времени до жйа происходить запись считанной ииформации с  чейки 01 матрицы 2 в  чейку 01 матршды 2 (, е и ж; и с  чейки матрицы 2} в  чейку 01 матрицы 24, так как в течение интервала времени t2-t на входах. 10матриц 2 и 2 дейст вует положительный потенциал (фиг,2,г). Аналогично интервалу времени t,-tg в течение интервалов времени tg-t, t5-t и tf-tg происходит запись информадии соответственно в  чейки 01, 10 и 11 (фиг.2,г и д) матрицы 24.В течение интервала tg-tg происходит считывание (фиг.2б) информации с  чейки 00 (фиг,2,г и д) матрицы 2(. Так как в ней записана .1 в течение интервала времени tj-tj, то э та считанна  в течение интервала времени tj-t информаци  запишетс  в  чейку 00 матрицы 22 (фиг.2,в), на входе lO которой в это врем  присутствует положительный потенциал. . Аналогично в течение интервалов времени t,o-tj, t,2-t,3 и tj;|.-tj5 происходит перезались информации из  чеек 01,. 10 и 11 матрицы 2 (фиг.2,г и д) соответственно в  чейки 01, 10 и 11 матрицы 2 (фиг,2, е и ж). В течение интервалов времени tjj-t,/ и t2j-t22 происходит перезапись информации из  чеек 00, 01, 11 матрицы 22 соответ00 , 01, ственно в  чейки 11 матрицы 2, а в течение интервалов времени tzft, JI3  чеек 00, 01, 10 и 11 матрицы 2 3 в соответствующие  чейки матрицы 24 и т.д. . Как видно по выходным сигналам матриц 2 -2г1| (фиг.2,и-м) , устройство осуществл ет сдвиг информации на фиксированные интервалы времени, Через каждую « чейку пам ти проходит лишь l/k-ЯТЧасть .входной информации , где k ;- количество  чеек в одной матрице. Если одна  чейка выйдет из стро , то лишь l/k-  часть информации будет ложной. Следовательно , предложенное устройство обладает повышенной надежностью. Формула изобретени  - ЗапоминаЙщеё устройство, содержащее блок пам ти, на элементах задержки , информационный вход которого  вл етс  входом устройства, первые управл ющие входы блока пам ти соедиНёны с выходами первого регистра, блок пам ти  вл етс  выходом устройства, .и генератор тактовой часто тУ, .о и ч .а ю щ е е с   тем, что, с целью повышени  надежности устройства, в него введены, второй регистр и триггер, вход которого соединен с выходом генератора тактовой частоты, выходы триггера подключены ко входам первого и второго регистрой и входам запись-считыванид блокапам ти, выходы второго регистра соединены со вторыми управл к щими входами блока пам ти. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР . №407396, кл. G 11 С 19/00, 1972.
2. 2.Гусев В.В. и др. Основы импульсной и цифровой техники. М., Советское радио , 1975, с. 383 (прототип)

   Т