SU382925A1 - УСТРОЙСТВО дл ОБР.ЛБОТКИ ИНФОРЛ\ЛЦИИ12 - Google Patents

Description

Изобретение относитс  к области электроизмерительной техники и может быть использовано дл  повышени  точности измерений в тестерной аппаратуре, предназначенной дл  исследовани  динамики автоматных навигационных систем движущихс  объектов, в исиытател .х больши.х интегральных схелг, в коррелометрах , в системах опознавани  образов, в регистраторах редких сигналов, в статистических анализаторах и в контрольно- 1змерительных приборах.

Известные устройства дл  цифровой записи используют сдвигающие регистры.

Дл  решени  р да распространенных на практике задач, требующих записи на интервале 7 серии из /7 сигнальных импульсов с относительной погрешностью дискретности Т

при осуществлении этого

устройства требуетс  сложное оборудование. Эго обсто тельс1во серьезно тормозит применение устройств цифровой записи сигналов в измерительной аппаратуре, в радиолокационных и св зных системах и т. д.

Дл  повыщени  точности записи сигналов гри ограниченном объеме обор довани  предлагаемое устройство снабжено коммутатором, а каждый разр д блока записи - счетчиком к дополнительным триггером с раздельными

входами, а оло1 считыванн , предназначенный дл  1еоднократного зоснроизведени  заннсп, выполнен в виде св занных между собой разр дов , каждый из которых снабм-:ен двум  последовательно соединенными схемами «И. На чертеже дана блок-схема устройства. Устройство содержит блок / записи с разр дами 2, 3 и 4, блок 5 считывани  и разр дами 6, 7 и 8, входную с.хе.му 9, выходную схему 10, блок управлени  11 и ко.ммутатор 12. Каждый разр да 2, 3 и 4 блока / записи состоит из первого триггера 13, схемы «И 14, счетчика 15 и второго триггера 16. Каждый разр д 6, 7 и S блока 5 считывани  содержит

две пос.чедовательно соединенные с.хемы «II 17 и 18.

Разр ды 19, 20 и 21 коммутатора 12 содержат схему «И 22 и триггеры 23 и 24.

Устройство работает следующим образом.

В исходном положении счетчики и триггеры установлены в нулевое ноложенне. При этом схемы «И всего устройства закрыты, исключа  схемы 22 и 17 первого разр да. Дл  поддержани  схе.мы 22 первого разр да коммутатора 12 в открытом состо нии введен триггер 24. Схема 17 устанавливаетс  в открытом состо нии с помощью поданного на него посто нного потенциала.

Первый импульс с входной схемой 9 через

открытую схему «И 22 коммутатора 12 проходит на вход второго триггера 16 первого разр да 2 и опрокидмвает его в положение «1. При этом открываетс  св занна  с ним схема «И 14 дл  импульсов тактовой частоты с блоком управлени  11. Одновременно выходной нмнульс с этой схемы опрокидывает триггеры 23 w. 24 в ноложение «1, исключа  в дальнейшем прохождение импульса через схему 22 вплоть до сброса и нового запуска.прибора. После срабатывани  счетчрн а 15 от нервого имнульса тактовой частоты, т. е. после перехода его в состо ние «1, св заньа  со счетчиком схема «И 22 второго разр да 2G получает разрешение на прохождение через нее сигнального импульса с входной схемы 9. При отсутствнн сигнала второй тактовый импульс переводит этот счетчик 15 в состо ние «О, а триггер 23 и счетчик 15 следующего разр да - в положение «1. При этом схема «И 22 разр да 20 закрываетс  аналогично схеме «И 22 предыдущего разр да 19, а возможность пропускани  входного импульса но вл етс  у схемы «PI следующего 5азр да. Далее процесс переключени  счетч1П ов 15 и св занных с ними схем коммутатора повтор етс  в последующих разр дах. Вновь пришедший после р да тактовых y пульсов входной импульс поступает на триггеры 16 всех разр дов блока / записи и возвращает в состо ние «О григгер 16 первого ра iр да 2,-ранее находившийс  в положении «i (все остальные трнгерры У6| наход тс  в состо нии «О). При этом схема «И 74 нервого разр да 2 закрываетс . Одновременно входной импульс проходит через г-ый разр д коммутатора 12, где к этому моменту на соответствующую схему «И 22 со счетчика 15 (т-)-го разр да поступил потенциал разрешени , попадает на триггер 16/п-го разр да и переводит его в положение «1. При этом с триггера 16 потенциал разрешени  попадает на св занную с ним схему «И 14 и импульс на триггер 13 предыдущего (т-1)-го разр да , обуславлива  его переброс в состо ние «1. Тем самым осуществл етс  запись факта поступлени  второго входного импульса именно на данный разр д блока / записи. Срабатывание схемы 22 переводит триггер 23 в положение «1 и запрещает прохождение следующих импульсов через данный разр д коммутатора. Аналогично импульсы тактовой частоты иоступают на новую цепочку счетчиков 15, записыва  числом сосчитанных тактовых импульсов рассто ние между вторым и третьим входными импульеами. По заверншнии записи, что определ етс  либо окончанием установленного интервала времени выборки, либо поступлением импульса с последнего заполненного разр да блока / записи на блок // управлени , последний прекращает вырабатывать импульсы тактовой частоты. При считывании с блока 11 управленн  на схемы «И 14 начинают поступать импульсы тактовой частоты считывани  (частоты следовани  тактовых импульсов записи и считывани  могут ПаХОДИТЬСЯ в произвольном COOTilOIIIе1гии друг с другом). Первый тактовый импульс с блока 11 управлени  приходит непосредственно на выходную схему 10 и одновременно на все разр ды блока / записи, где переводит счетчики 15 в реверсивный режим. .Этот же импульс сбрасыьает в положение «О триггер 15 того разр да , в котором был зафиксирован момент по записанной серии, и поданный с другого выхода блока // на триггер 16 первого раз-на ,I---. р да 2, переводит его в положение «1, открыва  тем самым схему «И 14. Как и в процессе заиисн, нри счигывании, имнульсы тактовой частоты через схему «И 14 первого разр да 2 поступают на входы счетчиков 15. В состо нии «О любого счетчика 15 с него снимаегс  разрешающий потенциал на схему «И /7 соответствующего разр да блока 5. Поскольку в первом разр де 6 блока 5 считывани  на другой вход схемы «И 17 нодан Г|ОСто 1Н ый потенциал, на его выходе прн пе )еходе счетчика в нулевое состо ние формируетс  поте1ншал разрешени  на схему «И 17 разр да 7. Втора  и последующие схемы «И /7 вырабатывают мпульс разрешепи  при положепии «О смежного счетчика 15 и нри наличии потенциала разрешени  с предыдущей схемы «И 17. Одновременно импульс с каждой схемы «И 17 подаетс  на схе.му «И 18, на которую нодан потенциал с триггера 13 блока , записи. Если триггер 13 т-го разр да блока / находитс  в состо нии «1, то схема «И 18 этого же разр да будет открыта и тактовый импульс со схемы «И /7 пройдет через нее и ностунит иа выходную схему 10 и далее на триггеры 16 всех разр дов блока / записи, что переведет первый из них в состо ние «О. С другого выхода схемы «И 18 этот импульс попадает на триггер 16 (т4-1)-го разр да, уста11авлива  его в положение «1. В результате будет открыта дл  считывани  цепь четчиков, где ранее был записан интервал между вторым и третьим входными импульами . Далее процесс считывани  протекает аналогичным образом. По окончании считывани  записанной серии игналов на выходе схемы «И 17 последнего азр да формуетс  импульс, подаваемый на лок управлени  и прекращающий поступлеие импульсов тактовой частоты па устройтво . При необходимости через некоторое врем , аранее установленное в блоке управлени , роцесс считывани  может быть повторен. Предмет изобретени  Устройство дл  обработки информации, соержащее блок записи, каждый разр д котоого выполнен на схеме «И и триггере, блок

считывани , разр ды которого содержат последовательно соединенные схемы «И, перва  из которых подключена к схеме «И следующего разр да, а втора  - к триггеру блока записи, входы схем «И которого соединены с блоком управлени , отличающеес  тем, что, с целью повышени  точности записи и осуществлени  неоднократного воспроизведени  информации, в него введен коммутатор, а в каждый разр д блока записи - счетчик и дополнительный триггер, причем входы счетчика подключены к схеме «И, соединенной с дополнительным триггером, и одному из выходов дополнительного триггера, соединенного с блоком управлени , а выходы счетчика каждого разр да подключены к первой схеме «И и входу счетчика последующего разр да блока записи, триггер каждого разр да подключен к дополнительному триггеру последующего разр да, а входы дополнительных триггеров

поразр дно соединены с выходами коммутатора .