SU479077A1 - Устройство дл измерени серии временных интервалов - Google Patents

Description

1

Изобретение относитс  к области радиоэлектроники и, в частности, к устройствам дл  измерени  серии временных интервалов, следующих непосредственно друг за другом.

В известных устройствах нодсчет импульсов эталонной частоты за измер емые отрезки времени происходит поочередно двум  счетчиками с запоминанием результатов измерений в запоминающем устройстве и с последующим их считыванием.

Число разр дов каждого счетчика определ етс  величиной лТ:ииамического диапазона измер емых отрезков времепп и требуемой точностью их измерени .

Цель изобретени  - повышение надежности работы и упрощение устройства.

Это достпгаетс  тем, что старщие разр ды обоих счетчиков выполнены общими и через дополнительную схему «ИЛИ подключены к младшим разр дам обоих счетчиков, количество которых в каждом счетчике определ етс  временем установлени  кода в счетчике н временем записи в запоминающем устройстве, причем цепи считывани  и установки в нуль младших разр дов счетчиков через другие дополнительные схемы «ИЛИ соединены соответственно с цеп ми считывани  и установки в нуль старших разр дов, а выходы заноминающего устройства св заны с установочными входами всех разр дов одного из счетчиков через блок управлени , с которым соединены цепи установки в нуль этого счетчика. Один из выходов заноминающего устройства св зан с запрещающими входами ключа в цепи генератора эталонной частоты н ключа на входе устройства дл  подачи на них сигнала переполнени  счетчика.

На чертеже показана блок-схема устройства дл  измерени  серии временных интервалов.

Устройство содержит генератор 1 импульсов эталонной частоты соединенный с ним ключ 2, схемы «И 3 и 4, соединенные с выходами триггера 5 управлени  и включенные между выходом ключа 2 и входами счетчиков 6 и 7 младших разр дов, цепи формировани  импульсов считывани  и установки в нуль счетчиков , образованные формировател ми 8 и 9 импульсов, соединенными с выходами триггера 5 управлени  н подключенными к схемам 10 и 11 задержки, схемы «И 12 и 13 и «ИЛИ 14, включенные между выходами счетчиков младщих разр дов и входами младших разр дов запоминающего устройства 15, входы старщих разр дов которого через другие схемы «И 16 св заны с выходами счетчика 17 старшнх разр дов, вход которого через схему «ИЛИ 18 соединен с выходами счетчиков младщих разр дов, а его цень установки в нуль св зана через схему «ИЛИ 19 с цеп ми установки в нуль счетчиков младших разр дов , схему «ИЛИ 20, св зывающую выходы формирователей импульсов 8 и 9, соединениых с входами схем «И 12 и 13 и схемами «И 16, блок 21 уиравлеии , подключенный к входу запоминающего устройства и св зывающий кодовые выходы запоминающего устройства с установочными входами счетчика, образованного счетчиками 6 и 7 младших и старших разр дов, а также через схему «ИЛИ 22, св занный с цеп ми установки в нуль этих счетчиков, ключ 23, св зывающий вход устройства 24 с входом триггера управлени  и соединенный с выходом переполнени  запоминающего устройства. Кроме того, выход ключа 23 соединен с блоком управлени  и разрешающим входом ключа 2, запрещающий вход которого соединен с запрещающим входом ключа 23.

Устройство работает следующим образом. В исходном состо нии ключ 2 закрыт, а ключ 23 открыт, счетчики 6, 7 и 17 установлены в нуль, а запоминающее устройство подготовлено к приему кодов из счетчиков, причем кодовые выходы запоминающего устройства с помощью блока управлени  отключены от установочных входов счетчиков 6 и 17 младших и старших разр дов.

Первый импульс измер емой серии временных интервалов с входа устройства 24, пройд  через открытый ключ 23, устанавливает триггер о управлени  в одно из состо ний и открывает ключ 2. С этого момента времени начинаетс  счет импульсов эталонной частоты , которые подаютс  на вход счетчика 6 младших разр дов, если разрешающий потенциал от триггера 5 управлени  подан на схему «И 3, или на вход счетчика 7, если триггер уиравлени  установлен в противоположное состо ние.

После переполнени  счетчика младщих разр дов , импульсы с его выхода через схему «ИЛИ 18 подаютс  на счетчик 17 старших разр дов. Второй импульс измер емой серии, соответствующий концу первого и началу второго временного интервала, переключает триггер уиравлени , в результате чего начинаетс  счет импульсов эталонной частоты другим счетчиком младших разр дов, и из перепада напр жени  на соответствующем выходе триггера управлени  формирователем импульсов 8 или 9 формируетс  импульс считывани . Этот импульс подаетс  на схемы «И 12 или «И 13 и через схему «ИЛИ 20 на схемы «И 16, в результате чего производитс  считывание кодов из счетчика младших разр дов, в котором счет к моменту формировани  импульса считывани  был прекращен, а также из счетчика старших разр дов. Кроме того, второй импульс измер емой серии временных интервалов через блок 21 управлени  подаетс  на запоминающее устройство 15, разреша  запись кода первого измеренного временного интервала .

По окончании считывани  из счетчиков младщего и старшего разр дов сформированный формирователем В или 9 импульс после задержки схемой 10 или И на врем  записи в запоминающем устройстве подаетс  в цепь устаповки в нуль счетчика младших разр дов 5 и через схему «ИЛИ 19 в цепь установки в нуль счетчика старших разр дов.

К моменту окончани  записи кода в запоминающее устройство одии из счетчиков младШ .ИХ разр дов и счетчик старших разр дов

10 оказываютс  установленными в нуль, а в другом счетчике младших разр дов все это врем  идет счет импульсов эталонной частоты. При этом число импульсов эталонной частоты, иоступивших к этому моменту времени в счетчик младших разр дов, не должно превышать величину его емкости.

Измерение всех последующих временных интервалов серии происходит как описано выше.

0 Еслн количество измер емых интервалов превышает емкость запоминающего устройства , с его выхода снимаетс  импульс переполнени , который закрывает ключи 2 и 23, прекраща  измерение всех последующих временных интервалов, благодар  чему исключаетс  возможность повторной записи кодов в уже зап тые. чейки пам ти.

Это особенно важно, когда за измер емой серией временных интервалов следует сери 

0 импульсных помех, которые, действу  на входе , привод т к переполнению запоминающего устройства и в случае отсутстви  ключа 23 и при циклической работе запоминающего устройства - к стираиию записанной ранее ин5 формации.

Считывание информации из запоминающего устройства происходит следующим образом.

По команде из блока 21 управлени  снимаютс  три задержанных импульса. Первый импульс через схему «ИЛИ 22 подаетс  в цепь установки в нуль счетчика 6 младщих разр дов и далее через схему «ИЛИ 19 в цепь установки в нуль счетчика 17 старших разр дов . Следующий за ним импульс устанавливает запоминающее устройство в начальное состо ние. Третий управл ющий импульс производит считывапие первого измеренного интервала , код которого из запоминающего устройства через блок управлени  подаетс  на

0 установочные входы счетчиков 6 и 17.

Код из счетчиков 6 и 17 выводитс  на цифропечать или на индикаторные устройства, после чего осуществл етс  считывание из запоминающего устройства кода следующего

5 временного интервала.

Предмет изобретени 

Устройство дл  измерени  серии временных интервалов, содержащее последовательно

0 соединенные генератор импульсов эталонной частоты и ключ, две схемы «ИЛИ, св занные с двум  счетчиками, выходом ключа и выходами триггера управлени , запоминающее устройство, соединенное через схемы «И и

5 «ИЛИ с выходами счетчиков, цепи формировани  импульсов считывани  и установки в нуль счетчиков, подключенные между выходами триггера управлени  и схемами «И, а также блок управлени , св занный с входом триггера управлени , отличающеес  тем, что, с целью повышени  надежности работы и упрощени  устройства, в него введен третий счетчик, четыре схемы «ИЛИ и две схемы «И, соединенные через элемент «ИЛИ с цепью считывани  и непосредственно соединенные с третьим счетчиком, выходы схем «И св заны с запоминающим устройством , причем, выходы первых двух счетчиков через элемент «ИЛИ соединены с входом третьего счетчика, цепь установки в нуль которого через элемент «ИЛИ соединена с цеп ми установки в нуль первых двух счетчиков, кроме того, установочные входы всех разр дов счетчиков соединены с запоминающим устройством через блок управлени , имеющим св зь с запрещающими входами ключей в цепи генератора эталонной частоты и на входе устройства, и с элементом «ИЛИ в цепи установки в нуль одного из счетчиков.