SU1478126A1 - Устройство дл измерени скорости движени - Google Patents

Abstract

Изобретение относитс  к области измерительной техники и может быть использовано дл  бесконтактного измерени  скорости движени . Цель - повышение точности измерени . Случайные оптические сигналы с транспортным запаздыванием Τ поступают на входы преобразователей 1, 2 изображени  в электрические сигналы, которые формируютс  блоками 3, 4 и поступают на входы Д-триггеров 5,6 и схему И 7. По переднему фронту импульса длительностью Τ на выходе схемы И 7 одновибратором 12 формируетс  импульс сброса в нуль счетчика 18, а по заднему фронту одновибратором 11 - импульс записи содержимого сумматора 19 в регистр пам ти 20. Импульс на выходе схемы И 7 открывает ключ 9 и импульсы от генератора 13 поступают на счетный вход счетчика 18, который формирует код, пропорциональный времени транспортного запаздывани  между входными сигналами Τ. Этот код суммируетс  с кодом с выхода первого регистра пам ти 20 и записываетс  в этот же регистр. После нескольких циклов измерени , количество которых задаетс  делителем 14, происходит запись содержимого регистра 20 в регистр 21, а затем сброс регистра 20. Функциональный преобразователь преобразует код времени транспортного запаздывани  на выходе регистра 21 в частоту, пропорциональную скорости движени , котора  поступает на регистратор 22. 2 ил.

Description

Изобретение относитс  к измерительной технике и может быть использовано , например, дл  бесконтактного измерени  скорости движени  длин- номерных материалов.

Целью изобретени   вл етс  повышение точности измерени  за счет устранени  погрешности измерени ,вызванной операци ми двойного преобра- зовани  информативного сигнала и возможными сбо ми начала или окончани  отсчета временных интервалов.

На фиг.1 представлена функциональна  схема устройства дл  измерени  скорости движени ; на фиг.2 - временные диаграммы сигналов на выходах отдельных элементов.

Устройство дл  измерени  скорости движени  (фиг.1) содержит два преобразовател  1 и 2 оптического изображени  в электрический сигнал, два формировател  3 и 4 импульсов пр моугольной формы, два D-триггера 5 и 6, три схемы И 7-9, три одновиб- ратора 10-12, генератор 13 частоты, делитель 14 числа импульсов, задат - чик 15 коэффициента делени , функциональный преобразователь 16 1/Х, блок 17 управпени  сбросом, счегчик 18 импульсов времени, сумматор 10, регистры 20 и 21 пам ти и регистратор 22. Выход преобразовател  1 изображе ги  в электрический сигнал подключен к входу формироватеп  j импульсов, выход которого соединен с первым входом первой схемы И /, с С-входом второго D-триггера 6 и D-входом первого D-триггера 5, выход которого через первый одновибратор 10 соединен со своим R-входом и первым входом второй схемы И 8. Выход второго преобразовател  2 изображени  в -электрический сигнал соединен с входом формировател  4 импульсов, неинвёртирукнций выход которого соединен с С-входом первого D-триггера 5 и D-входом второго D-триггера 6, выход которого соединен с вторым входом схемы И 7, третий вход которо подключен к инвертирующему выходу формировател  4 импульсов, а выход - к первому входу третьей схемы И 9 и входам второго и третьего одновиб- раторов 11 и 12 соответственно, при- чем выход второго одновибратора 11 соединен с вторым входом схемы И 8, а выход третьего одновибратюра 12 соединен с входом Сброс счетчика

18 импульсов времени, счетный вход которого соединен с выходом схемы И 9, второй вход которой соединен с выходом генератора 13 частоты, который соединен с также с входом задат- чика 15 коэффициента делени , выход которого соединен с входом функционального преобразовател  16 1/X и -с вторым входом блока 17 управлени  сбросом, первый вход которого соединен с выходом делител  14 числа импульсов , который соединен также с входом Запись регистра 21 пам ти и управл ющим входом регистратора 22. Выходы счетчика 18 импульсов времени соединены с соответствующими входами первого слагаемого сумматора 19, а с входами второго слагаемого сумматора 19 соединены соответствующие выходы первого регистра 20 пам ти, информационные входы которого соединены с соответствующими выходами сумматора, а выходы соединены также с соответствующими информационными входами второго регистра 21 пам ти, выходы которого соединены с информационными входами функционального преобразовател  16 1/Х, выход которого соединен с информационным входом регистратора 22. Выход схемы И 8 подключен к входу делител  14 числа импульсов и к входу Запись регистра 20 пам ти, вход Сброс которого подключен к выходу блока 17 управлени  сбросом.

Устройство (фиг.1) работает следующим образом.

На входы преобразователей 1 и 2 изображени  в электрические сигналы поступают случайные оптические сигналы z(t) и z(t+Ј) с транспортным запаздыванием С, которые преобразуют их в электрические сигналы x(t) и x(t+t), подаваемые на входы формирователей 3 и 4. С неинвертирующего выхода формировател  3 импульсы Х1 поступают на D-вход D-триггера 5, С-вход D-триггера 6 и на первый вход схемы И 7, на третий вход которой поступают импульсы Х2 с инвертирующего выхода формировател  4, с неинвертирующего выхода которого импульсы Х2 подаютс  на С-вход D-триггера 5 и на D-вход D-триггера 6. Допустим , что все бистабильные элементы в исходном состо нии на своих пр мых (неинверсных) выходах имеют логические О. Тогда с поступлением на

С-вход D-триггера 5 переднего фронта первого импульса последовательности Х2 импульсов (фиг.2) его состо ние не изменитс , так как на его D-входе (фиг.1) в это врем  присутствует логический О. С поступлением переднего фронта первого импульса последовательности Х1 (фиг.2) на С-вход D-триггера 6 (фиг.1) послед- ний переключитс  в единичное состо ние , так как на его D-входе в этот момент присутствует логическа  1, котора  приложитс  к второму входу схемы И 7, подготовив ее дл  прохож- дени  импульсов, длительность которых равна f. По переднему фронту каждого импульса последовательности УЗ срабатывает одновибратор 12, который формирует короткий импульс, посту- пающий на вход Сброс счетчика 18 импульсов времени. После установки счетчика 18 в исходное состо ние на его счетный вход начнут поступать импульсы времени с выхода генерато- ра 13 частоты через второй вход схемы И 9, на первый вход которой поступает очередной импульс последовательности УЗ. По окончании очередного импульса последовательности УЗ срабатывает одновибратор 11, на выходе которого по вл етс  короткий импульс последовательности У4 (фиг.2) Первый импульс последовательности У4 пройдет на выход схемы И 8, так как к ее первому входу в это врем  прикладываетс  логическа  1. Этот импульс , вход щий в последовательность У7 импульсов, поступает на вход Запись регистра 20 пам ти и на вход делител  14 числа импульсов. По заднему фронту первого импульса последовательности У4 импульсов в регистр 20 пам ти будет произведена запись суммы чисел счетчика 18 и регистра 20 пам ти, который находитс  в исходном состо нии. Отсюда следует, что первое число, записанное с выходов сумматора 19 в регистр 20 пам ти , будет соответствовать числу, записанному в счетчик 18 импульсов времени. Если коэффициент делени  делител  14 числа импульсов отличен от единиц,, то исходное состо ние регистра 21 пам ти не изменитс , а при коэффициенте делени , рапном единице , первый ИМПУЛЬС последовательности У7 импульсоп пройдет на выход делител  14 числа ИМПУЛЬСОВ в проин

JQ 15 20 25 30 - д

5

0

5

картированном виде. По заднему фронту этого импульса в регистр 21 пам ти будет переписано содержимое регистра 20 пам ти и будет подана команда на управл ющий вход регистратора 22 на регистрацию измер емой скорости, равной коэффициенту делени , заданному в виде частоты, поступающей с выхода задатчика 15 коэффициента делени  на тактовый вход функционального преобразовател  16 1/Х, деленного на код числа, поступающего на его информационные входы. Одновременно импульс, поступающий с выхода делител  14 числа импульсов, подаетс  на первый вход блока 17 управлени  сбросом, запуска  его. При этом с выхода задатчика 15 коэффициента делени  через второй вход блока 17 управлени  сбросом на его выход поступают импульсы, число которых необходимо дл  стирани  информации из пам ти регистра 20. Дл  регистров, выполненных например, на микросхемах К155ИР1, необходимо четыре импульса . При поступлении второй пары импульсов последовательности Х1,Х2 на выход схемы И 7 поступит второй импульс последовательности УЗ,длительность которого будет искажена за счет укорочени  импульса, вызванного тем, что интервал между задними фронтами второй пары импульсов последовательностей Х1 и Х2 и передними фронтами третьей па.ры импульсов этих же последовательностей меньше времени транспортного запаздывани  t1 Тем не менее второй импульс последовательности УЗ будет закодирован и записан в счетчик 18 импульсов времени. Однако операци  перезаписи содержимого счетчика 18 в регистр 20 пам ти не будет выполнена, так как очередной импульс последовательности У4 на выход схемы И 8 не пройдет в св зи с тем, что в момент его возникновени  на первом входе схемы И по вл етс  логический О. Это вызвано тем, что передний фронт третьего импульса последовательности Х2 импульсов переключит D-триггер 5 в единичное состо ние. При этом на его выходе по витс  импульс У1, по переднему фронту которого срабатывает первый одновибратор 10, на инвертирующем выходе которого по витс  логический О, который запирает схему И 8 и одновременно производит

сброс D-триггерл 5 по его R-входу. Следует отметить, что длительность импульса отрицательной пол рности на выходе одновибратора 10 должна превышать длительность импульсов, снимаемых с выхода одновибратора 11.Если коэффициент делени  делител  14 числа импульсов равен не единице, а, допустим, двум , то первое число, записанное в регистр 20 пам ти, хранитс  в нем до прохождени  третьего импульса последовательности УЗ импульсов . С поступлением этого импульса по его переднему фронту будет произведен сброс счетчика 18 импульсов , после чего код этого импульса будет записан в счетчик 18. По окончании третьего импульса последовательности УЗ по его заднему фронту формируетс  третий импульс последовательности У4 , который проходит на выход схемы И 8 в проинвертированном виде. По его команде содержимое счетчика 18 импульсов просуммируетс  с содержимым регистра 20 пам ти и запишетс  в этот же регистр. По окончании второго импульса последовательности У7 импульсов содержимое регистра 20 пам ти перепишетс  в регистр 21 пам ти и одновременно на управл ющий вход регистратора 22 поступит команда на регистрацию новой информации о скорости. Кроме того, на первый вход блока 17 управлени  сбросом поступает команда на сброс содержимого регистра 20 пам ти. Следует отметить , что коэффициент делени  делител  14 числа импульсов св зан с коэффициентом делени  задатчика 15 коэффициента делени  обратной зависимостью , так что, изменив коэффициент делени  делител  14 числа импульсов с единицы на два, необходимо вдвое уменьшить коэффициент делени  задатчика 15 коэффициента делени , в противном случае градуировка регистратора 22 будет нарушена. В процессе измерени  целесообразно использовать также временные интервалы равные , ограниченные передними фронтами соответствующих пар импульсов последовательностей Х1 и Х2 импульсов . Однако дл  этого в схему дополнительно вводитс  блок, содержащий два D-триггера, три схемы И,три одновнбратора и три схемы ИЛИ,служащие дл  объединени  сигналов, снимаемых с выходов двух идентичных

блоков. Н-а фиг.1 дополнительный блок не показан с целью упрощени  описани  работы устройства.

Claims (1)

1. Формула изобретени 

   Устройство дл  измерени  скорости движени , содержащее два преоб0 разовател  изображени  в электрический сигнал, два регистра пам ти, две схемы И, счетчик импульсов времени , функциональный преобразователь, задатчик коэффициента делени , выход которого соединен с одним из входов функционального преобразовател ,выход которого соединен с информационным входом регистратора, о т л и- чающеес  тем, что, с целью

   Q повышени  точности измерени , в него введены два формировател  импульсов пр моугольной формы, два D-триггера, три одновибратора, генератор частоты, делитель числа импульсов, блок уп5 равлени  сбросом, сумматор и треть  схема И, а в качестве функционального преобразовател  используетс  управл емый делитель частоты, причем выход первого преобразовател  изображени  соединен с входом первого формировател  импульсов, выход которого соединен с первым входом первой схемы И, С-входом второго D-триггера и D-входом первого D-триггера,выход которого через первый одновибратор соединен со своим R-входом и первым входом второй схемы И, выход второго преобразовател  изображени  соединен с входом второго формировател  импульсов, неинвертирующий выход которого соединен с С-входом первого D-триггера, D-входом второго D-триггера , выход которого соединен с вто- рым входом первой схемы И, третий вход которой соединен с инвертирующим выходом второго формировател  импульсов, а выход - с первым входом третьей схемы И и входами второго и третьего одновибраторов, выход второго одновибратора соединен с вторым входом второй схемы И, а ввгход третьего одновибратора соединен с входом Сброс счетчика импульсов времени, счетный вход которого соединен с выходом третьей схемы И,вто5 рой вход которой соединен с выходом генератора частоты, который соединен также и с входом задатчика коэффициента делени , выходы счетчика им0

   5

   0

   5

   0

   пульсов времени соединены с первыми входами сумматора, а с вторыми входами сумматора соединены соответствующие выходы первого регистра пам ти , информационные входы которого соединены с соответствующими выходами сумматора, а выходы соединены также с соответствующими информационными входами второго регистра пам ти , вход Запись которого подключен к выходу делитап  числа импульсов , который подключен также к

   управл ющему входу регистратора и к первому входу блока управлени  сбросом, второй вход которого подключен к выходу задатчика коэффициента делени , а выход подключен к ВХОДУ Сброс первого регистра пам ти , вход Запись которого и тактовый вход делител  числа импульсов соединены с выходом второй схемы И, выход ; второго регистра пам ти соединены с информационными входами функционапьного преобразовател .