SU1425712A1 - Цифровой интерпол тор - Google Patents
Цифровой интерпол тор Download PDFInfo
- Publication number
- SU1425712A1 SU1425712A1 SU853982900A SU3982900A SU1425712A1 SU 1425712 A1 SU1425712 A1 SU 1425712A1 SU 853982900 A SU853982900 A SU 853982900A SU 3982900 A SU3982900 A SU 3982900A SU 1425712 A1 SU1425712 A1 SU 1425712A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- adder
- output
- input
- interpolator
- synchronization
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
1142571:
Изобретение относитс к вычислительной технике и может быть использовано в информационно-измерительных, и управл ющих системах.
Цель изобретени - повьшение точ- :ности интерпол ции.
На фиг. 1 представлена функциональна схема; на фиг. 2 - временна диаграмма работы интерпол тора. JQ
Интерпол тор содержит блок 1 вычитани , регистр 2, первый 3 и второй 4 накапливающие сумматоры, первый 5, второй 6 I; третий 7 сумматоры, информационные вход 8 и выход 9 интер- 5 пол тора, первый 10, второй 11 и третий 12 входы синхронизации.
Интерпол тор работает следующим образом., (на примере формировани реакции на одиночный импульс, код ам- 20 плитуды которого поступает на вход 8).
В исходном состо нии на выходах регистра 2 и накапливающих .сумматоров 3 и 4 - нулевые коды.25
В момент t, по импульсу С на входе 10 (фиг.26) входной код X, равный а, заноситс в регистр 2 (фиг. 2а), так как на втором входе блока 1 КОД равен нулю. т.е. выходной код ре- 30 гистра 2 X(t, )а. С поступлением, импульса С, н а вход 11 осуществл етс первый цикл суммировани в суммато- ре 3. Ка щому такому циклу соответ- ствует с некоторой задержкой цикл суммировани в сумматоре 4, синхронизируемый импульсами Cji. На выходе сумматора 3 при условии, что выходной код Хд регистра 2 равен а, образуетс р д кодов40
35
а, 2а,
ia,...,та,( 1)
где т - число циклов суммировани . .
На выходе сумматора 5 после, i-ro ,с
. 1
импульса С образуетс код Хд(2)
Выходные .коды сумматора 5 суммируютс в сумматоре 4. При этом образуетс р д кодов
50
О,а
- -т-а,..
1
3.
2 - 2 т(ш+1)
2.
а -- -Э- л 2
(3)
или 1 4 9
« 3 . S
т
, . . . , .
Значение выходного кода сумматора
3возрастает по линейному закону (1) (фиг. 2е, участок 1-2), а сумматора
4- по квадратичному (2) (фиг.2ж).
К
При этом после m 2 циклов суммировани в (k-l)-x младших разр дах сумматора 3 и в (2k-1)-bix младших разр дах сумматора 4 будут нули. Поэтому деление выходных кодов сумматоров 3 и 4 в результате монтажного сдвига на величины 2 , , 2 не приводит к потере информации.
После п-го импульса Cj выходной код с выхода сумматора 7 равен
1
7 (
(5)
где Х, Х - выходные коды накапливающих сумматоров 3 и 4. Если в регистр 2 бып занесен код , то после следующего импульса t в регистр 2 будет занесен код Х, так как входной код в данный момент времени в. рассматриваемом случае равен нулю. С учетом того, что 2 т, а выходные коды сумматоров 3 и 4 после т-го цикла суммировани равны, соот-m
ветственно та и , в момент времени tjj , в регистр 2 заноситс код
vCt- - о Л, . 7 7
га
-2а.
(6)
Следующие за моментом t синхроимпульсы С, последовательно уменьшают содержимое сумматора 3 на две единицы до достижени после т-го цикла суммировани значени кода та (фиг. 2е, участок 2-3). При этом выходной код сумматора 4 после ш циклов принимает такое же значение, какое было на его выходе в момент tg.
В момент tj с выходов сумматоров
3 и 4 поступают коды (-ша) и (---а)
а
соответственно В этот момент времени входной код Хд равен нулю, следовательно , в регистр 2 в соответствии с формулой (5) заноситс код а. Далее содержимое сумматора 3 в каждом цик.п.е последовательно возрастает по линейному закону (фиг. 2е, участок 3-4), а в сумматоре 4 уменьшаетс по квадратичному . В момент времени t. устройство переходит в исходное состо ние , при котором выходные коды регистра 2 и сумматоров 3 и 4 равны нулю. Если входной код и далее будет равен нулю, то устройство будет оставатьс в этом состо нии сколько угодно долго.
Таким образом, цифровой интерпол - о тор имеет импульсную переходную функцию из трех гладко сопр женных отрезков , каждый из которых описьгоаетс квадратичной зависимостью. Следовательно , при периодическом поступлении 15 на вход 9 устройства кодов дискретных отсчетов на выходе цифроаналогового преобразовател 6 сигнал восстанавливаетс методом параболической интерпол ции дискретньк отсчетов. В предлагаемом устройстве повышение точности достигаетс путем снижени методической погрешности, так как интерполирующа крива , в отличие от известного устройства, использует в качестве восстанавливающего полином второй степени. Это позвол ет воспроизводить сигналы, имеющие ограниченную вторую производнуИ с минимальной погрешностью. Кроме того, отсутствие изломов импульсной переходной характеристики значительно улучшает гладкость выходных сигналов интерпол тора , что способствует более нагл дному представлению информации, например, на экране осциллографа или при помощи самопишущего прибора.
I
0US.Z
Claims (1)
- ЦИФРОВОЙ ИНТЕРПОЛЯТОР, содержащий первый сумматор, первый накапливающий сумматор, буферный регистр, блок вычитания, выход которого соединен с информационным входом буферного регистра, выход которого соединен с информационным входом накапливающего сумматора, выход которого соединен с входом первого слагаемого первого сумматора, вход уменьшаемого блока вычитания является празрядным информационным входом интерполятора, входы синхронизации буферного регистра и первого накапливающего сумматора являются первым и вторым входами синхронизации интерпо- лятора соответственно, отличающийся тем, что, с целью повышения точности интерполяции, он содержит второй и третий сумматоры и второй накапливающий сумматор, выход которого является выходом интерполятора> выход (i+2k)-ro разряда второго накапливающего сумматора (i=1,...,п, k = log^m, m = 2* - число циклов суммирования, равное отношению частоты импульсов синхронизации на втором и первом входах синхронизации интерполятора) соединен с входом i-ro разряда первого слагаемого третьего сумматора, выход которого соединен с входом вычитаемого блока вычитания, инверсный выход (i+1)-ro разряда буферного регистра соединен с входом i-ro разряда второго слагаемого первого сумматора, выход которого соединен с информационным входом второго накапливающего сумматора, вход.синхронизации которого является третьим входом синхронизации интерполятора, выходы (i+k+1)-fо и (i+k)-ro разрядов первого накапливающего сумматора соединены с входами i=x разрядов первого и второго слагаемых второго сумматора соответственно.SU ,,. 1425712Фиг!
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853982900A SU1425712A1 (ru) | 1985-12-02 | 1985-12-02 | Цифровой интерпол тор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853982900A SU1425712A1 (ru) | 1985-12-02 | 1985-12-02 | Цифровой интерпол тор |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1425712A1 true SU1425712A1 (ru) | 1988-09-23 |
Family
ID=21207494
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853982900A SU1425712A1 (ru) | 1985-12-02 | 1985-12-02 | Цифровой интерпол тор |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1425712A1 (ru) |
-
1985
- 1985-12-02 SU SU853982900A patent/SU1425712A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР .№ 557370, кл. G 06 F 15/353, 1975. Авторское свидетельство СССР № 1124338, кл. G 06 F 7/30. 1983. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5365468A (en) | Sampling frequency converter | |
US5475628A (en) | Asynchronous digital sample rate converter | |
KR940703634A (ko) | 디지탈 이상(移相)장치(digital phase shifter) | |
SU1425712A1 (ru) | Цифровой интерпол тор | |
KR19980025383A (ko) | 주파수 변환장치 | |
US5043932A (en) | Apparatus having modular interpolation architecture | |
US5410312A (en) | Digital/analog conversion device with two switched latches for simultaneous D/A conversion | |
SU1332519A1 (ru) | Цифровой нерекурсивный фильтр | |
SU1596445A1 (ru) | Цифровой умножитель частоты следовани периодических импульсов | |
JPH11112440A (ja) | サンプリングレートコンバータ | |
SU1649567A1 (ru) | Ассоциативное устройство дл линейной интерпол ции | |
US4994801A (en) | Apparatus adaptable for use in effecting communications between an analog device and a digital device | |
SU1091171A1 (ru) | Цифровое экстраполирующее устройство | |
SU1267621A1 (ru) | Многоканальный преобразователь код-частота | |
SU1039026A1 (ru) | Преобразователь кода в частоту | |
SU1396139A1 (ru) | Суммирующее устройство | |
SU1264315A1 (ru) | Многофазный генератор тактовый | |
US5959862A (en) | Variable-rate data entry control device and control method | |
SU1474629A1 (ru) | Устройство дл вычислени квадратичной функции | |
SU1261111A2 (ru) | Цифровой накопитель (его варианты) | |
SU1101835A1 (ru) | Арифметическое устройство дл быстрого преобразовани Фурье | |
SU1363460A1 (ru) | Устройство дл аналого-цифрового преобразоввани | |
SU434328A1 (ru) | УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ ЧАСТОТЫ В п-РАЗРЯДНЫЙ КОД | |
SU1126945A1 (ru) | Устройство дл ввода информации | |
SU1107293A1 (ru) | Формирователь сложной функции |