KR100459854B1 - 씨피유의 연산 처리 방법 - Google Patents
씨피유의 연산 처리 방법 Download PDFInfo
- Publication number
- KR100459854B1 KR100459854B1 KR10-2000-0080943A KR20000080943A KR100459854B1 KR 100459854 B1 KR100459854 B1 KR 100459854B1 KR 20000080943 A KR20000080943 A KR 20000080943A KR 100459854 B1 KR100459854 B1 KR 100459854B1
- Authority
- KR
- South Korea
- Prior art keywords
- value
- phase difference
- calculating
- counter
- cpu
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/64—Digital differential analysers, i.e. computing devices for differentiation, integration or solving differential or integral equations, using pulses representing increments; Other incremental computing devices for solving difference equations
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
본 발명은 CPU(Central Processing Unit)의 연산 처리 방법에 관한 것으로, 초기 시동 후에 초기 위상차를 설정한 다음 기준 위상차를 연산하고, 각 카운터 값에 대한 위상차를 연산하여 저장하는 제1 단계와; 상기 제1 단계의 수행이 완료되고 카운터를 구동하여 카운터 값에 대한 계산 결과 값을 읽어들인 후에 해당 값에 의한 디지털/아날로그 변환 제어를 수행하는 제2 단계와; 상기 제2 단계의 수행 후에 클럭원의 안정도가 기준에 만족하는가를 판단하여 이에 따라 상기 제2 단계를 반복하여 수행하거나, 이전 출력을 그대로 유지하도록 하는 홀드 오버 모드(Hold over Mode)를 동작하고 종료하는 제3 단계로 이루어진 방법을 제공하는데, 복잡한 상수 계산을 위한 프로그램 작성 시, 연산에 대한 로드(load)가 많이 발생하는 CPU의 수행 능력 저하를 미연에 방지하여 다른 서브루틴의 수행이나 인터럽트 제어 시에 딜레이의 발생을 억제함으로써, 시스템 제어나 계측 분석 시에 많은 오차가 발생되는 것을 방지하는 등의 효과가 있다.
Description
본 발명은 CPU의 연산 처리 방법에 관한 것으로, 특히 디지털 PLL 처리 시에 있어서, 덧셈 및 뺄셈에 비해 처리 시간이 많이 소요되는 곱셈 및 나눗셈 연산에서 연산하고자 하는 결과를 미리 저장하여 놓은 후, 포인트(Point)를 이용하여 저장하여 둔 결과를 읽어들여 연산 시간을 단축하여 처리하도록 하는 CPU의 연산 처리 방법에 관한 것이다.
종래의 기술에 있어서, PLL은 데이터 스트림 내에 속도 조절 정보를 넣어 함께 전송하는 기법이며, 수신 측에서는 수신된 속도 조절 정보에 자신의 로컬 클럭을 고정시킴으로써 신호 요소를 추출하는 것으로, 해당 PLL을 처리하는 방법은 위상차 검출 및 평균 위상차 산출의 효용성을 위해 위상차를 주파수 변이량의 누적치라는 관계를 고려해서 일정 개수의 샘플(Sample)을 종합하여 그 값을 산출하였으며, 그 샘플의 개수는 CPU의 처리 능력에 따라 조절이 가능하다.
즉, 도 1에 도시한 바와 같이, CPU의 성능(Performance)이 좋을수록 기준 클럭의 개수 'X'의 값을 작아지게 함으로써, 더 정밀한 위상 측정이 가능해지게 되는데, 이를 자세히 설명하면 십진수로 'A' 개까지 카운트가 가능한 2진 카운터를 구성하여 그 카운트된 값으로 루프 제어하게 된다. 또한, 도 2에 도시된 바와 같이, 최초의 동기 기준 클럭(F1)이 들어오게 되면, 그 클럭(F1)의 최초 라이징(Rising) 부분에서 카운터를 리셋(Reset)할 수 있는 카운터 리셋 신호(CR)를 이용하여 'A' 개까지 카운트하는 2진 카운터를 리셋하여 카운트를 시작하고, 루프 출력이 라이징하는 포인트에서 카운터 값을 레지스터(미도시)에 저장한다.
이 후, 동기 기준 클럭(F1)을 'X' 개까지 카운트할 수 있는 카운터를 이용하여 동기 기준 클럭(F1)을 'X' 개까지 카운트하면, 판독 포인트를 인에이블(Enable)시켜 그 때의 값을 읽어와 그 전의 레지스터에 저장한 값과 비교하여 루프 제어를 수행하게 된다.
즉, 하기의 수학식 1에서와 같이, 카운터에 의해서 'X' 개 후에 평균 값을 읽어와 해당 평균 값을 바로 앞 단계에서 읽었던 값과 비교하여 보상 값을 곱하거나 나누어 줌으로써, PLL의 기능을 수행하게 된다.
newout = oldout + kp × 256 × newdiff + ki × 256 × 2 × newdiff
여기서, 'oldcw'는 앞 단계의 평균 값이고, 'newcw'는 이번 단계의 평균 값이며, 'newdiff'는 두 평균 값의 차이고, 'newout'는 디지털/아날로그 변환을 제어하는 값이며, 'oldout'는 앞 단계의 제어 값이고, 'kp'는 미분 상수이며, 'ki'는 적분 상수이다.
상기에서와 같이 종래의 기술에 있어서는 평균 값을 일정 주기마다 읽어들여 앞 단계의 값과 비교하여 PLL을 수행함으로써, 일정 주기가 짧아지면 보상 값을 나누거나 곱할 때 많은 시간이 소요되는 문제점이 있다.
또한, 종래의 기술에서는 비트 수가 높거나 수식의 복잡성이 크면 클수록 연산하는 시간도 오래 소요되어 CPU의 수행 능력이 떨어지게 하는 문제점이 있다.
또한, 상기와 같은 CPU의 수행 능력이 저하됨으로써, 다른 서브루틴의 수행이나 인터럽트(Interrupt) 제어 시에 딜레이가 발생하여 시스템 제어나 계측 분석 시에 많은 오차가 발생되는 등의 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 연산하고자 하는 결과를 미리 메모리에 저장하고, 그 저장한 주소를 포인트 값으로 저장하여 놓은 후, 카운터 값에 따라 저장한 결과를 읽어들여 PLL을 수행하게 하는 방법을 제공하는데 그 목적이 있다.
도 1은 종래의 2진 카운터에서의 PLL(Phase Locked Loop) 제어를 위한 타이밍도.
도 2는 종래의 동기 기준 클럭과 카운터 리셋 신호의 관계를 보인 타이밍도.
도 3은 본 발명의 실시 예에 따른 CPU의 연산 처리 방법을 나타낸 순서도.
이와 같은 목적을 달성하기 위한 본 발명 CPU의 연산 처리 방법은, 초기 시동 후에 초기 위상차를 설정한 다음에 기준 위상차를 연산하고, 각 카운터 값에 대한 위상차를 연산하여 저장하는 제1 단계와; 상기 제1 단계의 수행이 완료된 후에 카운터를 구동시켜 카운터 값에 대한 계산 결과 값을 읽어들인 후, 해당 값에 의한 디지털/아날로그 변환 제어를 수행하는 제2 단계와; 상기 제2 단계의 수행이 완료된 후에 클럭원의 안정도가 기준에 만족하는지를 판단하여 이에 따라 상기 제2 단계를 반복하여 수행하거나, 이전 출력을 그대로 유지하도록 하는 홀드 오버 모드를 동작하고 종료하는 제3 단계를 포함하여 이루어진 것을 특징으로 한다.
바람직하게는, 상기 제1 단계는 미리 두 평균 값의 차에 대한 각 적분 상수와 미분 상수에 대한 계산 값을 연산하여 메모리에 저장해 두고, 그 저장한 주소를 포인트 값으로 지정하여 두는 단계를 포함하여 이루어진 것을 특징으로 한다.
이하, 본 발명에 따른 실시 예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
PLL은 특성상 한꺼번에 많은 두 평균 값의 차(newdiff; 정수)가 발생하지 않으므로, 'newdiff'의 값은 어느 특정 범위 안에 있게 되는데, 본 발명은 이런 특성을 이용하여 많은 수식을 계산하지 않고 PLL을 구성하는데 있으며, 만약 'newdiff'가 특정 범위를 벗어나게 되면 PLL 모드는 이전 출력을 그대로 유지하도록 하는 홀드 오버 모드(Hold over Mode)로 바뀌기 때문에 다른 문제는 발생하지 않는다.
도 3은 본 발명의 실시 예에 따른 CPU의 연산 처리 방법을 나타낸 순서도로서, 도 3에 도시한 바와 같이 초기 시동을 수행한 후에(S10), 초기 위상차의 값을 설정한 다음에(S11) 기준 위상차의 값을 연산하고(S12), 각 카운터 값에 대한 위상차의 값을 연산하여 저장하는데(S13), 이는 PLL의 연산식에서 미리 'newdiff'에 대한 각 적분 상수(kp)와 미분 상수(ki)에 대한 계산 값을 연산하여 메모리에 저장해 두고, 해당 저장한 메모리의 주소를 포인트 값으로 지정하여 둔다.
이 후, 카운터를 구동시켜(S14) 카운터 값에 대한 계산 결과 값을 읽어들인 후(S15), 이전에 'newdiff'에 대한 각 'kp'와 'ki'에 대한 값을 저장하여 놓았기 때문에, 계산 결과 값에 해당하는 포인트 값에 따른 번지수의 값을 읽어들여 디지털/아날로그 변환 제어를 수행한다(S16).
상기 동작을 수행한 후에, 클럭원의 안정도가 기준에 만족하는가를 판단하는데(S17), 해당 판단 결과로 만족하였으면 상기 단계(S14 ~ S17)를 반복하여 수행하고, 반면에 만족하지 못하였으면 이전 출력을 그대로 유지하도록 하는 홀드 오버 모드를 동작하고 종료한다(S18).
따라서, 상기 PLL 루틴에서는 하기의 수학식 2에서와 같이 간단하게 덧셈만으로 곱셈을 하는 결과를 나타나게 한다.
여기서, 'kpmsb'는 'kp'에 관한 수식(kp × 256 × newdiff)의 계산치를 저장한 메모리의 값이고, 'kplsb'는 'ki'에 관한 수식(ki × 256 × 2 ×newdiff)의 계산치를 저장한 메모리의 값이다.
이상에서 설명한 바와 같이 본 발명의 실시 예에 따른 CPU의 연산 처리 방법은 복잡한 상수 계산을 위한 프로그램 작성 시 연산에 대한 로드(load)가 많이 발생하는 CPU의 수행 능력 저하를 미연에 방지하여 다른 서브루틴의 수행이나 인터럽트 제어 시에 딜레이가 발생하는 것을 억제함으로써, 시스템 제어나 계측 분석 시에 많은 오차가 발생되는 것을 방지하는 등의 효과가 있다.
Claims (2)
- 초기 시동 후에 초기 위상차를 설정한 다음에 기준 위상차를 연산하고, 각 카운터 값에 대한 위상차를 연산하여 저장하는 제1 단계와;상기 제1 단계의 수행이 완료된 후에 카운터를 구동시켜 카운터 값에 대한 계산 결과 값을 읽어들인 후, 해당 값에 의한 디지털/아날로그 변환 제어를 수행하는 제2 단계와;상기 제2 단계의 수행이 완료된 후에 클럭원의 안정도가 기준에 만족하는지를 판단하여 이에 따라 상기 제2 단계를 반복하여 수행하거나, 이전 출력을 그대로 유지하도록 하는 홀드 오버 모드를 동작하고 종료하는 제3 단계를 포함하여 이루어진 것을 특징으로 하는 씨피유의 연산 처리 방법.
- 제1항에 있어서,상기 제1 단계는 미리 두 평균 값의 차에 대한 각 적분 상수와 미분 상수에 대한 계산 값을 연산하여 메모리에 저장해 두고, 그 저장한 주소를 포인트 값으로 지정하여 두는 단계를 포함하여 이루어진 것을 특징으로 하는 씨피유의 연산 처리 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2000-0080943A KR100459854B1 (ko) | 2000-12-22 | 2000-12-22 | 씨피유의 연산 처리 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2000-0080943A KR100459854B1 (ko) | 2000-12-22 | 2000-12-22 | 씨피유의 연산 처리 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020051570A KR20020051570A (ko) | 2002-06-29 |
KR100459854B1 true KR100459854B1 (ko) | 2004-12-03 |
Family
ID=27685140
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2000-0080943A KR100459854B1 (ko) | 2000-12-22 | 2000-12-22 | 씨피유의 연산 처리 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100459854B1 (ko) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60235203A (ja) * | 1984-05-09 | 1985-11-21 | Nec Corp | 位相同期回路 |
JPH0335617A (ja) * | 1989-06-30 | 1991-02-15 | Fujitsu Ltd | ディジタルpll回路 |
JPH05235756A (ja) * | 1992-02-18 | 1993-09-10 | Nec Corp | ホールドオーバー回路付pll装置 |
US5271040A (en) * | 1991-12-20 | 1993-12-14 | Vlsi Technology, Inc. | Phase detector circuit |
KR970019097A (ko) * | 1995-09-20 | 1997-04-30 | 이데이 노부유끼 | 디지탈카운터 및 디지탈 pll회로 |
KR19980015155U (ko) * | 1996-09-05 | 1998-06-25 | 정장호 | 동기망에서의 동기 추적 장치 |
KR19990053766A (ko) * | 1997-12-24 | 1999-07-15 | 구본준 | 위상동기루프 회로 |
KR20000039129A (ko) * | 1998-12-11 | 2000-07-05 | 서평원 | 디지털 프로세서 위상 고정루프 위상검출 제어방법 및 그 장치 |
-
2000
- 2000-12-22 KR KR10-2000-0080943A patent/KR100459854B1/ko not_active IP Right Cessation
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60235203A (ja) * | 1984-05-09 | 1985-11-21 | Nec Corp | 位相同期回路 |
JPH0335617A (ja) * | 1989-06-30 | 1991-02-15 | Fujitsu Ltd | ディジタルpll回路 |
US5271040A (en) * | 1991-12-20 | 1993-12-14 | Vlsi Technology, Inc. | Phase detector circuit |
JPH05235756A (ja) * | 1992-02-18 | 1993-09-10 | Nec Corp | ホールドオーバー回路付pll装置 |
KR970019097A (ko) * | 1995-09-20 | 1997-04-30 | 이데이 노부유끼 | 디지탈카운터 및 디지탈 pll회로 |
KR19980015155U (ko) * | 1996-09-05 | 1998-06-25 | 정장호 | 동기망에서의 동기 추적 장치 |
KR19990053766A (ko) * | 1997-12-24 | 1999-07-15 | 구본준 | 위상동기루프 회로 |
KR20000039129A (ko) * | 1998-12-11 | 2000-07-05 | 서평원 | 디지털 프로세서 위상 고정루프 위상검출 제어방법 및 그 장치 |
Also Published As
Publication number | Publication date |
---|---|
KR20020051570A (ko) | 2002-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2695373C (en) | Circuit device and method of measuring clock jitter | |
US6038649A (en) | Address generating circuit for block repeat addressing for a pipelined processor | |
US7602875B2 (en) | Sampling rate conversion method and apparatus | |
JPH1049251A (ja) | マイクロコントローラ及びその制御方法 | |
KR20040068971A (ko) | 광대역 주파수 범위에서 펄스 입력 신호의 주파수를 높은정확도로 결정하는 방법 | |
EP1041469A2 (en) | Method and apparatus for extending a resolution of a clock | |
KR100459854B1 (ko) | 씨피유의 연산 처리 방법 | |
JP3297213B2 (ja) | 集積回路シミュレータ及び集積回路のシミュレーション方法 | |
JP2600598B2 (ja) | パルス幅判別回路 | |
EP0689294A1 (en) | Digital PLL circuit | |
US7131087B2 (en) | Multi-cycle path analyzing method | |
US20150145580A1 (en) | Apparatus for controlling semiconductor chip characteristics | |
JPH0534474A (ja) | 計測タイマ装置 | |
US6342849B1 (en) | Method and apparatus for peak detection of an analog signal | |
EP2884351B1 (en) | Sensor signal acquisition data | |
JPH11112440A (ja) | サンプリングレートコンバータ | |
JP3017504B2 (ja) | 論理回路シミユレーシヨン用期待値抽出方法 | |
US7016798B2 (en) | Method of extract gate delay parameter in high frequency circuits | |
JP2000059206A (ja) | パルス入力回路におけるパルスカウント方式 | |
JPH0738630B2 (ja) | デジタルパターンデコーダおよびデコード方法 | |
JP3502019B2 (ja) | 通信システムおよび中継ノード | |
KR100809801B1 (ko) | 위상동기루프의 홀드오버 처리 방법 | |
SU1256099A1 (ru) | Устройство дл контрол блоков пам ти | |
JPH07230447A (ja) | 速度可変データ入力制御装置 | |
KR960030165A (ko) | 브이씨알(vcr)의 캡스턴 위상 제어 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121015 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20131016 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |