JP3502019B2 - 通信システムおよび中継ノード - Google Patents

通信システムおよび中継ノード

Info

Publication number
JP3502019B2
JP3502019B2 JP2000178649A JP2000178649A JP3502019B2 JP 3502019 B2 JP3502019 B2 JP 3502019B2 JP 2000178649 A JP2000178649 A JP 2000178649A JP 2000178649 A JP2000178649 A JP 2000178649A JP 3502019 B2 JP3502019 B2 JP 3502019B2
Authority
JP
Japan
Prior art keywords
cycle timing
timing
signal
reproduction
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000178649A
Other languages
English (en)
Other versions
JP2001358580A (ja
Inventor
健治 川合
修 石田
晴彦 市野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2000178649A priority Critical patent/JP3502019B2/ja
Publication of JP2001358580A publication Critical patent/JP2001358580A/ja
Application granted granted Critical
Publication of JP3502019B2 publication Critical patent/JP3502019B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】
【0001】
【発明が属する技術分野】本発明は、データ信号を通信
しない期間に周期信号を通信する通信システムに使用さ
れ、特に、データ信号を通信しない期間の不定期性によ
って生じる周期信号のジッタを取り除くとともに、伝送
中の符号誤りや伝送路故障によって消失した周期信号を
補完する技術に関する。
【0002】
【従来の技術】図21は、従来のPLL(Phase Locked
Loop)技術によって実現された周期タイミング再生装置
の例である。従来の技術によって実現された周期タイミ
ングの再生装置は、位相比較部30、低周波通過フィル
タ部31、周波数可変制御型発振部32から構成され
る。位相比較部30は、受信周期タイミングと、再生周
期タイミングとの位相を比較し、その位相差に応じた信
号である位相比較信号を出力する。低周波通過フィルタ
部31は、位相比較信号のうち、低周波成分のみを通過
させ周波数制御信号として出力する。周波数可変制御型
発振部32は、再生周期タイミングを生成する。また、
周波数制御信号に応じて、再生周期タイミングの周波数
を変化させる。各部は、周囲からのノイズの影響を受け
やすく各部を構成する部品の精度が要求されるアナログ
回路、もしくは、アナログ回路に相当する動作を複雑か
つ大規模なディジタル回路によって構成する必要があ
る。
【0003】
【発明が解決しようとする課題】従来の技術によって実
現された周期タイミングの再生装置は、通常、周波数可
変制御型発振部32の発振周波数を徐々に変化させるこ
とによって、受信周期タイミングと再生周期タイミング
との位相差を縮める動作を行う。これにより、受信周期
タイミングの位相変動に対して、再生周期タイミングの
位相を即座に追随させることができない。また、低周波
通過フィルタ部31について、通常遮断していた高周波
成分を通過させることによって応答速度の改善が可能で
あるが、受信周期タイミングのジッタを取り除くことが
できなくなる。したがって、従来の技術によって実現さ
れた周期タイミングの再生装置は、再生周期タイミング
の位相変動への高速な応答が求められる場合には用いる
ことはできない。
【0004】このように、従来の技術は、周期タイミン
グ再生装置を実現するために、ノイズの影響を受けやす
く設計が困難なアナログ回路、または、複雑で大規模な
ディジタル回路を必要としていたため、装置の設計およ
び製造費用が高いという問題点があった。また、受信周
期タイミングの位相変動に対して、再生周期タイミング
の位相を即座に追随させる必要がある場合に、これを適
用することができなかった。
【0005】本発明は、このような背景に行われたもの
であって、小規模で設計が容易な回路の組み合わせによ
って、受信周期タイミングの位相変動に対して再生周期
タイミングの位相を即座に追随可能であり、ジッタの影
響を除去することができる周期タイミング再生装置およ
び方法を提供することを目的とする。
【0006】
【課題を解決するための手段】本発明の周期タイミング
再生装置は、受信周期タイミングの入力時刻と、再生周
期タイミングの生成時刻との時間差に応じて、再生周期
タイミングの初期化を行う。すなわち、周期T0での再
生周期タイミングの生成と、生成した再生周期タイミン
グと受信周期タイミングとの時間差の判定と、判定結果
に応じた再生周期タイミングの生成の初期化の組み合わ
せによって実現される。
【0007】これらは、各々、小規模かつ設計が容易な
ディジタル回路によって実現可能である。また、再生周
期タイミングの生成時刻との時間差によって、ジッタに
よって生じた位相変動であるか、高速な応答が要求され
る本来の位相変動であるかを判別することが可能であ
る。このため、再生周期タイミングの生成時刻との時間
差から本来の位相変動であると判断したときに再生周期
タイミングの生成の初期化を行うことによって、受信周
期タイミングのジッタの除去と、位相変動への高速応答
とを、両立させることが可能となる。
【0008】すなわち、本発明の第一の観点は、入力さ
れた周期Tiの受信周期タイミングを再生して周期T0
の再生周期タイミングとして出力するタイミング再生手
段を備えた周期タイミング再生装置である。
【0009】ここで、本発明の特徴とするところは、周
期Tiの受信周期タイミングの入力時刻tiと周期T0
の再生周期タイミングの出力時刻t0との時間差(ti
−t0)のとり得る値の範囲が複数の領域に分割され、
前記再生周期タイミングの補正値がこの複数の領域毎に
それぞれ設定され、前記タイミング再生手段は、前記時
間差の値が含まれる前記領域を特定する手段と、この特
定された領域に設定された前記補正値にしたがって前記
再生周期タイミングを補正する手段とを備えたところに
ある。
【0010】これにより、小規模で設計が容易な回路の
組み合わせによって、受信周期タイミングの位相変動に
対して再生周期タイミングの位相を即座に追随させるこ
とができる。
【0011】前記複数の領域の一部には、前記補正値が
“0”(補正を行わない)の領域が設けられ、前記受信
周期タイミングのジッタに相当する前記時間差の値が当
該領域に含まれるように設定されることが望ましい。
【0012】このように、補正を行う対象から除外した
いジッタ等による位相変動については、このジッタ等に
よる位相変動によって生じる前記時間差の値が常時、ほ
ぼ一定の値をとる場合には、その値が含まれる領域につ
いては、これを前記補正値が“0”の領域とし、補正を
行わない領域とすることができる。これにより、不必要
な補正動作を回避し、効率の良い周期タイミング再生を
行うことができる。
【0013】前記時間差の値が同一領域に継続して含ま
れる時間を計測する手段と、この計測された時間の長さ
にしたがって前記補正する手段に補正の実行開始を指示
する手段とを備えることもできる。
【0014】このように、補正を即座に実行せず、所定
時間、前記時間差のとる値が同じ値をとり続けた場合に
補正を実行することにより、不必要な補正あるいは誤っ
た補正を回避することもできる。
【0015】本発明の第二の観点は、所定のハードウェ
アと、このハードウェアにインストールされた所定の基
本ソフトウェアとを備えたコンピュータ装置に、さらに
インストールすることによりそのコンピュータ装置を本
発明の周期タイミング再生装置に相応する装置とするソ
フトウェアが記録された記録媒体である。
【0016】本発明の第三の観点は、入力された周期T
iの受信周期タイミングを再生して周期T0の再生周期
タイミングとして出力する周期タイミング再生方法であ
る。
【0017】ここで、本発明の特徴とするところは、周
期Tiの受信周期タイミングの入力時刻tiと周期T0
の再生周期タイミングの出力時刻t0との時間差(ti
−t0)のとり得る値の範囲を複数の領域に分割し、前
記再生周期タイミングの補正値をこの複数の領域毎にそ
れぞれ設定し、前記時間差の値が含まれる前記領域を特
定してこの特定された領域に設定された前記補正値にし
たがって前記再生周期タイミングを補正するところにあ
る。
【0018】前記複数の領域の一部には、前記補正値が
“0”の領域が設けられ、前記受信周期タイミングのジ
ッタに相当する前記時間差が当該領域に含まれるように
設定されることが望ましい。
【0019】前記時間差の値が同一領域に継続して含ま
れる時間を計測し、この計測された時間の長さにしたが
って補正の実行開始を指示することもできる。
【0020】
【発明の実施の形態】本発明実施例の周期タイミング再
生装置を図1を参照して説明する。図1は本発明実施例
の周期タイミング再生装置のブロック構成図である。
【0021】本発明は、図1に示すように、入力された
周期Tiの受信周期タイミングを再生して周期T0の再
生周期タイミングとして出力する周期タイミング再生部
1を備えた周期タイミング再生装置である。
【0022】ここで、本発明の特徴とするところは、周
期Tiの受信周期タイミングの入力時刻tiと周期T0
の再生周期タイミングの出力時刻t0との時間差(ti
−t0)のとり得る値の範囲が複数の領域に分割され、
前記再生周期タイミングの補正値がこの複数の領域毎に
それぞれ設定され、周期タイミング再生部1は、前記時
間差の値が含まれる前記領域を特定するために設けられ
たリセット機能付き時計2と、この特定された領域に設
定された前記補正値にしたがって前記再生周期タイミン
グを補正することを特徴とする。
【0023】前記複数の領域の一部には、前記補正値が
“0”の領域である継続範囲が設けられ、前記受信周期
タイミングのジッタに相当する前記時間差の値が当該継
続範囲に含まれるように設定される。
【0024】また、図11に示すように、前記時間差の
値が同一領域に継続して含まれる時間を計測する保護段
数カウンタ16を備え、この計測された時間の長さにし
たがって周期タイミング再生部1に補正の実行開始を指
示することもできる。
【0025】所定のハードウェアと、このハードウェア
にインストールされた所定の基本ソフトウェアとを備え
たコンピュータ装置に、さらにインストールすることに
よりそのコンピュータ装置を本発明の周期タイミング再
生装置に相応する装置とするソフトウェアが記録された
記録媒体によりコンピュータ装置に前記ソフトウェアを
インストールすることによって本発明の周期タイミング
再生装置を実現する。以下では、本発明実施例をさらに
詳細に説明する。
【0026】(第一実施例)本発明第一実施例を図1〜
図3を参照して説明する。図2は第一実施例の動作を説
明するためのフローチャートである。図3は第一実施例
の動作を説明するためのタイムチャートである。第一実
施例の周期タイミング再生装置は、リセット機能付き時
計2と、周期タイミング再生部1から構成される。リセ
ット機能付き時計2は、最後にリセットが行われたとき
からの時間を計測し出力する。周期タイミング再生部1
は、リセット機能付き時計2に対するリセットと時刻の
読取を、図2に示すフローチャートにしたがって動作す
ることにより、受信周期タイミングを再生して再生周期
タイミングとして出力する。図3は、図2に示したフロ
ーチャートにしたがって動作したときの、受信周期タイ
ミングならびに再生周期タイミングのタイムチャートの
例である。図3の〇印は、ti−t0が継続範囲にある
ことを示す。
【0027】図2に示すフローチャートについて説明す
る。まず、本装置が始動する場合には、からスタート
し、リセット機能付き時計2のリセットと再生周期タイ
ミングの出力を行う。以後、受信周期タイミングの入力
があるまでは、周期T0で再生周期タイミングを出力す
る。なお、受信周期タイミングの周期はTiであり、受
信周期タイミングを再生するためには、T0とTiは一
致することが望ましいが、ここでは、リセット機能付き
時計2によって時間Tiを計測する場合に誤差が生じる
ので、誤差を許容した周期としてT0と記述している。
【0028】受信周期タイミングが入力されたとき、そ
の時刻tiをリセット機能付き時計2から読み取る。次
に、その直前に再生周期タイミングを生成および出力し
た時刻t0からの時間(ti−t0)が、初期化範囲#
1〜#Mに該当するかどうか判定する。再生周期タイミ
ングを生成および出力すると同時にリセット機能付き時
計2をリセットしているため、リセット機能付き時計2
から読み取った時刻tiは時間(ti−t0)に一致す
る。
【0029】時間(ti−t0)が初期化範囲#jに該
当するときは、受信周期タイミングが入力されてから所
定の時間djが経過するまで待って、リセット機能付き
時計2をリセットする。時間(ti−t0)が初期化範
囲#1〜#Mのいずれにも該当しない場合は、時間(t
i−t0)は継続範囲に該当していると判断して、次の
受信周期タイミングの入力があるまでは、継続して周期
T0で再生周期タイミングを出力する。このように、簡
易な装置構成とフローによって本発明を実施可能であ
る。
【0030】図3では、時間(ti−t0)が継続範囲
に該当したため周期T0の再生周期タイミングを継続し
て生成および出力した後に、時間(ti−t0)が所定
の初期化範囲#1に該当したため時刻(ti+d1)を
基準として、周期T0の再生周期タイミングを継続して
生成および出力する初期化#1のタイムチャートの例を
示している。継続範囲、初期化範囲は、必ずしも1つの
連続した範囲とは限らない。本実施例での継続範囲は、
図3に示すように、2つの範囲から構成される。
【0031】受信周期タイミングの周期Tiと再生周期
タイミングの周期T0の一致が保証されている場合に
は、初期化範囲の個数Mを1以上とする必要がある。例
えば、時間(ti−t0)が初期化範囲#1となった場
合に、本来の位相変動が発生したと判定する。
【0032】また、受信周期タイミングTiと再生周期
タイミングT0の一致が保証されていない場合、かつ、
Ti≦T0もしくはTi≧T0が保証されている場合
は、初期化範囲の個数Mを2以上とする必要がある。例
えば、(ti−t0)が初期化範囲#1となった場合に
は、受信周期タイミングTiと再生周期タイミングT0
との差によって位相変動が生じたと判定し、(ti−t
0)が初期化範囲#2となった場合には、本来の位相変
動が発生したと判定する。
【0033】さらに、TiとT0の一致が保証されてい
ない場合で、TiとT0の大小関係も保証されていない
場合には、初期化範囲の個数Mを3以上とする必要があ
る。例えば、(ti−t0)が初期化範囲#1または初
期化範囲#2となった場合に、受信周期タイミングTi
と再生周期タイミングT0との差によって位相変動が生
じたと判定し、(ti−t0)が初期化範囲#3となっ
た場合には、本来の位相変動が発生したと判定する。
【0034】(第二実施例)本発明第二実施例を図4〜
図10を参照して説明する。図4は第二実施例の周期タ
イミング再生装置のブロック構成図である。図5は第二
実施例のカウンタ部の構成例を示す図である。図6は第
二実施例の時間差判定部の構成例を示す図である。図7
は時間差が継続範囲にあるときの動作を示すタイムチャ
ートである。図8は時間差が初期化範囲#1にあるとき
の動作を示すタイムチャートである。図9は時間差が初
期化範囲#2にあるときの動作を示すタイムチャートで
ある。図10は時間差が初期化範囲#3にあるときの動
作を示すタイムチャートである。
【0035】第二実施例では、受信周期タイミングTi
と再生周期タイミングT0の関係について、TiとT0
の一致が保証されておらずTiとT0の大小関係も保証
されていない場合に対応し、初期化範囲の個数Mを3と
している。
【0036】図4に示すように、第二実施例の周期タイ
ミング再生装置は、クロック発生部15、カウンタ部1
4、カウンタ初期化部12、タイミング生成部13、時
間差判定部11から構成される。
【0037】クロック発生部15は、時間T0にN個の
クロックを発生する。カウンタ部14は、クロックをカ
ウントし、0からN−1までのカウント値を出力する。
N−1のカウント値を示すときに1つのクロックを入力
した場合は、カウント値は0に戻る。カウンタ初期化部
12は、判定信号#1〜#3を受けて、初期化信号をカ
ウンタ部14に出力する。カウンタ部14のカウンタ値
は、初期化信号の入力によって初期化信号が示す初期値
#1に初期化される。初期値#1への初期化後は、カウ
ンタ部14へのクロック入力によって、1+1,1+
2,… とカウント値が増加する。タイミング生成部1
3は、カウンタ値を受けて、再生周期タイミングと、判
定用信号#1〜#3を出力する。判定用信号#jがHの
ときに受信周期タイミングが本装置に入力された場合に
は、(ti−t0)が初期化範囲に該当する。この判断
を時間差判定部11において行い、その結果を判定信号
#1〜#3として出力する。
【0038】図5はカウンタ部14の構成例であり、n
(N=2)個のクリア&プリセット付きT−FFから
構成される。各T−FFのクリア・プリセット端子に所
定の入力を行うことによって、カウンタ部14を所定の
カウンタ値に初期化可能である。
【0039】図6は、時間差判定部11の構成例であ
る。受信周期タイミングと、判定用信号#1〜#3との
ANDによって、判定信号#1〜#3を生成する。この
ように、カウンタ部14、タイミング生成部13、時間
差判定部11は、簡易な回路構成によって実現可能であ
る。また、タイミング生成部13についても、カウンタ
値から再生周期タイミングと判定用信号#1〜#3の4
つの信号を生成するのみであるので、簡易な回路構成に
よって実現可能である。カウンタ初期化部12について
も、少数のインバータで実現可能である。クロック発生
部15には、周波数がN/T0の発振器を用いる。この
ように、簡易な装置構成によって本発明を実施可能であ
る。
【0040】図7は、(ti−t0)が継続範囲にある
(初期化範囲#1〜#3のいずれにも該当しない)場合
の各信号のタイムチャートである。図7の(1)は「時
間差判定部11において、初期化範囲#1〜#3のどれ
にも該当しないと判定し、判定信号#1〜#3を出力し
ない」、図7の(2)は「カウンタ初期化部12は初期
化信号を出力しない」、図7の(3)は「カウンタ部1
4は初期化されない(動作を継続)」、図7の(4)は
「カウンタ部14が初期化されないため、継続して周期
T0で再生周期タイミングを出力」の各状態を示す。図
8が初期化範囲#1に該当する場合の各信号のタイムチ
ャートである。図8の(1)は「時間差判定部11にお
いて、判定用信号#1がHのときに受信周期タイミング
が入力されたので、ti−t0が初期化範囲#1にある
と判定し、判定信号#1を出力」、図8の(2)は「カ
ウンタ初期化部12において、判定信号#1を受けて、
カウンタ部14のカウンタ値をA+αに初期化する(初
期化#1)のための、初期化信号を出力」、図8の
(3)は「カウンタ部14において、カウンタ値がA+
αに初期化」、図8の(4)は「カウンタ部14の初期
化によって、判定用信号#1の出力が変化」、図8の
(5)は「カウンタ部14の初期化によって、時刻ti
+d1に再生周期タイミングを出力(初期化されていな
い場合は時刻t0+T0に出力される)」の各状態を示
す。図9は、(ti−t0)が初期化範囲#2に該当す
る場合の各信号のタイムチャートである。図9の(1)
は「時間差判定部11において、判定用信号#2がHの
ときに受信周期タイミングが入力されたので、ti−t
0が初期化範囲#2にあると判定し、判定信号#2を出
力」、図9の(2)は「カウンタ初期化部12におい
て、判定信号#2を受けて、カウンタ部14のカウンタ
値をB−αに初期化する(初期化#2)ための、初期化
信号を出力」、図9の(3)は「カウンタ部14におい
て、カウンタ値がB−αに初期化」、図9の(4)は
「カウンタ部14の初期化によって、判定用信号#2の
出力が変化」、図9の(5)は「カウンタ部14の初期
化によって、時刻ti+d2に再生周期タイミングを出
力(初期化されない場合は時刻t0+T0に出力され
る)」の各状態を示す。図10は、(ti−t0)が初
期化範囲#3に該当する場合の各信号のタイムチャート
である。図10の(1)は「時間差判定部11におい
て、判定用信号#3がHのときに受信周期タイミングが
入力されたので、ti−t0が初期化範囲#3にあると
判定し、判定信号#3を出力」、図10の(2)は「カ
ウンタ初期化部12において、判定信号#3を受けて、
カウンタ部14のカウンタ値を(A+B)/2に初期化
する(初期化#3)ための、初期化信号を出力」、図1
0の(3)は「カウンタ部14においてカウンタ値が
(A+B)/2に初期化」、図10の(4)は「カウン
タ部14の初期化によって、判定用信号#3の出力が変
化」、図10の(5)は「カウンタ部14の初期化によ
って、時刻ti+d3に再生周期タイミングを出力(初
期化されてない場合は時刻t0+T0に出力される)」
の各状態を示す。
【0041】(ti−t0)が継続範囲にある場合は、
カウンタ部の初期化は行われず、継続して周期T0の再
生周期タイミングを出力する。この状態は、受信周期タ
イミングのジッタによってのみ位相変動がある場合に相
当する。継続範囲をジッタの時間幅よりも大きく設定す
ることによって、ジッタによって生じる小幅の位相変動
によって、カウンタ部14は初期化されないため、再生
周期タイミングは、受信周期タイミングのジッタに影響
を受けず、周期T0で出力する。これにより、ジッタの
除去が可能となる。
【0042】(ti−t0)が初期化範囲#1にある場
合は、カウンタ部14に初期化#1を施す。この状態
は、主にTi<T0となったときに生じる。この場合、
TiとT0の差を補正するために再生周期タイミングの
位相を変化させる。(ti−t0)が初期化範囲#2に
ある場合は、主にTi>T0となったときに生じる。こ
の場合も、TiとT0の差を補正するために再生周期タ
イミングの位相を変化させる。(ti−t0)が初期化
範囲#3にある状態は、ジッタや周期差によってではな
く、受信周期タイミングに本来の位相変動によって発生
する。このときは、受信周期タイミングの位相変動に対
して再生周期タイミングの位相を即座に追随するため
に、再生周期タイミングの位相を変化させる。このよう
に、本発明を適用した周期タイミング再生装置では、受
信周期タイミングのジッタの除去と、位相変動への高速
応答とを、両立させることが可能である。
【0043】(第三実施例)本発明第三実施例の周期タ
イミング再生装置を図11および図12を参照して説明
する。図11は第三実施例の時間差判定部の構成例を示
す図である。図12は第三実施例の周期タイミング再生
装置の動作を説明するためのタイムチャートである。図
12の(1)は「時間差判定部11において、4回連続
して判定用信号#3がHのときに受信周期タイミングが
入力されたので、判定信号#3を出力」、図12の
(2)は「カウンタ初期化部12において、判定信号#
3を受けて、初期化#3のための、初期化信号を出
力」、図12の(3)は「カウンタ部14において初期
化#3を実施」の各状態を示す。
【0044】第二実施例のカウンタ部14の初期化で
は、誤った受信周期タイミングの入力によって、誤った
再生周期タイミングの初期化が行われる可能性がある。
そこでこのような問題が発生しないように、第三実施例
では保護機能を設けた。
【0045】図11は、時間差判定部11の構成例であ
る。その他の装置構成は第二実施例と同じである。第二
実施例の時間差判定部11との違いは、初期化範囲#3
に対して4段の保護を行うための回路を付加した点であ
る。このときの初期化範囲#3のタイムチャートを、図
12に示す。(ti−t0)が4回連続して初期化範囲
#3になるときに、初期化#3を行う。
【0046】(第四実施例)本発明第四実施例を図13
〜図17を参照して説明する。図13は第四実施例を適
用した通信システムの全体構成図である。第四実施例で
は、図13に示すように、送信ノードから1個以上の中
継ノードを介して受信ノードに到達する通信路を有する
通信システムに本発明の周期タイミング再生装置を適用
した例を示す。この通信路を通じて、送信ノードから受
信ノードに、データ信号を送信する。
【0047】また、送信ノードは、データ信号を送信し
ていない期間に、周期Tの各周期内に1つの周期信号
を、通信路を通じて、受信ノードに向けて送信する。各
中継ノードは、周期信号を受信し、周期信号の受信周期
タイミングを再生周期タイミングとして再生し、再生周
期タイミングに合わせて、データ信号を送信していない
周期信号を送信可能な期間中に、周期信号を、通信路を
通じて、受信ノードに向けて送信する。受信ノードは、
周期信号を受信する。
【0048】図14は中継ノードの構成例を示す。中継
ノードは、周期信号読取部17と、周期信号書込み部1
8と、周期信号処理部20と、周期タイミング再生装置
19から構成される。周期信号読取部17は、中継ノー
ドの受信信号に含まれる周期信号を読取り、受信周期タ
イミングと読取信号を出力するとともに、受信信号から
周期信号を消去して中継信号として出力する。周期信号
書込み部18は、再生周期タイミングに合わせて、周期
信号を中継信号に書き込む。周期信号処理部20は、読
み取った周期信号に含まれる各種情報(通信システムを
管理するために用いられる制御情報等)を処理するとと
もに、次段の中継ノードに送信する周期信号を生成す
る。周期タイミング再生装置19は、第二実施例で示し
た周期タイミング再生装置である。
【0049】図15は、中継ノードの受信信号、中継信
号再生周期タイミング、送信信号のタイムチャートの例
を示す。中継言号は受信信号から周期信号が消去された
信号であり、また、再生周期タイミングが出力された
後、中継信号からデータ信号が途切れた期間中に、周期
信号が書き込まれる。
【0050】図16は、周期タイミング装置が行う判定
用信号#1〜#3ならびに再生周期タイミングの生成方
法を示す。図17は、周期タイミング再生装置の動作を
示すタイムチャートの例である。このように、本発明を
適用した周期タイミング再生装置は、通信システムの中
継ノードにおいて、周期信号を再生する(伝送中の符号
誤りや伝送路故障によって消失した周期信号を補完す
る)とともに、時間的にゆらぎのある周期信号の受信タ
イミングから、時間的ゆらぎ(ジッタ)を取り除く、機
能を実現している。
【0051】(第五実施例)本発明第五実施例を図18
〜図20を参照して説明する。第五実施例は、第四実施
例の通信システムに対して周期信号と併せて制御信号を
通信するように変更を行った例である。この通信システ
ムでは、周期信号同様に制御信号が周期的にデータ信号
を通信していない期間に通信される。図18は、中継ノ
ードの構成例を示す。図19は、中継ノード内の副信号
のタイムチャートの例を示す。周期信号が消失した場合
に備えて、制御信号の書き込み禁止期間を設ける。この
ようにすることによって、周期信号が消失した場合に、
制御信号がどの周期に属するかを判定できる。なお、書
込み禁止期間を設けずに、1周期の間に、複数個の周期
信号を通信し、その消失を防ぐことも可能である。図2
0は、周期タイミング再生装置の動作を示すタイムチャ
ートの例である。
【0052】
【発明の効果】以上説明したように、本発明によれば、
周期タイミング再生装置を小規模かつ設計が容易なディ
ジタル回路のみによって実現することができる。また、
再生周期タイミングの生成時刻との時間差によって、ジ
ッタによって生じた位相変動であるか、高速な応答が要
求される本来の位相変動であるかを判定し、再生周期タ
イミングの生成時刻との時間差から本来の位相変動であ
ると判断したときに再生周期タイミングの生成の初期化
を行うことができる。
【0053】これにより、小規模で設計が容易な回路の
組み合わせによって、受信周期タイミングのジッタの除
去と受信周期タイミングの位相変動に対して再生周期タ
イミングの位相を即座に追随可能であり、ジッタの影響
を除去することができる周期タイミング再生装置および
方法を実現することができる。
【図面の簡単な説明】
【図1】本発明第一実施例の周期タイミング再生装置の
ブロック構成図。
【図2】本発明第一実施例の動作を説明するためのフロ
ーチャート。
【図3】本発明第一実施例の動作を説明するためのタイ
ムチャート。
【図4】本発明第二実施例の周期タイミング再生装置の
ブロック構成図。
【図5】本発明第二実施例のカウンタ部の構成例を示す
図。
【図6】本発明第二実施例の時間差判定部の構成例を示
す図。
【図7】本発明第二実施例の時間差が継続範囲にあると
きの動作を示すタイムチャート。
【図8】本発明第二実施例の時間差が初期化範囲#1に
あるときの動作を示すタイムチャート。
【図9】本発明第二実施例の時間差が初期化範囲#2に
あるときの動作を示すタイムチャート。
【図10】本発明第二実施例の時間差が初期化範囲#3
にあるときの動作を示すタイムチャート。
【図11】本発明第三実施例の時間差判定部の構成例を
示す図。
【図12】本発明第三実施例の周期タイミング再生装置
の動作を説明するためのタイムチャート。
【図13】本発明第四実施例を適用した通信システムの
全体構成図。
【図14】本発明第四実施例の中継ノードの構成例を示
す図。
【図15】本発明第四実施例の中継ノードの受信信号、
中継信号再生周期タイミング、送信信号のタイムチャー
トの例を示す図。
【図16】本発明第四実施例の周期タイミング装置が行
う判定用信号#1〜#3ならびに再生周期タイミングの
生成方法を示す図。
【図17】本発明第四実施例の周期タイミング再生装置
の動作を示すタイムチャートを示す図。
【図18】本発明第五実施例の中継ノードの構成例を示
す図。
【図19】本発明第五実施例の中継ノード内の副信号の
タイムチャートの例を示す図。
【図20】本発明第五実施例の周期タイミング再生装置
の動作を示すタイムチャート。
【図21】従来のPLL技術によって実現された周期タ
イミング再生装置のブロック構成図。
【符号の説明】
1 周期タイミング再生部 2 リセット機能付き時計 11 時間差判定部 12 カウンタ初期化部 13 タイミング生成部 14 カウンタ部 15 クロック発生部 16 保護段数カウンタ 17 周期信号読取部 18 周期信号書込み部 19 周期タイミング再生装置 20 周期信号処理部 21 周期信号・制御信号読取部 22 周期信号・制御信号書込み部 23 周期信号・制御信号処理部 30 位相比較部 31 低周波通過フィルタ部 32 周波数可変制御型発振部
フロントページの続き (56)参考文献 特開 平6−14016(JP,A) 特開 平7−297708(JP,A) (58)調査した分野(Int.Cl.7,DB名) H04L 7/033 H03L 7/06

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項1】 送信ノードから1個以上の中継ノードを
    介して受信ノードに到達する通信路を備え、前記通信路
    を通して前記送信ノードから前記受信ノードにデータ信
    号を送信する通信システムにおいて、 前記送信ノードは、前記データ信号を送信していない期
    間に、所定の周期内に一つの周期信号を前記通信路を通
    して前記受信ノードに送信する手段を備え、 前記中継ノードは、前記周期信号を受信して前記周期信
    号の受信周期タイミングを再生周期タイミングとして再
    生する周期タイミング再生手段と、前記再生周期タイミ
    ングにあわせて、前記データ信号を送信していない前記
    周期信号を送信可能な期間中に、前記周期信号を前記通
    信路を通じて前記受信ノードに向けて送信する手段とを
    備え、 前記中継ノードの周期タイミング再生手段は、入力され
    た周期Tiの受信周期タイミングを再生して周期T0の
    再生周期タイミングとして出力するタイミング再生手段
    を備え、 周期Tiの受信周期タイミングの入力時刻tiと周期T
    0の再生周期タイミングの出力時刻t0との時間差(t
    i−t0)のとり得る値の範囲が複数の領域に分割さ
    れ、 前記再生周期タイミングの補正値がこの複数の領域毎に
    それぞれ設定され、 前記タイミング再生手段は、前記時間差の値が含まれる
    前記領域を特定する手段と、この特定された領域に設定
    された前記補正値にしたがって前記再生周期タイミング
    を補正する手段とを備えたことを特徴とする通信システ
  2. 【請求項2】 送信ノードから1個以上の中継ノードを
    介して受信ノードに到達する通信路を備え、前記通信路
    を通して前記送信ノードから前記受信ノードにデータ信
    号を送信する通信システムに設けられた中継ノードにお
    いて、 前記送信ノードが前記データ信号を送信していない期間
    の所定の周期内に送信する一つの周期信号を受信して前
    記周期信号の受信周期タイミングを再生周期タイミング
    として再生する周期タイミング再生手段と、前記再生周
    期タイミングにあわせて、前記データ信号を送信してい
    ない前記周期信号を送信可能な期間中に、前記周期信号
    を前記通信路を通じて前記受信ノードに向けて送信する
    手段とを備え、 前記中継ノードの周期タイミング再生手段は、入力され
    た周期Tiの受信周期タイミングを再生して周期T0の
    再生周期タイミングとして出力するタイミング再生手段
    を備え、 周期Tiの受信周期タイミングの入力時刻tiと周期T
    0の再生周期タイミングの出力時刻t0との時間差(t
    i−t0)のとり得る値の範囲が複数の領域に分割さ
    れ、前記再生周期タイミングの補正値がこの複数の領域
    毎にそれぞれ設定され、 前記タイミング再生手段は、前記時間差の値が含まれる
    前記領域を特定する手段と、この特定された領域に設定
    された前記補正値にしたがって前記再生周期タイミング
    を補正する手段とを備えたことを特徴とする中継ノー
  3. 【請求項3】 前記時間差の値が含まれる前記領域を特
    定する手段は、リセット機能付時計であり、 前記リセット機能付時計は、前記再生周期タイミングが
    生成および出力されると同時にリセットされ、前記時間
    差に相当する領域が設定されている場合は、前記補正値
    が経過するまで待ってリセットされる 請求項2記載の
    継ノード
  4. 【請求項4】 周期Tiの受信周期タイミングの入力時
    刻tiと周期T0の再生周期タイミングの出力時刻t0
    との時間差(ti−t0)のとり得る値の範囲が複数の
    領域に分割され、前記再生周期タイミングの補正値がこ
    の複数の領域毎にそれぞれ設定され、 前記周期タイミング再生手段は、この特定された領域に
    設定された補正値にもとづいて前記再生周期タイミング
    を補正する手段を含み、 この補正する手段は、 クロック発生部、カウンタ部、カウンタ初期化部、タイ
    ミング生成部、時間差判定部を含み、 前記クロック発生部はクロックを発生し、 前記時間差判定部は前記時間差の値が含まれる領域を判
    定する判定信号を前記カウンタ初期化部へ出力し、 前記カウンタ初期化部は判定信号を受けて前記補正値で
    ある初期化信号を前記カウンタ部へ出力し、 前記カウンタ部のカウンタ値は前記初期化信号が示す初
    期化値に初期化され、前記クロック発生部からの前記ク
    ロックをカウントしてカウンタ値を出力し、 前記タイミング生成部は、前記カウンタ値を受けて前記
    再生周期タイミングを補正し、判定信号を出力する請求
    項2記載の中継ノード。
  5. 【請求項5】 前記複数の領域の一部には、前記補正値
    が“0”(補正を行わない)の領域が設けられ、前記受
    信周期タイミングのジッタに相当する前記時間差の値が
    当該領域に含まれるように設定された請求項2ないし4
    のいずれか記載の中継ノード
  6. 【請求項6】 前記時間差の値が同一領域に継続して含
    まれる時間を計測する手段と、この計測された時間の長
    さにしたがって前記補正する手段に補正の実行開始を指
    示する手段とを備えた請求項2ないし4のいずれか記載
    の中継ノード
  7. 【請求項7】 前記複数の領域の一部には、前記補正値
    が“0”(補正を行わない)の領域が設けられ、前記受
    信周期タイミングのジッタに相当する前記時間差の値が
    当該領域に含まれるように設定された請求項1記載の通
    信システム。
  8. 【請求項8】 前記時間差の値が同一領域に継続して含
    まれる時間を計測する手段と、この計測された時間の長
    さにしたがって前記補正する手段に補正の実行開始を指
    示する手段とを備えた請求項1記載の通信システム。
  9. 【請求項9】 所定のハードウェアと、このハードウェ
    アにインストールされた所定の基本ソフトウェアとを備
    えたコンピュータ装置に、さらにインストールすること
    によりそのコンピュータ装置を請求項2ないし6のいず
    れかに記載の中継ノードとして機能させるソフトウェア
    が記録された記録媒体。
  10. 【請求項10】 所定のハードウェアと、このハードウ
    ェアにインストールされた所定の基本ソフトウェアとを
    備えたコンピュータ装置に、さらにインストールするこ
    とによりそのコンピュータ装置を請求項1、7または8
    のいずれか記載の通信システムの中継ノードとして機能
    させるソフトウェアが記録された記録媒体。
JP2000178649A 2000-06-14 2000-06-14 通信システムおよび中継ノード Expired - Lifetime JP3502019B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000178649A JP3502019B2 (ja) 2000-06-14 2000-06-14 通信システムおよび中継ノード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000178649A JP3502019B2 (ja) 2000-06-14 2000-06-14 通信システムおよび中継ノード

Publications (2)

Publication Number Publication Date
JP2001358580A JP2001358580A (ja) 2001-12-26
JP3502019B2 true JP3502019B2 (ja) 2004-03-02

Family

ID=18680049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000178649A Expired - Lifetime JP3502019B2 (ja) 2000-06-14 2000-06-14 通信システムおよび中継ノード

Country Status (1)

Country Link
JP (1) JP3502019B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023228658A1 (ja) * 2022-05-27 2023-11-30 パナソニックIpマネジメント株式会社 識別情報受信装置、蓄電パック、識別情報受信方法、及び識別情報受信プログラム、プログラムが記載された記録媒体

Also Published As

Publication number Publication date
JP2001358580A (ja) 2001-12-26

Similar Documents

Publication Publication Date Title
US5327300A (en) Digital information reproducing apparatus including a circuit for detecting frequency deviation of a synchronism clock
EP1845651A1 (en) Method and apparatus for controlling transmission frequency in serial advanced technology attachment
JPH01503342A (ja) デジタル位相ロツクループを備えたデータ入力装置
JP3502019B2 (ja) 通信システムおよび中継ノード
JPH05327488A (ja) 位相同期回路における同期外れ検出回路
JP3377669B2 (ja) シンク検出方法及びシンク検出回路
KR19990011063A (ko) 전 주기 보상 기능을 갖는 광 디스크 재생장치 및 그의 동작방법
JP2661590B2 (ja) 情報処理装置の内蔵時計
JPH04178047A (ja) スキュー補償方式
JPH0773262B2 (ja) フレーム同期装置
JP3037201B2 (ja) 誤同期検出装置
JP2000358021A (ja) デジタルpll回路とそれを用いた光受信回路
JP3210323B2 (ja) Resync検出回路
JPH09120648A (ja) 同期及びビット情報検出装置
JP3380120B2 (ja) 送信装置
JP3019023B2 (ja) ディジタル位相制御回路
JP3345130B2 (ja) データ送受信装置
EP1342320B1 (en) Clock generation circuit and integrated circuit for reproducing an audio signal comprising such a clock generation circuit
JP3212939B2 (ja) Mpeg2システムにおけるpll回路の評価方法
JP2697197B2 (ja) デジタル音声機器
JP2576547B2 (ja) クロック信号再生回路
JP2792120B2 (ja) ディジタル位相制御回路
JPH1070525A (ja) タイミング再生回路
JPH09284253A (ja) バースト通信同期方法及び装置
JPH0411945B2 (ja)

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031203

R151 Written notification of patent or utility model registration

Ref document number: 3502019

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071212

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081212

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091212

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101212

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101212

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121212

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121212

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131212

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term