JP2661590B2 - 情報処理装置の内蔵時計 - Google Patents
情報処理装置の内蔵時計Info
- Publication number
- JP2661590B2 JP2661590B2 JP7124137A JP12413795A JP2661590B2 JP 2661590 B2 JP2661590 B2 JP 2661590B2 JP 7124137 A JP7124137 A JP 7124137A JP 12413795 A JP12413795 A JP 12413795A JP 2661590 B2 JP2661590 B2 JP 2661590B2
- Authority
- JP
- Japan
- Prior art keywords
- reference time
- frequency dividing
- time information
- clock
- count value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Computer And Data Communications (AREA)
Description
【０００１】
【産業上の利用分野】本発明は情報処理装置の内蔵時計
に関し、特に装置外部から通信路を介して一定時間間隔
で供給される基準時刻によって内蔵時計を校正する機能
を有する情報処理装置の内蔵時計に関する。
に関し、特に装置外部から通信路を介して一定時間間隔
で供給される基準時刻によって内蔵時計を校正する機能
を有する情報処理装置の内蔵時計に関する。
【０００２】
【従来の技術】従来、この種の情報処理装置の内蔵時計
においては、複数の情報処理装置を有する情報処理シス
テム内で各情報処理装置の処理の同期をとるために用い
られている。
においては、複数の情報処理装置を有する情報処理シス
テム内で各情報処理装置の処理の同期をとるために用い
られている。
【０００３】すなわち、基準となる時計を有する情報処
理装置からローカルエリアネットワーク等の通信路を介
して他の情報処理装置に時刻データを配布し、他の情報
処理装置では配布された時刻データを受信した時にその
時刻データに基づいて自装置内の内蔵時計を校正するこ
とで、システム全体の時刻を同期させている。
理装置からローカルエリアネットワーク等の通信路を介
して他の情報処理装置に時刻データを配布し、他の情報
処理装置では配布された時刻データを受信した時にその
時刻データに基づいて自装置内の内蔵時計を校正するこ
とで、システム全体の時刻を同期させている。
【０００４】例えば、図６に示す構成を持つ情報処理装
置では、計時部１４が発振器１３から出力されるクロッ
ク信号を計数して内部時刻データを生成している。処理
部１２は受信回路１１から受信通知１２１を受取ると、
通信路１００を通して受信回路１１で受信した基準時刻
データをデータバス１１０を介して受信回路１１から読
出す。その後に、処理部１２は受信回路１１から読出し
た基準時刻データを計時部１４に書込み、自装置内の内
部時刻を基準時刻に合せる。
置では、計時部１４が発振器１３から出力されるクロッ
ク信号を計数して内部時刻データを生成している。処理
部１２は受信回路１１から受信通知１２１を受取ると、
通信路１００を通して受信回路１１で受信した基準時刻
データをデータバス１１０を介して受信回路１１から読
出す。その後に、処理部１２は受信回路１１から読出し
た基準時刻データを計時部１４に書込み、自装置内の内
部時刻を基準時刻に合せる。
【０００５】一般に、発振器１３の周波数は外部の基準
時計に対して誤差があるため、装置内の内部時刻は外部
の基準時刻に対して誤差を生ずることとなる。そこで、
上述した処理動作によって、外部からの基準時刻データ
を計時部１４に書込んで内部時刻を基準時刻に合せてい
るのである。
時計に対して誤差があるため、装置内の内部時刻は外部
の基準時刻に対して誤差を生ずることとなる。そこで、
上述した処理動作によって、外部からの基準時刻データ
を計時部１４に書込んで内部時刻を基準時刻に合せてい
るのである。
【０００６】
【発明が解決しようとする課題】上述した従来の情報処
理装置の内蔵時計では、受信した基準時刻データを受信
回路から読出して計時部に書込む動作を処理部でのソフ
トウェアの実行で行っているため、基準時刻データを受
信してから計時部に書込むまでの時間がソフトウェアの
実行時間に依存しており、自装置内の内部時刻が基準時
刻に対して誤差を生じてしまう。
理装置の内蔵時計では、受信した基準時刻データを受信
回路から読出して計時部に書込む動作を処理部でのソフ
トウェアの実行で行っているため、基準時刻データを受
信してから計時部に書込むまでの時間がソフトウェアの
実行時間に依存しており、自装置内の内部時刻が基準時
刻に対して誤差を生じてしまう。
【０００７】そこで、本発明の目的は上記の問題点を解
消し、自装置内の内部時刻と基準時刻との誤差を小さく
することができる情報処理装置の内蔵時計を提供するこ
とにある。
消し、自装置内の内部時刻と基準時刻との誤差を小さく
することができる情報処理装置の内蔵時計を提供するこ
とにある。
【０００８】
【課題を解決するための手段】本発明による情報処理装
置の内蔵時計は、外部からの基準時刻情報を受信する受
信手段と、クロック信号を送出する発振手段と、前記発
振手段からの前記クロック信号を分周してカウントアッ
プ信号を生成する分周手段と、前記分周手段からの前記
カウントアップ信号を基に内部時刻情報を生成する計時
手段と、前記受信手段が前記基準時刻情報を受信した時
に前記分周手段の計数値を保持する保持手段と、前記保
持手段の内容を基に前記分周手段の計数値と前記基準時
刻情報との誤差を検出する検出手段と、前記検出手段の
検出結果に応じて前記分周手段の分周比を設定する設定
手段とを備えている。
置の内蔵時計は、外部からの基準時刻情報を受信する受
信手段と、クロック信号を送出する発振手段と、前記発
振手段からの前記クロック信号を分周してカウントアッ
プ信号を生成する分周手段と、前記分周手段からの前記
カウントアップ信号を基に内部時刻情報を生成する計時
手段と、前記受信手段が前記基準時刻情報を受信した時
に前記分周手段の計数値を保持する保持手段と、前記保
持手段の内容を基に前記分周手段の計数値と前記基準時
刻情報との誤差を検出する検出手段と、前記検出手段の
検出結果に応じて前記分周手段の分周比を設定する設定
手段とを備えている。
【０００９】本発明による他の情報処理装置の内蔵時計
は、他の情報処理装置に対して基準となる基準時刻情報
を生成する情報処理装置からの基準時刻情報を基に自装
置内の内部時刻情報を校正する情報処理装置の内蔵時計
であって、クロック信号を送出する発振手段と、前記発
振手段からの前記クロック信号を分周してカウントアッ
プ信号を生成する分周手段と、前記分周手段からの前記
カウントアップ信号を基に内部時刻情報を生成する計時
手段と、前記基準時刻情報を受信した時に前記分周手段
の計数値を保持する保持手段と、前記保持手段の内容を
基に前記分周手段の計数値と前記基準時刻情報との誤差
を検出する検出手段と、前記検出手段の検出結果に応じ
て前記分周手段の分周比を設定する設定手段とを備えて
いる。
は、他の情報処理装置に対して基準となる基準時刻情報
を生成する情報処理装置からの基準時刻情報を基に自装
置内の内部時刻情報を校正する情報処理装置の内蔵時計
であって、クロック信号を送出する発振手段と、前記発
振手段からの前記クロック信号を分周してカウントアッ
プ信号を生成する分周手段と、前記分周手段からの前記
カウントアップ信号を基に内部時刻情報を生成する計時
手段と、前記基準時刻情報を受信した時に前記分周手段
の計数値を保持する保持手段と、前記保持手段の内容を
基に前記分周手段の計数値と前記基準時刻情報との誤差
を検出する検出手段と、前記検出手段の検出結果に応じ
て前記分周手段の分周比を設定する設定手段とを備えて
いる。
【００１０】
【作用】内部時計のクロックと基準時刻受信タイミング
との誤差を処理部で検出し、その誤差を補正するように
分周比設定回路に分周比を設定して内部時計のクロック
の周期を変化させる。
との誤差を処理部で検出し、その誤差を補正するように
分周比設定回路に分周比を設定して内部時計のクロック
の周期を変化させる。
【００１１】これによって、内部時刻と基準時刻との誤
差を従来よりも小さくすることが可能となり、しかも一
定値以下に保つことが可能となる。
差を従来よりも小さくすることが可能となり、しかも一
定値以下に保つことが可能となる。
【００１２】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１３】図１は本発明の一実施例の構成を示すブロ
ック図である。図において、本発明の一実施例による情
報処理装置は受信回路１と、処理部２と、保持回路３
と、分周比設定回路４と、発振器５と、分周回路６と、
計時部７とを備えている。
ック図である。図において、本発明の一実施例による情
報処理装置は受信回路１と、処理部２と、保持回路３
と、分周比設定回路４と、発振器５と、分周回路６と、
計時部７とを備えている。
【００１４】受信回路１は通信路１００に接続されてお
り、基準となる時計を有する情報処理装置（図示せず）
からの基準時刻データを受信する。このとき、受信回路
１は受信通知信号１１１を処理部２及び保持回路３に出
力する。
り、基準となる時計を有する情報処理装置（図示せず）
からの基準時刻データを受信する。このとき、受信回路
１は受信通知信号１１１を処理部２及び保持回路３に出
力する。
【００１５】処理部２はデータバス１１０を介して受信
回路１と保持回路３と分周比設定回路４と計時部７とに
夫々接続されており、受信回路１で受信された基準時刻
データの読出しと、保持回路３に保持された分周回路６
の計数値の読出しと、分周比設定回路４への設定データ
の書込みと、計時部７に対する内部時刻データの読み書
きとを行う。
回路１と保持回路３と分周比設定回路４と計時部７とに
夫々接続されており、受信回路１で受信された基準時刻
データの読出しと、保持回路３に保持された分周回路６
の計数値の読出しと、分周比設定回路４への設定データ
の書込みと、計時部７に対する内部時刻データの読み書
きとを行う。
【００１６】処理部２は受信回路１からの受信通知信号
１１１が入力されると、保持回路３に保持された分周回
路６の計数値を読出し、その計数値を基に受信回路１で
受信した基準時刻データと計時部７で計時する内部時刻
データとの誤差を判定する。処理部２はその判定結果に
応じて分周回路６の分周比を算出し、算出した分周比を
分周比設定回路４に書込む。
１１１が入力されると、保持回路３に保持された分周回
路６の計数値を読出し、その計数値を基に受信回路１で
受信した基準時刻データと計時部７で計時する内部時刻
データとの誤差を判定する。処理部２はその判定結果に
応じて分周回路６の分周比を算出し、算出した分周比を
分周比設定回路４に書込む。
【００１７】保持回路３は受信回路１からの受信通知信
号１１１が入力されると、その時の分周回路６の計数値
を保持する。分周比設定回路４は処理部２によって設定
された分周比を分周回路６に送出する。
号１１１が入力されると、その時の分周回路６の計数値
を保持する。分周比設定回路４は処理部２によって設定
された分周比を分周回路６に送出する。
【００１８】発振器５は一定周期のクロック信号を分周
回路６に供給する。分周回路６は発振器５から供給され
るクロック信号を分周比設定回路４からの分周比で分周
し、その計数値を保持回路３に出力する。また、分周回
路６は計数値が分周比設定回路４に設定された値になる
と、その計数値をリセットするとともに、カウントアッ
プ信号１１２を計時部７に出力する。
回路６に供給する。分周回路６は発振器５から供給され
るクロック信号を分周比設定回路４からの分周比で分周
し、その計数値を保持回路３に出力する。また、分周回
路６は計数値が分周比設定回路４に設定された値になる
と、その計数値をリセットするとともに、カウントアッ
プ信号１１２を計時部７に出力する。
【００１９】計時部７は分周回路６からカウントアップ
信号１１２が入力される毎に計数動作を行い、内部時刻
を計時する。計時部７はデータバス１１０を介して処理
部２から内部時刻データの読み書きが可能となってい
る。
信号１１２が入力される毎に計数動作を行い、内部時刻
を計時する。計時部７はデータバス１１０を介して処理
部２から内部時刻データの読み書きが可能となってい
る。
【００２０】図２は図１の処理部２の処理動作を示すフ
ローチャートであり、図３は本発明の一実施例において
基準時刻と内部時刻とに誤差がない時の動作を示すタイ
ミングチャートであり、図４は本発明の一実施例におい
て内部時刻が基準時刻よりも進んでいる時の動作を示す
タイミングチャートである。これら図１〜図４を用いて
本発明の一実施例による内蔵時計の校正動作について説
明する。
ローチャートであり、図３は本発明の一実施例において
基準時刻と内部時刻とに誤差がない時の動作を示すタイ
ミングチャートであり、図４は本発明の一実施例におい
て内部時刻が基準時刻よりも進んでいる時の動作を示す
タイミングチャートである。これら図１〜図４を用いて
本発明の一実施例による内蔵時計の校正動作について説
明する。
【００２１】受信回路１は通信路１００から一定時間Ｔ
の間隔で入力されており、基準となる時計を有する情報
処理装置からの基準時刻データを受信する。受信回路１
は基準時刻データを受信すると、受信通知信号１１１を
処理部２及び保持回路３に出力する。
の間隔で入力されており、基準となる時計を有する情報
処理装置からの基準時刻データを受信する。受信回路１
は基準時刻データを受信すると、受信通知信号１１１を
処理部２及び保持回路３に出力する。
【００２２】処理部２は受信回路１から受信通知信号１
１１が入力されると（図２ステップＳ１）、保持回路３
に保持された分周回路６の計数値を読出し、その計数値
を基に受信回路１で受信した基準時刻データと計時部７
で計時する内部時刻データとの誤差を判定する（図２ス
テップＳ２）。このとき、保持回路３には受信回路１か
らの受信通知信号１１１の入力のタイミングで分周回路
６の計数値が保持される。
１１が入力されると（図２ステップＳ１）、保持回路３
に保持された分周回路６の計数値を読出し、その計数値
を基に受信回路１で受信した基準時刻データと計時部７
で計時する内部時刻データとの誤差を判定する（図２ス
テップＳ２）。このとき、保持回路３には受信回路１か
らの受信通知信号１１１の入力のタイミングで分周回路
６の計数値が保持される。
【００２３】処理部２は計数値が「０」であれば（図２
ステップＳ３）、内部時刻の位相が基準時刻とあってい
ると判定し、つまり基準時刻データと内部時刻データと
の誤差はないと判定し、分周比設定回路４に分周比とし
て「Ｎ」（Ｎは正の整数）を書込んで設定する（図２ス
テップＳ４）。
ステップＳ３）、内部時刻の位相が基準時刻とあってい
ると判定し、つまり基準時刻データと内部時刻データと
の誤差はないと判定し、分周比設定回路４に分周比とし
て「Ｎ」（Ｎは正の整数）を書込んで設定する（図２ス
テップＳ４）。
【００２４】ここで、発振器５は一定周期（周期Ｔ／
Ｎ）のクロック信号を分周回路６に供給しているので、
分周比設定回路４には分周比として「Ｎ」が予め設定さ
れている。
Ｎ）のクロック信号を分周回路６に供給しているので、
分周比設定回路４には分周比として「Ｎ」が予め設定さ
れている。
【００２５】分周回路６は発振器５から供給されるクロ
ック信号を「０」から「Ｎ−１」まで計数することでＮ
分周を行っており、計数値「Ｎ−１」から計数値「０」
に移る時にカウントアップ信号１１２を計時部７に出力
する。したがって、カウントアップ信号１１２は周期Ｔ
で出力され、計時部７はこのカウントアップ信号１１２
を受けて内部時刻を歩進する（図３参照）。
ック信号を「０」から「Ｎ−１」まで計数することでＮ
分周を行っており、計数値「Ｎ−１」から計数値「０」
に移る時にカウントアップ信号１１２を計時部７に出力
する。したがって、カウントアップ信号１１２は周期Ｔ
で出力され、計時部７はこのカウントアップ信号１１２
を受けて内部時刻を歩進する（図３参照）。
【００２６】一方、処理部２は計数値が「０」でなけれ
ば（図２ステップＳ３）、計数値が「０」よりも大きく
かつ「Ｍ」（Ｍは正の整数で、０＜Ｍ＜Ｎ）以下（０＜
計数値≦Ｍ）かどうかを判定する（図２ステップＳ
５）。
ば（図２ステップＳ３）、計数値が「０」よりも大きく
かつ「Ｍ」（Ｍは正の整数で、０＜Ｍ＜Ｎ）以下（０＜
計数値≦Ｍ）かどうかを判定する（図２ステップＳ
５）。
【００２７】処理部２は計数値が「０＜計数値≦Ｍ」の
条件を満たしていなければ、つまり計数値＞Ｍであれ
ば、内部時刻が基準時刻よりも遅れていると判定し、分
周比設定回路４に分周比として「Ｎ−１」を書込んで設
定する（図２ステップＳ６）。
条件を満たしていなければ、つまり計数値＞Ｍであれ
ば、内部時刻が基準時刻よりも遅れていると判定し、分
周比設定回路４に分周比として「Ｎ−１」を書込んで設
定する（図２ステップＳ６）。
【００２８】その結果、分周回路６から次のカウントア
ップ信号１１２が出力されるまでの時間は（Ｎ−１）×
Ｔ／Ｎに短縮され、内部時刻と基準時刻との誤差は小さ
くなる。
ップ信号１１２が出力されるまでの時間は（Ｎ−１）×
Ｔ／Ｎに短縮され、内部時刻と基準時刻との誤差は小さ
くなる。
【００２９】また、処理部２は計数値が「０＜計数値≦
Ｍ」の条件を満たしていれば、内部時刻が基準時刻より
も進んでいると判定し、分周比設定回路４に分周比とし
て「Ｎ＋１」を書込んで設定する（図２ステップＳ
７）。
Ｍ」の条件を満たしていれば、内部時刻が基準時刻より
も進んでいると判定し、分周比設定回路４に分周比とし
て「Ｎ＋１」を書込んで設定する（図２ステップＳ
７）。
【００３０】その結果、分周回路６から次のカウントア
ップ信号１１２が出力されるまでの時間は（Ｎ＋１）×
Ｔ／Ｎに延長され、内部時刻と基準時刻との誤差は小さ
くなる。
ップ信号１１２が出力されるまでの時間は（Ｎ＋１）×
Ｔ／Ｎに延長され、内部時刻と基準時刻との誤差は小さ
くなる。
【００３１】例えば、受信回路１からの受信通知信号１
１１の入力に応答して保持回路３に保持された分周回路
６の計数値が「１」である場合、処理部２は保持回路３
から計数値「１」を読出すと、計数値が「０＜計数値≦
Ｍ」の条件を満たしているので、内部時刻が基準時刻よ
りも進んでいると判定し、分周比設定回路４に分周比と
して「Ｎ＋１」を設定する。
１１の入力に応答して保持回路３に保持された分周回路
６の計数値が「１」である場合、処理部２は保持回路３
から計数値「１」を読出すと、計数値が「０＜計数値≦
Ｍ」の条件を満たしているので、内部時刻が基準時刻よ
りも進んでいると判定し、分周比設定回路４に分周比と
して「Ｎ＋１」を設定する。
【００３２】したがって、分周回路６では次のカウント
アップ信号１１２が出力されるまでの時間が（Ｎ＋１）
×Ｔ／Ｎに延長されるため、内部時刻と基準時刻との誤
差は小さくなる（図４参照）。
アップ信号１１２が出力されるまでの時間が（Ｎ＋１）
×Ｔ／Ｎに延長されるため、内部時刻と基準時刻との誤
差は小さくなる（図４参照）。
【００３３】図５は本発明の他の実施例の構成を示すブ
ロック図である。図において、本発明の他の実施例によ
る情報処理装置は受信回路１と、保持回路３と、分周比
設定回路４と、発振器５と、分周回路６と、ＣＰＵ（中
央処理装置）８と、メモリ９とを備えている。
ロック図である。図において、本発明の他の実施例によ
る情報処理装置は受信回路１と、保持回路３と、分周比
設定回路４と、発振器５と、分周回路６と、ＣＰＵ（中
央処理装置）８と、メモリ９とを備えている。
【００３４】本発明の他の実施例では図１に示す本発明
の一実施例による情報処理装置の処理部２及び計時部７
の代わりにＣＰＵ８とメモリ９とを配設し、ＣＰＵ８と
メモリ９とによって処理部２及び計時部７の動作を行っ
ており、他の動作は本発明の一実施例の動作と同様であ
る。
の一実施例による情報処理装置の処理部２及び計時部７
の代わりにＣＰＵ８とメモリ９とを配設し、ＣＰＵ８と
メモリ９とによって処理部２及び計時部７の動作を行っ
ており、他の動作は本発明の一実施例の動作と同様であ
る。
【００３５】すなわち、ＣＰＵ８は分周回路６からカウ
ントアップ信号１１２を受けると、メモリ９に格納され
たソフトウェアで設定された内部時刻を計数している。
よって、計時部７をハードウェア回路で実現する場合に
比べて、ハードウェアの規模を小さくすることができ
る。
ントアップ信号１１２を受けると、メモリ９に格納され
たソフトウェアで設定された内部時刻を計数している。
よって、計時部７をハードウェア回路で実現する場合に
比べて、ハードウェアの規模を小さくすることができ
る。
【００３６】このように、内部時計のクロックと基準時
刻受信タイミングとの誤差を処理部２で検出し、その誤
差を補正するように分周比設定回路４に分周比を設定し
て内部時計のクロックの周期を変化させることによっ
て、内部時刻と基準時刻との誤差を従来よりも小さくす
ることができ、しかも一定値以下に保つことができる。
刻受信タイミングとの誤差を処理部２で検出し、その誤
差を補正するように分周比設定回路４に分周比を設定し
て内部時計のクロックの周期を変化させることによっ
て、内部時刻と基準時刻との誤差を従来よりも小さくす
ることができ、しかも一定値以下に保つことができる。
【００３７】
【発明の効果】以上説明したように本発明によれば、外
部からの基準時刻情報を受信した時に、発振手段からの
クロック信号を分周してカウントアップ信号を生成する
分周手段の計数値を保持し、その保持内容を基に分周手
段の計数値と基準時刻情報との誤差の検出結果に応じて
分周手段の分周比を設定することによって、自装置内の
内部時刻と基準時刻との誤差を小さくすることができる
という効果がある。
部からの基準時刻情報を受信した時に、発振手段からの
クロック信号を分周してカウントアップ信号を生成する
分周手段の計数値を保持し、その保持内容を基に分周手
段の計数値と基準時刻情報との誤差の検出結果に応じて
分周手段の分周比を設定することによって、自装置内の
内部時刻と基準時刻との誤差を小さくすることができる
という効果がある。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】図１の処理部の処理動作を示すフローチャート
である。
である。
【図３】本発明の一実施例において基準時刻と内部時刻
とに誤差がない時の動作を示すタイミングチャートであ
る。
とに誤差がない時の動作を示すタイミングチャートであ
る。
【図４】本発明の一実施例において内部時刻が基準時刻
よりも進んでいる時の動作を示すタイミングチャートで
ある。
よりも進んでいる時の動作を示すタイミングチャートで
ある。
【図５】本発明の他の実施例の構成を示すブロック図で
ある。
ある。
【図６】従来例の構成を示すブロック図である。
１ 受信回路 ２ 処理部 ３ 保持回路 ４ 分周比設定回路 ５ 発振器 ６ 分周回路 ７ 計時部 ８ ＣＰＵ ９ メモリ
Claims (4)
- 【請求項１】 外部からの基準時刻情報を受信する受信
手段と、クロック信号を送出する発振手段と、前記発振
手段からの前記クロック信号を分周してカウントアップ
信号を生成する分周手段と、前記分周手段からの前記カ
ウントアップ信号を基に内部時刻情報を生成する計時手
段と、前記受信手段が前記基準時刻情報を受信した時に
前記分周手段の計数値を保持する保持手段と、前記保持
手段の内容を基に前記分周手段の計数値と前記基準時刻
情報との誤差を検出する検出手段と、前記検出手段の検
出結果に応じて前記分周手段の分周比を設定する設定手
段とを有することを特徴とする情報処理装置の内蔵時
計。 - 【請求項２】 前記設定手段は、前記検出手段で前記分
周手段の計数値が前記基準時刻情報よりも進んでいるこ
とが検出された時に前記分周比を大きくし、前記検出手
段で前記分周手段の計数値が前記基準時刻情報よりも遅
れていることが検出された時に前記分周比を小さくする
よう構成したことを特徴とする請求項１記載の情報処理
装置の内蔵時計。 - 【請求項３】 他の情報処理装置に対して基準となる基
準時刻情報を生成する情報処理装置からの基準時刻情報
を基に自装置内の内部時刻情報を校正する情報処理装置
の内蔵時計であって、クロック信号を送出する発振手段
と、前記発振手段からの前記クロック信号を分周してカ
ウントアップ信号を生成する分周手段と、前記分周手段
からの前記カウントアップ信号を基に内部時刻情報を生
成する計時手段と、前記基準時刻情報を受信した時に前
記分周手段の計数値を保持する保持手段と、前記保持手
段の内容を基に前記分周手段の計数値と前記基準時刻情
報との誤差を検出する検出手段と、前記検出手段の検出
結果に応じて前記分周手段の分周比を設定する設定手段
とを有することを特徴とする内蔵時計。 - 【請求項４】 前記設定手段は、前記検出手段で前記分
周手段の計数値が前記基準時刻情報よりも進んでいるこ
とが検出された時に前記分周比を大きくし、前記検出手
段で前記分周手段の計数値が前記基準時刻情報よりも遅
れていることが検出された時に前記分周比を小さくする
よう構成したことを特徴とする請求項３記載の情報処理
装置の内蔵時計。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7124137A JP2661590B2 (ja) | 1995-05-24 | 1995-05-24 | 情報処理装置の内蔵時計 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7124137A JP2661590B2 (ja) | 1995-05-24 | 1995-05-24 | 情報処理装置の内蔵時計 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08320734A JPH08320734A (ja) | 1996-12-03 |
| JP2661590B2 true JP2661590B2 (ja) | 1997-10-08 |
Family
ID=14877844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7124137A Expired - Fee Related JP2661590B2 (ja) | 1995-05-24 | 1995-05-24 | 情報処理装置の内蔵時計 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2661590B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08328691A (ja) * | 1995-05-29 | 1996-12-13 | Mitsubishi Electric Corp | 遠方監視制御装置における時刻同期装置 |
| JP4754715B2 (ja) * | 2001-05-10 | 2011-08-24 | ジーイー・メディカル・システムズ・グローバル・テクノロジー・カンパニー・エルエルシー | クロック信号の選択出力方法および選択出力回路 |
| JP5444910B2 (ja) * | 2009-07-22 | 2014-03-19 | 三菱電機株式会社 | 同期システム |
-
1995
- 1995-05-24 JP JP7124137A patent/JP2661590B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08320734A (ja) | 1996-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6535926B1 (en) | Time synchronization system for industrial control network using global reference pulses | |
| US6084441A (en) | Apparatus for and method of processing data | |
| JP2661590B2 (ja) | 情報処理装置の内蔵時計 | |
| JP2765245B2 (ja) | シリアルクロック発生回路 | |
| JP3970474B2 (ja) | クロック信号発生回路及びそのクロック周波数調整方法 | |
| JPH0591044A (ja) | デジタル信号発生装置および無線送受信機 | |
| US6278868B1 (en) | Transceiver circuit including a circuit for measuring the delay introduced by telephone lines | |
| US5598555A (en) | Data transmission apparatus | |
| JP3502019B2 (ja) | 通信システムおよび中継ノード | |
| JPH0157539B2 (ja) | ||
| JPH04178047A (ja) | スキュー補償方式 | |
| JP4612235B2 (ja) | 非同期検出回路 | |
| JP2912367B1 (ja) | Ｐｌｌ回路及びｐｌｌプログラムを記録したコンピュータ読み取り可能な媒体 | |
| JPH04268841A (ja) | 相互同期装置 | |
| US6859912B2 (en) | Method and circuit arrangement for clock recovery | |
| JP2850875B2 (ja) | 位相調整用メモリ | |
| JPH0344211A (ja) | スキップ検出回路 | |
| JP2959505B2 (ja) | データ送出回路 | |
| JPH0552972A (ja) | 頻度分布測定回路 | |
| JPH0983354A (ja) | Ｄｐｌｌ回路 | |
| JPH04282927A (ja) | 受信同期回路 | |
| JP2003347932A (ja) | クロック切替回路 | |
| JPH0974407A (ja) | フレーム周期保持回路 | |
| JPH04360334A (ja) | 調歩同期受信回路 | |
| JP2002071850A (ja) | 計測器におけるデータサンプリング間隔の設定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |