JPH08328691A - 遠方監視制御装置における時刻同期装置 - Google Patents
遠方監視制御装置における時刻同期装置Info
- Publication number
- JPH08328691A JPH08328691A JP7130282A JP13028295A JPH08328691A JP H08328691 A JPH08328691 A JP H08328691A JP 7130282 A JP7130282 A JP 7130282A JP 13028295 A JP13028295 A JP 13028295A JP H08328691 A JPH08328691 A JP H08328691A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- time
- slave
- master
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】
【目的】 一旦時刻合わせをした後、次の親時計時刻同
期パルスを受けるまでの間の時刻ずれの発生をなくして
事故情報解析の信頼性を向上し、また各構成部分に故障
等が生じた場合、その故障等による交換要請に対して該
当ユニットの交換のみの迅速な対処を可能とする。 【構成】 動作クロック同期手段８〜１１が子時計７の
動作クロック周期を変化させて親時計１の動作クロック
に同期させ、また動作クロック同期手段８〜１１の全て
をハードウェアで構成する。
期パルスを受けるまでの間の時刻ずれの発生をなくして
事故情報解析の信頼性を向上し、また各構成部分に故障
等が生じた場合、その故障等による交換要請に対して該
当ユニットの交換のみの迅速な対処を可能とする。 【構成】 動作クロック同期手段８〜１１が子時計７の
動作クロック周期を変化させて親時計１の動作クロック
に同期させ、また動作クロック同期手段８〜１１の全て
をハードウェアで構成する。
Description
【０００１】
【産業上の利用分野】この発明は、制御所（親局）及び
被制御所（子局）間で情報を伝送し合う遠方監視制御装
置において、親局に設置された親時計の時刻に、子局に
設置された子時計の時刻を同期させる時刻同期装置に関
する。
被制御所（子局）間で情報を伝送し合う遠方監視制御装
置において、親局に設置された親時計の時刻に、子局に
設置された子時計の時刻を同期させる時刻同期装置に関
する。
【０００２】
【従来の技術】一般に、地方に分散配置した発電設備等
の被制御所としての子局を、集中管理部等の制御所とし
ての、親局からコンピュータ制御を行うものが益々普及
しつつある。このように、親局及び子局間で情報を伝送
し合う遠方監視制御装置における時刻同期装置において
は、事故情報の解析を目的として付加された時刻データ
の精度を向上させるために、親局と子局との間で一定時
間毎に時刻合わせが行われている。従来のこの種の遠方
監視制御装置における時刻同期装置としては、例えば特
開平２−２１４３９８号公報に示された装置がある。図
５はその構成図で、親局と子局との関係が１対１の場合
を示す。この図５において、１は親時計で、子局Ｂに対
して時刻合わせを行うために一定時間毎に割込信号Ｉｎ
を発生する。また親局Ａは、入力部２、メインマイクロ
プロセッサ３及び伝送部４を備えて構成され、これら入
力部２、メインマイクロプロセッサ３及び伝送部４は各
々内部バスＩＢで接続されている。一方、子局Ｂは、メ
インマイクロプロセッサ５、伝送部６及び子時計７で構
成され、メインマイクロプロセッサ５及び伝送部６は内
部バスＩＢで接続されている。
の被制御所としての子局を、集中管理部等の制御所とし
ての、親局からコンピュータ制御を行うものが益々普及
しつつある。このように、親局及び子局間で情報を伝送
し合う遠方監視制御装置における時刻同期装置において
は、事故情報の解析を目的として付加された時刻データ
の精度を向上させるために、親局と子局との間で一定時
間毎に時刻合わせが行われている。従来のこの種の遠方
監視制御装置における時刻同期装置としては、例えば特
開平２−２１４３９８号公報に示された装置がある。図
５はその構成図で、親局と子局との関係が１対１の場合
を示す。この図５において、１は親時計で、子局Ｂに対
して時刻合わせを行うために一定時間毎に割込信号Ｉｎ
を発生する。また親局Ａは、入力部２、メインマイクロ
プロセッサ３及び伝送部４を備えて構成され、これら入
力部２、メインマイクロプロセッサ３及び伝送部４は各
々内部バスＩＢで接続されている。一方、子局Ｂは、メ
インマイクロプロセッサ５、伝送部６及び子時計７で構
成され、メインマイクロプロセッサ５及び伝送部６は内
部バスＩＢで接続されている。
【０００３】この従来装置において、入力部２は親時計
１からの時刻データを取り込み、これを内部バスＩＢを
通してメインマイクロプロセッサ３に受け渡す。メイン
マイクロプロセッサ３は、この入力部２より時刻データ
を受け取ると子局Ｂに対する時刻合わせのための割込信
号Ｉｎの認識を行う機能を備えており、例えば毎正時及
び毎３０分の各１分前を認識すると、その旨を伝送部４
に知らせるようになっている。伝送部４は、親局Ａと子
局Ｂとの間で定められた伝送プロトコルにより伝送処理
を行うもので、親時計１から一定時間毎に送出される上
記割込信号Ｉｎが入力されるようになっており、サブマ
イクロプロセッサ（図示せず）を備えている。この伝送
部４は、メインマイクロプロセッサ３から毎正時及び３
０分の各１分前の信号が入力されると、次に親時計１か
ら出される割込信号Ｉｎが時刻合わせを開始すべき信号
であることを認識すると同時に、時刻合わせのための時
刻同期パルス（親時計時刻同期パルス）を生成し、子局
Ｂへ伝送する。子局Ｂは、伝送部６が親局Ａからの親時
計時刻同期パルス受信し、内部バスＩＢを通してメイン
マイクロプロセッサ５に親時計時刻同期パルスを渡す。
メインマイクロプロセッサ５は、親局Ａからの上記親時
計時刻同期パルスを割込みによって入力処理し、子時計
７の毎正時及び毎３０分の刻時タイミングを親時計時刻
同期パルスに合わすよう修正処理する。このようにし
て、親時計１の時刻に子時計７の時刻を３０分毎に同期
させて子時計７の時刻合わせをしている。
１からの時刻データを取り込み、これを内部バスＩＢを
通してメインマイクロプロセッサ３に受け渡す。メイン
マイクロプロセッサ３は、この入力部２より時刻データ
を受け取ると子局Ｂに対する時刻合わせのための割込信
号Ｉｎの認識を行う機能を備えており、例えば毎正時及
び毎３０分の各１分前を認識すると、その旨を伝送部４
に知らせるようになっている。伝送部４は、親局Ａと子
局Ｂとの間で定められた伝送プロトコルにより伝送処理
を行うもので、親時計１から一定時間毎に送出される上
記割込信号Ｉｎが入力されるようになっており、サブマ
イクロプロセッサ（図示せず）を備えている。この伝送
部４は、メインマイクロプロセッサ３から毎正時及び３
０分の各１分前の信号が入力されると、次に親時計１か
ら出される割込信号Ｉｎが時刻合わせを開始すべき信号
であることを認識すると同時に、時刻合わせのための時
刻同期パルス（親時計時刻同期パルス）を生成し、子局
Ｂへ伝送する。子局Ｂは、伝送部６が親局Ａからの親時
計時刻同期パルス受信し、内部バスＩＢを通してメイン
マイクロプロセッサ５に親時計時刻同期パルスを渡す。
メインマイクロプロセッサ５は、親局Ａからの上記親時
計時刻同期パルスを割込みによって入力処理し、子時計
７の毎正時及び毎３０分の刻時タイミングを親時計時刻
同期パルスに合わすよう修正処理する。このようにし
て、親時計１の時刻に子時計７の時刻を３０分毎に同期
させて子時計７の時刻合わせをしている。
【０００４】
【発明が解決しようとする課題】しかし上記従来の遠方
監視制御装置における時刻同期装置では、親時計１と子
時計７は別々の動作クロックで動作している。このた
め、親時計時刻同期パルスにより子時計７の時刻を修正
してから次の親時計時刻同期パルスを受けるまでの間
は、動作クロックの周期の違いにより時間の経過と共に
親局Ａと子局Ｂとの間で時刻ずれが生じ、その間に発生
した状変に付加する時刻データの精度が低くなり、事故
情報解析の信頼性の低下を招いた。
監視制御装置における時刻同期装置では、親時計１と子
時計７は別々の動作クロックで動作している。このた
め、親時計時刻同期パルスにより子時計７の時刻を修正
してから次の親時計時刻同期パルスを受けるまでの間
は、動作クロックの周期の違いにより時間の経過と共に
親局Ａと子局Ｂとの間で時刻ずれが生じ、その間に発生
した状変に付加する時刻データの精度が低くなり、事故
情報解析の信頼性の低下を招いた。
【０００５】この発明は上記のような課題を解決するた
めになされたもので、その第１の目的は一旦時刻合わせ
をした後、次の親時計時刻同期パルスを受けるまでの間
の時刻ずれの発生をなくして事故情報解析の信頼性を向
上させることであり、第２の目的は装置の構成をハード
ウェアのユニット化で実現可能として各構成部分の故障
等による交換要請に対して該当ユニットの交換のみの迅
速な対処を可能とすることであり、第３の目的は装置を
構成するハードウェア故障に対する信頼性を高めること
である。
めになされたもので、その第１の目的は一旦時刻合わせ
をした後、次の親時計時刻同期パルスを受けるまでの間
の時刻ずれの発生をなくして事故情報解析の信頼性を向
上させることであり、第２の目的は装置の構成をハード
ウェアのユニット化で実現可能として各構成部分の故障
等による交換要請に対して該当ユニットの交換のみの迅
速な対処を可能とすることであり、第３の目的は装置を
構成するハードウェア故障に対する信頼性を高めること
である。
【０００６】
【課題を解決するための手段】請求項１に記載された発
明は、動作クロック同期手段を備え、子時計の動作クロ
ック周期を変化させて親時計の動作クロックに同期させ
る構成である。
明は、動作クロック同期手段を備え、子時計の動作クロ
ック周期を変化させて親時計の動作クロックに同期させ
る構成である。
【０００７】請求項２に記載された発明は、請求項１に
記載された動作クロック同期手段が、時刻ずれ検出部と
水晶発振器とカウンタとプリセットカウンタとを備え、
時刻ずれ検出部が親時計と子時計の時間差及び親時計に
対する子時計の遅れ，進みの別を検出し、水晶発振器が
一定周期のパルスを出力し、カウンタが時刻ずれ検出部
で検出した時間差及び親時計に対する子時計の遅れ，進
みの別に応じ予め設定された初期値に対してアップ，ダ
ウンカウントし、プリセットカウンタがカウンタのアッ
プ，ダウンカウント後のカウント値がプリセット値とし
て設定されこのプリセット値を水晶発振器からの出力パ
ルスによりカウントダウンし、カウント値がゼロになっ
た時に子時計に動作クロックを出力する構成である。
記載された動作クロック同期手段が、時刻ずれ検出部と
水晶発振器とカウンタとプリセットカウンタとを備え、
時刻ずれ検出部が親時計と子時計の時間差及び親時計に
対する子時計の遅れ，進みの別を検出し、水晶発振器が
一定周期のパルスを出力し、カウンタが時刻ずれ検出部
で検出した時間差及び親時計に対する子時計の遅れ，進
みの別に応じ予め設定された初期値に対してアップ，ダ
ウンカウントし、プリセットカウンタがカウンタのアッ
プ，ダウンカウント後のカウント値がプリセット値とし
て設定されこのプリセット値を水晶発振器からの出力パ
ルスによりカウントダウンし、カウント値がゼロになっ
た時に子時計に動作クロックを出力する構成である。
【０００８】請求項３に記載された発明は、請求項１に
記載された動作クロック同期手段が、水晶発振器とプロ
グラムを用いたマイクロプロセッサによる処理手段とプ
リセットカウンタとを備え、水晶発振器が一定周期のパ
ルスを出力し、プログラムを用いたマイクロプロセッサ
による処理手段が親時計と子時計の時間差及び親時計に
対する子時計の遅れ，進みの別を検出しその時間差及び
親時計に対する子時計の遅れ，進みの別に応じ予め設定
された初期値に対してアップ，ダウンカウントし、プリ
セットカウンタが処理手段のアップ，ダウンカウント後
のカウント値がプリセット値として設定されこのプリセ
ット値を水晶発振器からの出力パルスによりカウントダ
ウンし、カウント値がゼロになった時に子時計に動作ク
ロックを出力する構成である。
記載された動作クロック同期手段が、水晶発振器とプロ
グラムを用いたマイクロプロセッサによる処理手段とプ
リセットカウンタとを備え、水晶発振器が一定周期のパ
ルスを出力し、プログラムを用いたマイクロプロセッサ
による処理手段が親時計と子時計の時間差及び親時計に
対する子時計の遅れ，進みの別を検出しその時間差及び
親時計に対する子時計の遅れ，進みの別に応じ予め設定
された初期値に対してアップ，ダウンカウントし、プリ
セットカウンタが処理手段のアップ，ダウンカウント後
のカウント値がプリセット値として設定されこのプリセ
ット値を水晶発振器からの出力パルスによりカウントダ
ウンし、カウント値がゼロになった時に子時計に動作ク
ロックを出力する構成である。
【０００９】
【作用】請求項１に記載された発明によれば、時刻同期
において子時計の動作クロック周期を変化させて親時計
の動作クロックに同期させることから、一旦時刻合わせ
をした後、次の親時計時刻同期パルスを受けるまでの間
の時刻ずれの発生をなくしてその間に発生した状変に付
加する時刻データの精度を高めることができ、事故情報
解析の信頼性を向上することができる。
において子時計の動作クロック周期を変化させて親時計
の動作クロックに同期させることから、一旦時刻合わせ
をした後、次の親時計時刻同期パルスを受けるまでの間
の時刻ずれの発生をなくしてその間に発生した状変に付
加する時刻データの精度を高めることができ、事故情報
解析の信頼性を向上することができる。
【００１０】請求項２に記載された発明によれば、請求
項１に記載された動作クロック同期手段が、時刻ずれ検
出部と水晶発振器とカウンタとプリセットカウンタとを
備えて構成され、これらはハードウェアのユニット化で
実現可能であることから、事故情報解析の信頼性向上に
加え、各構成部分に故障等が生じた場合、その故障等に
よる交換要請に対して該当ユニットの交換のみの迅速な
対処が可能になる。
項１に記載された動作クロック同期手段が、時刻ずれ検
出部と水晶発振器とカウンタとプリセットカウンタとを
備えて構成され、これらはハードウェアのユニット化で
実現可能であることから、事故情報解析の信頼性向上に
加え、各構成部分に故障等が生じた場合、その故障等に
よる交換要請に対して該当ユニットの交換のみの迅速な
対処が可能になる。
【００１１】請求項３に記載された発明によれば、請求
項１に記載された動作クロック同期手段の一部のプログ
ラムを用いたマイクロプロセッサによる処理手段が、子
時計の動作クロック周期を変化させ親時計の動作クロッ
クに同期させることから、ハードウェア構成部分が減少
し、したがって事故情報解析の信頼性向上に加え、ハー
ドウェア故障に対する信頼性を高めることができる。
項１に記載された動作クロック同期手段の一部のプログ
ラムを用いたマイクロプロセッサによる処理手段が、子
時計の動作クロック周期を変化させ親時計の動作クロッ
クに同期させることから、ハードウェア構成部分が減少
し、したがって事故情報解析の信頼性向上に加え、ハー
ドウェア故障に対する信頼性を高めることができる。
【００１２】
【実施例】以下、この発明の実施例を図面と共に前記従
来例と同一部分に同一符号を付して説明する。図１は実
施例の全体を示す構成図、図２は実施例の動作説明のた
めのタイムチャートである。図１において、１〜７は図
５と同様である。またＡは親局（制御所）、Ｂは子局
（被制御所）であることも図５と同様であるが、本発明
では、子局Ｂは従来装置構成に加え、子時計７の動作ク
ロック周期を変化させて親時計１の動作クロックに同期
させる動作クロック同期手段を備えている。この動作ク
ロック同期手段は、図１の実施例では符号８〜１１で示
す。このうち、８は親局Ａからの時刻同期パルス（親時
計時刻同期パルス）と子時計７からの時刻同期パルス
（子時計時刻同期パルス）の時間差及び親時計１に対す
る子時計７の遅れ，進みの別を検出する時刻ずれ検出部
で、例えば１つの分周回路８５と各一対のゲート回路８
６，８７、Ｓ−Ｒフリップフロップ回路８１，８２及び
ＡＮＤ回路８３，８４を図示するように接続して構成さ
れる。図示例では、親時計１に対して子時計７に遅れが
あることはＡＮＤ回路８３からパルス出力があることに
より、また親時計１に対して子時計７に進みがあること
はＡＮＤ回路８４からパルス出力があることにより、各
々検出され、また各パルス出力値が上記時間差を表わ
す。９は一定周期のパルスを出力する水晶発振器で、子
時計７に動作クロックを与えるためのものである。１０
は時刻ずれ検出部８で検出した時間差及び親時計１に対
する子時計７の遅れ，進みの別に応じ、予め設定された
初期値に対してアップ，ダウンカウントするカウンタ、
１１はこのカウンタ１０のアップ，ダウンカウント後の
カウント値がプリセット値として設定され、このプリセ
ット値を水晶発振器９からの出力パルスによりカウント
ダウンし、カウント値がゼロになった時に子時計７にパ
ルス（動作クロック）を出力するプリセットカウンタで
ある。
来例と同一部分に同一符号を付して説明する。図１は実
施例の全体を示す構成図、図２は実施例の動作説明のた
めのタイムチャートである。図１において、１〜７は図
５と同様である。またＡは親局（制御所）、Ｂは子局
（被制御所）であることも図５と同様であるが、本発明
では、子局Ｂは従来装置構成に加え、子時計７の動作ク
ロック周期を変化させて親時計１の動作クロックに同期
させる動作クロック同期手段を備えている。この動作ク
ロック同期手段は、図１の実施例では符号８〜１１で示
す。このうち、８は親局Ａからの時刻同期パルス（親時
計時刻同期パルス）と子時計７からの時刻同期パルス
（子時計時刻同期パルス）の時間差及び親時計１に対す
る子時計７の遅れ，進みの別を検出する時刻ずれ検出部
で、例えば１つの分周回路８５と各一対のゲート回路８
６，８７、Ｓ−Ｒフリップフロップ回路８１，８２及び
ＡＮＤ回路８３，８４を図示するように接続して構成さ
れる。図示例では、親時計１に対して子時計７に遅れが
あることはＡＮＤ回路８３からパルス出力があることに
より、また親時計１に対して子時計７に進みがあること
はＡＮＤ回路８４からパルス出力があることにより、各
々検出され、また各パルス出力値が上記時間差を表わ
す。９は一定周期のパルスを出力する水晶発振器で、子
時計７に動作クロックを与えるためのものである。１０
は時刻ずれ検出部８で検出した時間差及び親時計１に対
する子時計７の遅れ，進みの別に応じ、予め設定された
初期値に対してアップ，ダウンカウントするカウンタ、
１１はこのカウンタ１０のアップ，ダウンカウント後の
カウント値がプリセット値として設定され、このプリセ
ット値を水晶発振器９からの出力パルスによりカウント
ダウンし、カウント値がゼロになった時に子時計７にパ
ルス（動作クロック）を出力するプリセットカウンタで
ある。
【００１３】次にこの実施例の時刻同期装置の動作につ
いて図２を参照しながら説明する。なお、説明を簡素化
するために親時計１の誤差はないものとし、また親局Ａ
と子局Ｂとの間の伝送遅延は常に一定であるものとす
る。親局Ａにおいて、入力部２は親時計１からの時刻デ
ータを取り込み、これを内部バスＩＢを通してメインマ
イクロプロセッサ３に受け渡す。伝送部４はメインマイ
クロプロセッサ３からの例えば毎正時及び毎３０分の各
１分前の信号により、次に親時計１から出される割込信
号Ｉｎが時刻合わせを開始すべき信号であることを認識
し、親時計時刻同期パルスを３０分に１回、子局Ｂへ伝
送する。子局Ｂは、親局Ａからの親時計時刻同期パルス
を伝送部６で受信し、内部バスＩＢを通してメインマイ
クロプロセッサ５に渡す。親局Ａからの親時計時刻同期
パルスを受けたメインマイクロプロセッサ５は、子時計
７を親時計時刻同期パルスに合わすように修正処理し、
これにより親時計１の時刻に子時計７の時刻が合わされ
る。以上は従来装置と同様である。
いて図２を参照しながら説明する。なお、説明を簡素化
するために親時計１の誤差はないものとし、また親局Ａ
と子局Ｂとの間の伝送遅延は常に一定であるものとす
る。親局Ａにおいて、入力部２は親時計１からの時刻デ
ータを取り込み、これを内部バスＩＢを通してメインマ
イクロプロセッサ３に受け渡す。伝送部４はメインマイ
クロプロセッサ３からの例えば毎正時及び毎３０分の各
１分前の信号により、次に親時計１から出される割込信
号Ｉｎが時刻合わせを開始すべき信号であることを認識
し、親時計時刻同期パルスを３０分に１回、子局Ｂへ伝
送する。子局Ｂは、親局Ａからの親時計時刻同期パルス
を伝送部６で受信し、内部バスＩＢを通してメインマイ
クロプロセッサ５に渡す。親局Ａからの親時計時刻同期
パルスを受けたメインマイクロプロセッサ５は、子時計
７を親時計時刻同期パルスに合わすように修正処理し、
これにより親時計１の時刻に子時計７の時刻が合わされ
る。以上は従来装置と同様である。
【００１４】本発明では、この際、同時に、時刻ずれ検
出部８に親時計時刻同期パルス５１を送出する。時刻ず
れ検出部８は、メインマイクロプロセッサ５から出力さ
れた親局Ａからの親時計時刻同期パルス５１と、子時計
７からの子時計７の時刻同期パルス（子時計時刻同期パ
ルス）７１との時間差及び親時計に対する子時計の遅
れ，進みの別をＳ−Ｒフリップフロップ回路８１，８２
にて検出する。例えば、図２に示すように子時計７から
の子時計時刻同期パルス７１が親局Ａからの親時計時刻
同期パルス５１よりＴｄ秒進んでいる場合について説明
すると、まずＳ−Ｒフリップフロップ回路８２がセット
され、Ｔｄ秒後に親局Ａからの親時計時刻同期パルス５
１が入力されてリセットされる。なお、フリップフロッ
プ回路８２がセットされた場合は、ゲート回路８６にて
次にくる親時計時刻同期パルス５１でフリップフロップ
回路８１がセットされないように禁止している。これに
より、時間差に応じたパルス幅Ｔｄ秒の出力パルス８２
１を生成する。なお、出力パルス８１１ではなく出力パ
ルス８２１を生成することは親時計１に対して子時計７
が進んでいることを検出したことを意味する。ここで、
子時計７の動作クロック１１１の周期をＴｅとし、Ｔｅ
≒１秒とする。水晶発振器９の出力パルス９１の周期を
Ｔａ、その誤差をα、カウンタ１０とプリセットカウン
タ１１の初期値をＮ1とすると、Ｔａ＝（１−α）／Ｎ1
となる。これを分周回路８５にて分周比Ｎ2で分周す
る。この分周をして生成したパルス８５１の周期をＴｂ
とすると、Ｔｂ＝Ｎ2・Ｔａとなる。このパルス８５１
とパルス８２１をＡＮＤ回路８４に与え、それらのＡＮ
Ｄをとって差分パルス８４１を生成し、これをカウンタ
１０のカウントアップ入力部ＵＰへ入力する。この時、
差分パルス８４１の差分パルス数をＣＮ1とすると、Ｃ
Ｎ1＝Ｔｄ／Ｔｂとなる。次に、差分パルス８４１によ
りカウンタ１０の値はカウントアップされる。この時の
カウンタ１０の値をＣＮ2とすると、ＣＮ2＝Ｎ1＋ＣＮ1
となる。このＣＮ2をプリセット値１０１としてプリセ
ットカウンタ１１へ出力する。プリセットカウンタ１１
は、設定されたプリセット値ＣＮ2を水晶発振器９から
の出力パルス９１によりカウントダウンし、カウント値
がゼロになった時に子時計７へパルス１１１を出力する
と共に、カウンタ１０からのプリセット値１０１を再度
プリセットして上述と同様の動作を行う。子時計７は、
この出力パルス１１１を動作クロックとして動作する。
この時、子時計７の動作クロック周期ＴｅはＴｅ＝ＣＮ
2・Ｔａとなり、ここに前述したＣＮ2，Ｔａを各々代入
すると、Ｔｅ＝（１−α）＋Ｔｄ／Ｎ2となる。Ｔｄは
前３０分間の水晶発振器９の誤差αの集積であるのでＴ
ｄ＝１８００αとなり、これを代入すると、Ｔｅ＝１−
｛（Ｎ2−１８００）／Ｎ2｝αとなり、次に親時計１か
ら親時計時刻同期パルスを受信するまでの３０分後の時
刻誤差は前３０分に比べ（Ｎ2−１８００）／Ｎ2に減少
する。同様にして、更にその次の親時計１からの親時計
時刻同期パルス受信時の誤差を考えると、Ｔｅ＝１−
｛（Ｎ2−１８００）／Ｎ2｝2αとなる。このように、
前述と同様の動作をＮ回繰返し行うと、Ｔｅ＝１−
｛（Ｎ2−１８００）／Ｎ2｝Nαとなり、誤差αはゼロ
に収束し、親時計１と子時計７との動作クロックの同期
処理を終える。
出部８に親時計時刻同期パルス５１を送出する。時刻ず
れ検出部８は、メインマイクロプロセッサ５から出力さ
れた親局Ａからの親時計時刻同期パルス５１と、子時計
７からの子時計７の時刻同期パルス（子時計時刻同期パ
ルス）７１との時間差及び親時計に対する子時計の遅
れ，進みの別をＳ−Ｒフリップフロップ回路８１，８２
にて検出する。例えば、図２に示すように子時計７から
の子時計時刻同期パルス７１が親局Ａからの親時計時刻
同期パルス５１よりＴｄ秒進んでいる場合について説明
すると、まずＳ−Ｒフリップフロップ回路８２がセット
され、Ｔｄ秒後に親局Ａからの親時計時刻同期パルス５
１が入力されてリセットされる。なお、フリップフロッ
プ回路８２がセットされた場合は、ゲート回路８６にて
次にくる親時計時刻同期パルス５１でフリップフロップ
回路８１がセットされないように禁止している。これに
より、時間差に応じたパルス幅Ｔｄ秒の出力パルス８２
１を生成する。なお、出力パルス８１１ではなく出力パ
ルス８２１を生成することは親時計１に対して子時計７
が進んでいることを検出したことを意味する。ここで、
子時計７の動作クロック１１１の周期をＴｅとし、Ｔｅ
≒１秒とする。水晶発振器９の出力パルス９１の周期を
Ｔａ、その誤差をα、カウンタ１０とプリセットカウン
タ１１の初期値をＮ1とすると、Ｔａ＝（１−α）／Ｎ1
となる。これを分周回路８５にて分周比Ｎ2で分周す
る。この分周をして生成したパルス８５１の周期をＴｂ
とすると、Ｔｂ＝Ｎ2・Ｔａとなる。このパルス８５１
とパルス８２１をＡＮＤ回路８４に与え、それらのＡＮ
Ｄをとって差分パルス８４１を生成し、これをカウンタ
１０のカウントアップ入力部ＵＰへ入力する。この時、
差分パルス８４１の差分パルス数をＣＮ1とすると、Ｃ
Ｎ1＝Ｔｄ／Ｔｂとなる。次に、差分パルス８４１によ
りカウンタ１０の値はカウントアップされる。この時の
カウンタ１０の値をＣＮ2とすると、ＣＮ2＝Ｎ1＋ＣＮ1
となる。このＣＮ2をプリセット値１０１としてプリセ
ットカウンタ１１へ出力する。プリセットカウンタ１１
は、設定されたプリセット値ＣＮ2を水晶発振器９から
の出力パルス９１によりカウントダウンし、カウント値
がゼロになった時に子時計７へパルス１１１を出力する
と共に、カウンタ１０からのプリセット値１０１を再度
プリセットして上述と同様の動作を行う。子時計７は、
この出力パルス１１１を動作クロックとして動作する。
この時、子時計７の動作クロック周期ＴｅはＴｅ＝ＣＮ
2・Ｔａとなり、ここに前述したＣＮ2，Ｔａを各々代入
すると、Ｔｅ＝（１−α）＋Ｔｄ／Ｎ2となる。Ｔｄは
前３０分間の水晶発振器９の誤差αの集積であるのでＴ
ｄ＝１８００αとなり、これを代入すると、Ｔｅ＝１−
｛（Ｎ2−１８００）／Ｎ2｝αとなり、次に親時計１か
ら親時計時刻同期パルスを受信するまでの３０分後の時
刻誤差は前３０分に比べ（Ｎ2−１８００）／Ｎ2に減少
する。同様にして、更にその次の親時計１からの親時計
時刻同期パルス受信時の誤差を考えると、Ｔｅ＝１−
｛（Ｎ2−１８００）／Ｎ2｝2αとなる。このように、
前述と同様の動作をＮ回繰返し行うと、Ｔｅ＝１−
｛（Ｎ2−１８００）／Ｎ2｝Nαとなり、誤差αはゼロ
に収束し、親時計１と子時計７との動作クロックの同期
処理を終える。
【００１５】次に、子時計７からの子時計時刻同期パル
ス７１が親局Ａからの親時計時刻同期パルス５１よりＴ
ｄ秒遅れている場合について説明する。この場合、水晶
発振器９の出力パルス９１の周期ＴａはＴａ＝（１＋
α）／Ｎ1となる。まず、Ｓ−Ｒフリップフロップ回路
８１が親局Ａからの親時計時刻同期パルス５１の入力に
よりセットされ、Ｔｄ秒後の子時計７からの子時計時刻
同期パルス７１の入力によりリセットされる。この場合
も前述と同様に、ゲート回路８７にて次にくる親時計時
刻同期パルス５１でフリップフロップ回路８２がセット
されないように禁止している。次に、前述と同様に生成
された出力パルス８１１と、分周回路８５で分周された
パルス８５１をＡＮＤ回路８３に与え、それらのＡＮＤ
をとって差分パルス８３１を生成し、これをカウンタ１
０のカウントダウン入力部ＤＯＷＮへ入力する。次に、
差分パルス８３１によりカウンタ１０の値はカウントダ
ウンされる。この時のカウンタ１０の値ＣＮ2はＣＮ2＝
Ｎ1−ＣＮ1となる。この値をプリセット値１０１として
プリセットカウンタ１１へ出力して、前述と同様の動作
をＮ回繰り返すと、子時計７の動作クロック周期Ｔｅ＝
１＋｛（Ｎ2−１８００）／Ｎ2｝Nαとなり、同様に誤
差αはゼロに収束し、親時計１と子時計７との動作クロ
ックの同期処理を終える。なお、上記実施例では子時計
７の刻時単位を１秒とし、動作クロック１１１を１秒に
した場合について述べたが、動作クロック１１１を更に
短くすれば子時計７の刻時単位をミリ秒やマイクロ秒に
できることはいうまでもない。また、カウンタ１０，プ
リセットカウンタ１１の初期値Ｎ1や分周回路８５の分
周比Ｎ2は水晶発振器９の発振周波数や精度、子時計７
の刻時単位、親局Ａからの親時計時刻同期パルス５１の
周期等を考慮して適宜選定する。
ス７１が親局Ａからの親時計時刻同期パルス５１よりＴ
ｄ秒遅れている場合について説明する。この場合、水晶
発振器９の出力パルス９１の周期ＴａはＴａ＝（１＋
α）／Ｎ1となる。まず、Ｓ−Ｒフリップフロップ回路
８１が親局Ａからの親時計時刻同期パルス５１の入力に
よりセットされ、Ｔｄ秒後の子時計７からの子時計時刻
同期パルス７１の入力によりリセットされる。この場合
も前述と同様に、ゲート回路８７にて次にくる親時計時
刻同期パルス５１でフリップフロップ回路８２がセット
されないように禁止している。次に、前述と同様に生成
された出力パルス８１１と、分周回路８５で分周された
パルス８５１をＡＮＤ回路８３に与え、それらのＡＮＤ
をとって差分パルス８３１を生成し、これをカウンタ１
０のカウントダウン入力部ＤＯＷＮへ入力する。次に、
差分パルス８３１によりカウンタ１０の値はカウントダ
ウンされる。この時のカウンタ１０の値ＣＮ2はＣＮ2＝
Ｎ1−ＣＮ1となる。この値をプリセット値１０１として
プリセットカウンタ１１へ出力して、前述と同様の動作
をＮ回繰り返すと、子時計７の動作クロック周期Ｔｅ＝
１＋｛（Ｎ2−１８００）／Ｎ2｝Nαとなり、同様に誤
差αはゼロに収束し、親時計１と子時計７との動作クロ
ックの同期処理を終える。なお、上記実施例では子時計
７の刻時単位を１秒とし、動作クロック１１１を１秒に
した場合について述べたが、動作クロック１１１を更に
短くすれば子時計７の刻時単位をミリ秒やマイクロ秒に
できることはいうまでもない。また、カウンタ１０，プ
リセットカウンタ１１の初期値Ｎ1や分周回路８５の分
周比Ｎ2は水晶発振器９の発振周波数や精度、子時計７
の刻時単位、親局Ａからの親時計時刻同期パルス５１の
周期等を考慮して適宜選定する。
【００１６】上記実施例では、動作クロック同期手段を
構成する時刻ずれ検出部８、水晶発振器９、カウンタ１
０及びプリセットカウンタ１１の全てをハードウェアで
実現する場合について述べたが、図３に示すように、動
作クロック同期手段の一部をプログラムを用いたマイク
ロプロセッサ５による処理手段で構成するようにしても
よい。すなわち、図３に示す実施例では、図１中の時刻
ずれ検出部８、水晶発振器９、カウンタ１０及びプリセ
ットカウンタ１１のうち水晶発振器９及びプリセットカ
ウンタ１１は同様に備えるが、時刻ずれ検出部８及びカ
ウンタ１０の機能をプログラムを用いたマイクロプロセ
ッサ５にて受け持ち、親時計１と子時計７との動作クロ
ックの同期処理をするようにしたものである。これを、
図４のフローチャートを参照して説明する。まず、ステ
ップＳ１にて親局Ａより親時計時刻同期パルス５１を受
信すると、ステップＳ２でその時の子時計７の時刻デー
タを読み込む。ステップＳ３にて親時計１と子時計７の
時刻を比較し、子時計７が親時計１より進んでいる場合
はプラス、子時計７が親時計１より遅れている場合はマ
イナスとして時間差を算出し、ステップＳ４で前１０回
の移動平均処理を行い、修正時間を算出する。次に、ス
テップＳ５で予め設定された初期値であるＮ1を加算
し、ステップＳ６でプリセットカウンタ１１へプリセッ
ト値として出力する。ここまでを、プログラムを用いた
マイクロプロセッサ５による処理手段で行うもので、ス
テップＳ６のディジタル出力値をプリセット値としてプ
リセットカウンタ１１へ出力し、以後は図１に示す実施
例と同様にハードウェアにて処理して親時計１と子時計
７との動作クロックの同期処理を行う。図３に示す実施
例によれば、図１に示す実施例よりもハードウェア構成
が簡略化され、ハードウェアの故障に対する信頼性を高
めることができる。なお、上記実施例のいずれも、親局
と子局との関係が１対１の場合を例にとって説明した
が、親局と子局との関係が１対複数の場合にあってもこ
の発明を適用できることはいうまでもない。この場合
は、各子局を上記実施例における子局と同様に構成すれ
ばよい。
構成する時刻ずれ検出部８、水晶発振器９、カウンタ１
０及びプリセットカウンタ１１の全てをハードウェアで
実現する場合について述べたが、図３に示すように、動
作クロック同期手段の一部をプログラムを用いたマイク
ロプロセッサ５による処理手段で構成するようにしても
よい。すなわち、図３に示す実施例では、図１中の時刻
ずれ検出部８、水晶発振器９、カウンタ１０及びプリセ
ットカウンタ１１のうち水晶発振器９及びプリセットカ
ウンタ１１は同様に備えるが、時刻ずれ検出部８及びカ
ウンタ１０の機能をプログラムを用いたマイクロプロセ
ッサ５にて受け持ち、親時計１と子時計７との動作クロ
ックの同期処理をするようにしたものである。これを、
図４のフローチャートを参照して説明する。まず、ステ
ップＳ１にて親局Ａより親時計時刻同期パルス５１を受
信すると、ステップＳ２でその時の子時計７の時刻デー
タを読み込む。ステップＳ３にて親時計１と子時計７の
時刻を比較し、子時計７が親時計１より進んでいる場合
はプラス、子時計７が親時計１より遅れている場合はマ
イナスとして時間差を算出し、ステップＳ４で前１０回
の移動平均処理を行い、修正時間を算出する。次に、ス
テップＳ５で予め設定された初期値であるＮ1を加算
し、ステップＳ６でプリセットカウンタ１１へプリセッ
ト値として出力する。ここまでを、プログラムを用いた
マイクロプロセッサ５による処理手段で行うもので、ス
テップＳ６のディジタル出力値をプリセット値としてプ
リセットカウンタ１１へ出力し、以後は図１に示す実施
例と同様にハードウェアにて処理して親時計１と子時計
７との動作クロックの同期処理を行う。図３に示す実施
例によれば、図１に示す実施例よりもハードウェア構成
が簡略化され、ハードウェアの故障に対する信頼性を高
めることができる。なお、上記実施例のいずれも、親局
と子局との関係が１対１の場合を例にとって説明した
が、親局と子局との関係が１対複数の場合にあってもこ
の発明を適用できることはいうまでもない。この場合
は、各子局を上記実施例における子局と同様に構成すれ
ばよい。
【００１７】
【発明の効果】請求項１に記載された発明によれば、子
時計の動作クロック周期を変化させて親時計の動作クロ
ックに同期させる構成としたから、一旦時刻合わせをし
た後、次の親時計時刻同期パルスを受けるまでの間の時
刻ずれの発生をなくすことができ、事故情報解析の信頼
性を向上することができる。
時計の動作クロック周期を変化させて親時計の動作クロ
ックに同期させる構成としたから、一旦時刻合わせをし
た後、次の親時計時刻同期パルスを受けるまでの間の時
刻ずれの発生をなくすことができ、事故情報解析の信頼
性を向上することができる。
【００１８】請求項２に記載された発明によれば、請求
項１に記載された動作クロック同期手段を、時刻ずれ検
出部と水晶発振器とカウンタとプリセットカウンタとを
備えた構成としたから、全ての構成がハードウェアのユ
ニット化で実現可能となり、したがって上記請求項１の
効果に加え、各構成部分に故障等が生じた場合、その故
障等による交換要請に対して該当ユニットの交換のみの
迅速な対処が可能となる。
項１に記載された動作クロック同期手段を、時刻ずれ検
出部と水晶発振器とカウンタとプリセットカウンタとを
備えた構成としたから、全ての構成がハードウェアのユ
ニット化で実現可能となり、したがって上記請求項１の
効果に加え、各構成部分に故障等が生じた場合、その故
障等による交換要請に対して該当ユニットの交換のみの
迅速な対処が可能となる。
【００１９】請求項３に記載された発明によれば、請求
項１に記載された動作クロック同期手段の一部をプログ
ラムを用いたマイクロプロセッサによる処理手段で構成
したから、ハードウェア構成部分が減少し、したがって
上記請求項１の効果に加え、ハードウェア故障に対する
信頼性を高めることができる。
項１に記載された動作クロック同期手段の一部をプログ
ラムを用いたマイクロプロセッサによる処理手段で構成
したから、ハードウェア構成部分が減少し、したがって
上記請求項１の効果に加え、ハードウェア故障に対する
信頼性を高めることができる。
【図１】 この発明の実施例の全体を示す構成図であ
る。
る。
【図２】 実施例の動作説明のためのタイムチャートで
ある。
ある。
【図３】 この発明の他の実施例の全体を示す構成図で
ある。
ある。
【図４】 他の実施例の動作説明のためのフローチャー
トである。
トである。
【図５】 従来の装置の構成図である。
Ａ 親局（制御所）、Ｂ 子局（被制御所）、１ 親時
計、２ 入力部、３ メインマイクロプロセッサ、４
伝送部、５ メインマイクロプロセッサ、６ 伝送部、
７ 子時計、８ 時刻ずれ検出部、９ 水晶発振器、１
０ カウンタ、１１ プリセットカウンタ。
計、２ 入力部、３ メインマイクロプロセッサ、４
伝送部、５ メインマイクロプロセッサ、６ 伝送部、
７ 子時計、８ 時刻ずれ検出部、９ 水晶発振器、１
０ カウンタ、１１ プリセットカウンタ。
Claims (3)
- 【請求項１】 制御所に設けられた親時計からの時刻デ
ータに基づき一定時間毎に親時計時刻同期パルスを被制
御所に伝送し、子局に設けた子時計の時刻を修正処理し
て親時計の時刻に合わせる遠方監視制御装置における時
刻同期装置において、子時計の動作クロック周期を変化
させて親時計の動作クロックに同期させる動作クロック
同期手段を備えたことを特徴とする遠方監視制御装置に
おける時刻同期装置。 - 【請求項２】 上記動作クロック同期手段は、親時計と
子時計の時間差及び親時計に対する子時計の遅れ，進み
の別を検出する時刻ずれ検出部と、一定周期のパルスを
出力する水晶発振器と、上記時刻ずれ検出部で検出した
時間差及び親時計に対する子時計の遅れ，進みの別に応
じ予め設定された初期値に対してアップ，ダウンカウン
トするカウンタと、このカウンタのアップ，ダウンカウ
ント後のカウント値がプリセット値として設定されこの
プリセット値を上記水晶発振器からの出力パルスにより
カウントダウンし、カウント値がゼロになった時に子時
計に動作クロックを出力するプリセットカウンタとを備
えたことを特徴とする請求項１に記載の遠方監視制御装
置における時刻同期装置。 - 【請求項３】 上記動作クロック同期手段は、一定周期
のパルスを出力する水晶発振器と、親時計と子時計の時
間差及び親時計に対する子時計の遅れ，進みの別を検出
しその時間差及び親時計に対する子時計の遅れ，進みの
別に応じ予め設定された初期値に対してアップ，ダウン
カウントするプログラムを用いたマイクロプロセッサに
よる処理手段と、この処理手段のアップ，ダウンカウン
ト後のカウント値がプリセット値として設定されこのプ
リセット値を上記水晶発振器からの出力パルスによりカ
ウントダウンし、カウント値がゼロになった時に子時計
に動作クロックを出力するプリセットカウンタとを備え
たことを特徴とする請求項１に記載の遠方監視制御装置
における時刻同期装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7130282A JPH08328691A (ja) | 1995-05-29 | 1995-05-29 | 遠方監視制御装置における時刻同期装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7130282A JPH08328691A (ja) | 1995-05-29 | 1995-05-29 | 遠方監視制御装置における時刻同期装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08328691A true JPH08328691A (ja) | 1996-12-13 |
Family
ID=15030592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7130282A Pending JPH08328691A (ja) | 1995-05-29 | 1995-05-29 | 遠方監視制御装置における時刻同期装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08328691A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001024630A (ja) * | 1999-05-11 | 2001-01-26 | Canon Inc | ２つのネットワーク間での同期方法および装置 |
| JP2002354536A (ja) * | 2001-05-25 | 2002-12-06 | Mitsubishi Electric Corp | 無線通信システム及び基地局のフレーム同期方法 |
| JP2008072707A (ja) * | 2006-09-15 | 2008-03-27 | Internatl Business Mach Corp <Ibm> | Ｓｔｐのためのｐｐｓ接続装置（時間同期装置）、時間同期システム、およびｓｔｐのためのｐｐｓ接続あるいは時間同期装置を提供する方法 |
| JP2009105775A (ja) * | 2007-10-24 | 2009-05-14 | Chugoku Electric Power Co Inc:The | 時刻同期装置および保護継電システム |
| KR101379248B1 (ko) * | 2012-07-27 | 2014-03-28 | 삼성중공업 주식회사 | 이더넷 통신 시스템 및 시간 동기화 방법 |
Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5819587A (ja) * | 1981-07-27 | 1983-02-04 | Matsushita Electric Ind Co Ltd | 計算機用時計 |
| JPS5850031A (ja) * | 1981-09-21 | 1983-03-24 | Hitachi Ltd | 計算機の時刻補正方式 |
| JPS62108184A (ja) * | 1985-11-06 | 1987-05-19 | Nec Eng Ltd | デジタル時計装置 |
| JPS6324793A (ja) * | 1986-07-17 | 1988-02-02 | Toshiba Corp | 遠方監視制御装置 |
| JPH0239219A (ja) * | 1988-07-28 | 1990-02-08 | Nec Corp | 時刻機構 |
| JPH0283606A (ja) * | 1988-09-20 | 1990-03-23 | Meidensha Corp | リアルタイムシステムの時間補正方式 |
| JPH0269790U (ja) * | 1988-11-14 | 1990-05-28 | ||
| JPH02309411A (ja) * | 1989-05-25 | 1990-12-25 | Nippon Telegr & Teleph Corp <Ntt> | 実時間タイマ設定装置 |
| JPH0325518A (ja) * | 1989-06-23 | 1991-02-04 | Nec Corp | 時刻同期方式 |
| JPH03143045A (ja) * | 1989-10-27 | 1991-06-18 | Fujitsu Ltd | 同期網接続端末の時刻校正方式 |
| JPH04168807A (ja) * | 1990-11-01 | 1992-06-17 | Nec Corp | タイマー装置 |
| JPH04195409A (ja) * | 1990-11-28 | 1992-07-15 | Mitsubishi Electric Corp | 時計管理システム |
| JPH04264290A (ja) * | 1991-02-20 | 1992-09-21 | Toshiba Corp | クロック回路 |
| JPH0627265A (ja) * | 1992-04-17 | 1994-02-04 | Seiko Epson Corp | 論理緩急装置 |
| JPH0844457A (ja) * | 1994-07-29 | 1996-02-16 | Toshiba Corp | マスター・スレーブ情報処理装置 |
| JPH08320734A (ja) * | 1995-05-24 | 1996-12-03 | Nec Corp | 情報処理装置の内蔵時計 |
-
1995
- 1995-05-29 JP JP7130282A patent/JPH08328691A/ja active Pending
Patent Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5819587A (ja) * | 1981-07-27 | 1983-02-04 | Matsushita Electric Ind Co Ltd | 計算機用時計 |
| JPS5850031A (ja) * | 1981-09-21 | 1983-03-24 | Hitachi Ltd | 計算機の時刻補正方式 |
| JPS62108184A (ja) * | 1985-11-06 | 1987-05-19 | Nec Eng Ltd | デジタル時計装置 |
| JPS6324793A (ja) * | 1986-07-17 | 1988-02-02 | Toshiba Corp | 遠方監視制御装置 |
| JPH0239219A (ja) * | 1988-07-28 | 1990-02-08 | Nec Corp | 時刻機構 |
| JPH0283606A (ja) * | 1988-09-20 | 1990-03-23 | Meidensha Corp | リアルタイムシステムの時間補正方式 |
| JPH0269790U (ja) * | 1988-11-14 | 1990-05-28 | ||
| JPH02309411A (ja) * | 1989-05-25 | 1990-12-25 | Nippon Telegr & Teleph Corp <Ntt> | 実時間タイマ設定装置 |
| JPH0325518A (ja) * | 1989-06-23 | 1991-02-04 | Nec Corp | 時刻同期方式 |
| JPH03143045A (ja) * | 1989-10-27 | 1991-06-18 | Fujitsu Ltd | 同期網接続端末の時刻校正方式 |
| JPH04168807A (ja) * | 1990-11-01 | 1992-06-17 | Nec Corp | タイマー装置 |
| JPH04195409A (ja) * | 1990-11-28 | 1992-07-15 | Mitsubishi Electric Corp | 時計管理システム |
| JPH04264290A (ja) * | 1991-02-20 | 1992-09-21 | Toshiba Corp | クロック回路 |
| JPH0627265A (ja) * | 1992-04-17 | 1994-02-04 | Seiko Epson Corp | 論理緩急装置 |
| JPH0844457A (ja) * | 1994-07-29 | 1996-02-16 | Toshiba Corp | マスター・スレーブ情報処理装置 |
| JPH08320734A (ja) * | 1995-05-24 | 1996-12-03 | Nec Corp | 情報処理装置の内蔵時計 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001024630A (ja) * | 1999-05-11 | 2001-01-26 | Canon Inc | ２つのネットワーク間での同期方法および装置 |
| JP2002354536A (ja) * | 2001-05-25 | 2002-12-06 | Mitsubishi Electric Corp | 無線通信システム及び基地局のフレーム同期方法 |
| JP2008072707A (ja) * | 2006-09-15 | 2008-03-27 | Internatl Business Mach Corp <Ibm> | Ｓｔｐのためのｐｐｓ接続装置（時間同期装置）、時間同期システム、およびｓｔｐのためのｐｐｓ接続あるいは時間同期装置を提供する方法 |
| JP2009105775A (ja) * | 2007-10-24 | 2009-05-14 | Chugoku Electric Power Co Inc:The | 時刻同期装置および保護継電システム |
| KR101379248B1 (ko) * | 2012-07-27 | 2014-03-28 | 삼성중공업 주식회사 | 이더넷 통신 시스템 및 시간 동기화 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2723691B2 (ja) | 可変タイミング信号発生回路 | |
| US6297702B1 (en) | Phase lock loop system and method | |
| JPH07182067A (ja) | ローカル発振器と基準信号との周波数差の検知装置 | |
| US20170230126A1 (en) | Network system, time master station, and time slave station | |
| JPH08328691A (ja) | 遠方監視制御装置における時刻同期装置 | |
| JP2000244385A (ja) | フレーム生成回路 | |
| US4462031A (en) | Traffic synchronization device | |
| JPH11305812A (ja) | 分散型ｃｐｕシステムの同期方法 | |
| JPH10126329A (ja) | 移動体通信装置の受信回路 | |
| JPH09502594A (ja) | デジタル位相ロック・ループ | |
| JP2821091B2 (ja) | 遠方監視制御装置および時刻同期装置 | |
| JPH1079645A (ja) | 周波数選択装置及びそれに設けられた同期検出器 | |
| JP2008205805A (ja) | 間欠受信装置 | |
| JP2766838B2 (ja) | 時刻データ受信装置 | |
| JPH06343235A (ja) | 監視制御装置 | |
| JPH09270783A (ja) | フレーム同期装置 | |
| JP2678172B2 (ja) | 時刻データ受信装置および時刻修正装置 | |
| JPS6327121A (ja) | クロツク回路の自動同期装置 | |
| JPH0616619B2 (ja) | 同期外れ検出回路 | |
| JPH07141307A (ja) | マルチプロセッサシステムの同期化回路 | |
| JP3021525B2 (ja) | 同期信号の即時同期方式 | |
| JP3808424B2 (ja) | Ｐｌｌ回路および位相同期方法 | |
| NZ206464A (en) | Phase adjusting pulse corrector | |
| JP2766837B2 (ja) | 時刻データ送信装置 | |
| JPS6367022A (ja) | 位相同期回路 |