JPH1079645A - 周波数選択装置及びそれに設けられた同期検出器 - Google Patents

周波数選択装置及びそれに設けられた同期検出器

Info

Publication number
JPH1079645A
JPH1079645A JP9197180A JP19718097A JPH1079645A JP H1079645 A JPH1079645 A JP H1079645A JP 9197180 A JP9197180 A JP 9197180A JP 19718097 A JP19718097 A JP 19718097A JP H1079645 A JPH1079645 A JP H1079645A
Authority
JP
Japan
Prior art keywords
signal
output
input
frequency
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP9197180A
Other languages
English (en)
Inventor
Alain Vigne
ヴィーニュ アラン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JPH1079645A publication Critical patent/JPH1079645A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Abstract

(57)【要約】 【課題】 周波数選択装置の分周器の出力信号と基準信
号との間の同期を正確に検出する。 【解決手段】 周波数選択装置は、発振器ＯＳＣと、ミ
キサＭと、分周器ＤＩＶと、位相検出器ＰＤと、分周器
ＤＩＶの出力信号のアクティブエッジを含む所定時間の
間隔中にアクティブである窓信号を発生させる手段Ｍ
と、フリップフロップＬとを具える。スリップフロップ
Ｌのデータ入力部Ｄを、窓信号を受信するためのものと
し、フリップフロップＬのクロック入力部を、基準信号
Ｖref を受信するためのものとし、フリップフロップＬ
のデータ出力部Ｑが周波数選択装置の出力部を構成す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、無線周波数と称す
る周波数の電気的な無線信号を受信するための第１入力
部を有する周波数選択装置であって、この電気的な無線
信号を、所定の範囲内にある周波数を有する複数の信号
から選択し、前記装置は、選択すべき前記電気的な無線
信号の周波数を規定する制御信号を受信するための第２
入力部と、中間周波数と称する周波数を固定する信号を
発生させるための第１出力部と、前記無線周波数が前記
制御信号によって規定された周波数に対応することを表
す信号を発生させるための第２出力部とを有し、前記装
置は、同調信号を受信するための同調入力部及び周波数
が前記同調信号に依存する信号を発生させるための出力
部を有する発振器と、前記装置の第１入力部を構成する
とともに前記電気的な無線信号を受信するための第１入
力部、前記発振器の出力部に接続した第２入力部、及び
前記装置の第１出力部を構成するとともに周波数が前記
第１入力部で受信した信号の周波数と前記第２入力部で
受信した信号の周波数との差に等しい信号を発生させる
ための出力部を有するミキサと、前記発振器の出力部に
接続した第１入力部、前記装置の第２入力部を構成する
第２入力部、及び周波数が前記第１入力部で受信した信
号の周波数に等しい信号を前記第２入力部で受信した制
御信号によって規定した数で除算したものを発生させる
ための出力部を有する分周器と、固定周波数を有する基
準信号を受信するための第１入力部、前記分周器の出力
部に接続した第２入力部、及び前記発振器の入力部に接
続した出力部を有する位相検出器とを有する周波数選択
装置に関するものである。
【０００２】
【従来の技術】このような装置は、通常、テレビジョン
受像機又は無線電話機に組み込まれた受信ユニットに用
いられている。これら装置において、位相検出器は、二
つの入力部で受信する信号に同期する。これら信号に同
期することができない場合、発振器に同調信号を供給し
て出力信号の周波数を調整する。発振器の出力信号の周
波数により、周波数が制御信号によって規定された要求
される無線周波数（この状況を「同期」と称する。）に
相当する電気的な無線信号を選択できる場合、分周器の
出力信号は基準信号と同位相となり、位相検出器はもは
や同調信号を発振器に供給しない。現存する周波数選択
装置の大部分において、このような同調信号が存在しな
いことが検出され、それは同期を表す。
【０００３】
【発明が解決しようとする課題】同調信号を、所定の要
求に応じて発生させる。電荷の送り出しを開始すること
が最も頻繁に意図され、これにより発振器の所定の素子
のバイアスを修正することができる。これら要求に起因
する同調信号の特定の形状により、正確な同期を検出す
ることができない。
【０００４】本発明の目的は、分周器の出力信号と基準
信号との間の同期を検出するとともにそれが同期を表す
周波数選択装置を提案することにより、このような正確
さの欠如を大幅に直すことである。
【０００５】
【課題を解決するための手段】本発明による周波数選択
装置は、前記装置は、各々が前記分周器の出力信号のア
クティブエッジを含む所定時間の間隔中にアクティブで
ある窓信号を発生させる手段と、データ入力部、クロッ
ク入力部、及びデータ出力部を有するフリップフロップ
とを更に具え、前記データ入力部を、前記窓信号を受信
するためのものとし、前記クロック入力部を、前記基準
信号を受信するためのものとし、前記データ出力部が前
記装置の出力部を構成するようにしたことを特徴とする
ものである。
【０００６】分周器の出力信号及び基準信号が同期状態
であるとき、窓信号は基準信号のアクティブエッジを形
成する。その結果、フリップフロップの出力信号はアク
ティブレベルに設定され、したがって同期状態で信号送
信する。
【０００７】本発明の変形例は、装置を同期させること
なく窓信号をアクティブにする時間間隔中に基準信号の
アクティブエッジを急に発生させる状況を免れるこのよ
うな周波数選択装置となる。
【０００８】このような変形例において、上記周波数選
択装置は、前記フリップフロップのデータ出力部と前記
装置の第２出力部との間に配置したデジタルローパスフ
ィルタを具えることを特徴とするものである。
【０００９】この変形例の特定例において、この周波数
選択装置は、前記デジタルフィルタが、前記フリップフ
ロップの出力部に接続した計数／初期化識別入力部、前
記基準信号を受信するためのクロック入力部、及びＰ個
の出力部を有し、Ｍ＝２P の関係があり、前記計数／初
期化識別入力部がアクティブレベルの際に計数を認識
し、イナクティブレベルの際には各出力部をイナクティ
ブレベルにセットするモジュロ−Ｍカウンタと、前記カ
ウンタのＰ個の出力部に接続するＰ個の入力部及び前記
装置の第２出力部を構成する出力部を有し、前記カウン
タの全ての出力部がアクティブレベルのときにはアクテ
ィブレベルにセットするとともに前記カウンタがその計
数／初期化識別入力部でイナクティブレベルを受信する
までこのレベルを維持する信号を発生させるようにした
検出モジュールとを具えることを特徴とするものであ
る。
【００１０】窓信号を得る複数のモードが存在する。本
発明の変形例は、それが追加の素子を要求しない点で好
適なモードを提案する。この変形例は、前記分周器を、
縦続に配置したＮ個の基本モジュールで構成し、その各
々は、データ入力部、データ出力部及びパルス出力部を
有し、第１の前記基本モジュールの入力部は、前記分周
器の第１入力部を構成し、各基本モジュールを、分周動
作を行い、ゆのデータ出力部にこの分周動作に起因する
信号を発生させ、かつ、前記分周器の出力信号の各周期
の間、前記入力信号の第１アクティブ状態中にアクティ
ブとなるとともにそれ以外ではイナクティブとなる信号
をそのパルス出力部に発生させるようにした周波数選択
装置において、ｉを１からＮの間で変動させることがで
きるｉ番目の基本モジュールの出力を、前記分周器の出
力を形成するために前記分周器の第２入力部で受信した
制御信号によって選択する場合、前記窓信号を、始めか
らｉ番目までの基本モジュールのうちの一つのパルス出
力部に供給される信号のうちの一つとしたことを特徴と
する周波数選択装置を提供する。
【００１１】この変形例は、基本モジュールの縦続配置
によって生じる遅延を利用する。実際、各基本モジュー
ルの出力部に存在する信号は、その入力部に存在する信
号に対して所定の遅延を有する。この遅延は、以前の基
本モジュールのうちの一つのパルス出力部から生じた信
号によって形成すべき基本モジュールの出力信号のアク
ティブエッジに対して十分である。
【００１２】このような変形例により、最も正確に同期
検出するパルス幅を有する基本モジュールのパルス出力
部から発生した信号のうちの一つを分周器の出力信号の
関数として多重化することかによって選択することもで
きる。分周器の出力信号の選択を、例えば制御信号によ
り制御されたマルチプレクサによって実現されるので、
この制御信号は、最も適合した窓信号を同時に選択する
ことができる。
【００１３】本発明の他の変形例は、分周器がこれまで
説明したものと相違する構造を有する場合、窓信号を発
生させるモードを提供する。この変形例は、前記分周器
が、各々が入力信号を受信するためのデータ入力部及び
その入力部で受信した信号の周波数の１／Ｋの周波数を
有する信号を発生させるためのデータ出力部を有し、前
記出力部を次の前記入力部に接続し、Ｎ番目の出力部が
前記分周器の出力部を構成し、各々が、前記分周器の出
力信号の各周期の間、前記入力信号の第１のアクティブ
状態中にアクティブであるとともにそれ以外ではイナク
ティブである信号を発生させるためのパルス出力部も有
するＮ個の基本モジュールと、前記分周器の第２入力部
を構成する入力部及び各々が前記基本モジュールの入力
信号の周波数とその出力信号の周波数との間の比Ｋを規
定するＮ個の出力部を有するデコーダとを具える周波数
選択装置において、前記窓信号を、前記基本モジュール
のパルス出力部から発生した信号のうちの一つとした周
波数選択装置に関するものである。
【００１４】この変形例の特に好適な例において、この
ような周波数選択装置は、Ｎ個のデータ入力部、制御入
力部、及びデータ出力部を有するマルチプレクサを具
え、前記Ｎ個のデータ入力部の各々を、前記分周器の基
本モジュールのうちの一つのパルス出力部に接続し、前
記デコーダは、前記マルチプレクサの制御入力部に接続
した追加の出力部を有し、これにより前記マルチプレク
サがその出力部で窓信号を発生させるようにすることが
でき、その窓信号を、ｊ番目の基本モジュールのパルス
出力部から発生した信号によって構成し、ｊを、前記制
御信号の関数として１からＮの間で変動させるようにし
たことを特徴とするものである。
【００１５】このような変形例により、窓信号を構成す
る基本モジュールのパルス出力部から発生した信号のう
ちの一つの多重化による選択、したがって同期検出の正
確さを規定する上記信号のパルス幅の選択を行うことが
できる。
【００１６】最も一般的な形態において、本発明は、第
１入力信号を受信するための第１入力部、第２入力信号
を受信するための第２入力部、及び出力部を有し、各々
が前記第１入力信号のアクティブエッジを含む所定時間
の間隔中にアクティブとなる窓信号を発生させる手段
と、データ入力部、クロック入力部、及びデータ出力部
を有するフリップフロップとを具え、前記データ入力部
を、前記窓信号を受信するためのものとし、前記クロッ
ク入力部を、前記第２入力信号を受信するためのものと
し、前記データ出力部が前記第２出力部を構成するよう
にしたことを特徴とする同期検出器に関するものであ
る。
【００１７】このような検出器は全てのタイプのシステ
ムに用いるのに好適であり、その動作は、例えば変調器
／復調器又は適合性フィルタのように、その入力部で受
信された信号の周波数の関数として展開する必要があ
る。
【００１８】第１及び第２入力信号が互いに同相になる
ことなく窓信号がアクティブとなる時間間隔中第２信号
のアクティブエッジが急に発生する状況を免れるように
したこのような検出器の変形は、前記フリップフロップ
のデータ出力部と前記同期検出器の出力部との間に配置
されたデジタルローパスフィルタを具える同期検出器を
提供する。
【００１９】
【発明の実施の形態】図１は、本発明による周波数選択
装置を線図的に示す。この装置は、電気的な無線信号Ｒ
Ｆを受信する第１入力部を有し、この信号の周波数は無
線周波数と称される。この電気的な無線信号を、周波数
が所定の範囲内にある複数の信号から選択する。この装
置は、選択すべき電気的な無線信号の周波数を規定する
制御信号ＣＭＤを受信する第２入力部も有する。この装
置は、信号ＦＩを発生させる第１出力部も有し、中間周
波数と称される信号ＦＩの周波数は固定されている。こ
の装置は、無線周波数が制御信号によって規定された周
波数に相当することを表す信号ＳＹＮＣを発生させる第
２出力部を有する。この装置は、 ・ 同調信号Ｖtun を受信する同調入力部及び周波数が
同調信号Ｖtun の値に依存する信号Ｖcoを発生させる出
力部を有する発振器と、 ・ 装置の第１入力部を構成するとともに電気的な無線
信号ＲＦを受信する第１入力部、発振器ＯＳＣの出力部
に接続した第２入力部、及び装置の第１出力部を構成す
るとともに周波数が第１入力部で受信した信号ＲＦの無
線周波数と第２入力部で受信した信号Ｖcoの無線周波数
との間の差に等しい信号ＦＩを発生させる出力部を有す
るミキサＭと、 ・ 発振器ＯＳＣの出力部に接続した第１入力部、装置
の第２入力部を構成する第２入力部、及び周波数が第２
入力部で受信した制御信号ＣＭＤによって規定された数
により第１入力部で受信した信号の周波数を割ったもの
に等しい信号Ｖco／Ｒを発生させる出力部を有する分周
器ＤＩＶと、 ・ 固定周波数を有する基準信号Ｖref を受信する第１
入力部、分周器ＤＩＶの出力部に接続した第２入力部、
及び発振器ＯＳＣの入力部に接続した出力部を有する位
相検出器ＰＤとを具える。
【００２０】このような装置では、発振器ＯＳＣからの
出力信号Ｖcoの周波数と分周器からの出力信号Ｖco／Ｒ
の周波数との間の比Ｒにより、電気的な無線信号ＲＦを
選択することができる。実際、ミキサＭから発生した信
号ＦＩの中間周波数は、無線周波数と発振器ＯＳＣから
の出力信号Ｖcoの周波数との間の差に等しい。中間周波
数が固定されているので、電気的な無線信号の無線周波
数は信号Ｖcoの周波数のみに依存する。同期状態におい
て、信号Ｖcoの周波数はＶref のＲ倍に等しい。
【００２１】図１に図示した装置は、各々が分周器Ｖco
／Ｒの出力信号のアクティブエッジを含む所定の時間間
隔中アクティブである窓信号と称される信号Ｗｓを発生
させる手段Ｗも具える。この装置は、データ入力部Ｄ、
クロック入力部及びデータ出力部Ｑを有するフリップフ
ロップＬを具え、データ入力部Ｄは窓信号Ｗｓを受信
し、クロック入力部は基準信号Ｖref を受信し、かつ、
データ出力部Ｑは装置の第２出力部を構成する。フリッ
プフロップＬのデータ出力部Ｑから供給される信号ＳＹ
ＮＣは、アクティブレベルのときには同期状態を表す。
【００２２】分周器ＤＩＶの出力信号Ｖco／Ｒのアクテ
ィブエッジは、装置を同期状態にすることなく基準信号
Ｖref のアクティブエッジに偶然一致する。このような
状況において、図１に示す装置は、アクティブレベルで
フリップフロップＬの出力信号ＳＹＮＣをセットし、誤
って同期状態の信号を送信する。このような状況を免れ
るために装置にフィルタ処理手段を設けることが望まし
い。
【００２３】図２は、フリップフロップＬのデータ出力
部Ｑと装置の第２出力部との間に配置したデジタルロー
パスフィルタＬＰＥを示す。本実施の形態において、こ
のデジタルフィルタは、 ・ フリップフロップＬの出力部Ｑに接続した計数／初
期化識別入力部ＣＥ／ＲＺ、基準信号Ｖref を受信する
クロック入力部Ｃk 、及びＰ個の出力部を有し、Ｍ＝２
P の関係を有し、計数／初期化識別入力部ＣＥ／ＲＺが
アクティブレベルで計数を行うようにし、イナクティブ
レベルで各出力部をセットするモジュロ−ＭカウンタＣ
Ｍと、 ・ カウンタのＰ個の出力部に接続したＰ個の入力部及
び装置の第２出力部を構成する出力部を有し、この出力
部は、カウンタの全出力がアクティブレベルのときにア
クティブレベルにセットされる信号ＳＹＮＣを発生させ
るとともに、このレベルをカウンタがその計数／初期化
識別入力部にイナクティブレベルを受信するまで維持す
るようにした検出モジュールＤＭとを具える。
【００２４】検出モジュールＤＭは、カウンタのＰ個の
出力部に接続したＰ個の入力部を有する論理ＡＮＤゲー
トＡＧと、信号ＳＹＮＣを発生させる出力部とを有し、
その信号レベルは、カウンタの全ての出力がアクティブ
レベルのときにアクティブである。検出モジュールＤＭ
は論理ゲートＮＲを含み、この論理ゲートＮＲは、論理
ＡＮＤゲートＡＧの出力部に接続した入力部と、基準信
号Ｖref を受信する入力部と、カウンタＣＭのクロック
入力部Ｃk に接続した出力部とを有し、したがって、カ
ウンタＣＭのクロック入力部ＣK は、信号ＳＹＮＣがイ
ナクティブレベルのとき基準信号Ｖref の逆値を受信す
る。カウンタＣＭが、その全ての出力がアクティブレベ
ルとなるその計数サイクルの最終状態に到達すると、信
号ＳＹＮＣはアクティブレベルとなり、論理ＮＯＲゲー
トＮＲにより、カウンタＣＭのクロック入力部Ｃk のク
ロックパルスの到達を中断する。この際、計数プロセス
が一時停止され、カウンタＣＭはその計数サイクルの最
終状態が維持される。信号Ｖco／Ｒ及びＶref との間の
同期が失われる場合、フリップフロップＬの出力部Ｑは
イナクティブレベルにセットされ、カウンタＣＭの全て
の出力がイナクティブレベルにセットされる。この際、
信号ＳＹＮＣはイナクティブレベルにセットされ、これ
により、カウンタＣＭのクロック入力が再び基準信号Ｖ
ref の逆値を受信できるようになる。カウンタはそれに
もかかわらず、装置が同期状態のとき、すなわちフリッ
プフロップＬの出力部Ｑが再びアクティブレベルのとき
のみ計数する。
【００２５】図３は、窓信号の発生のモードを示す。こ
の図は、本発明の変形例に従って周波数選択装置の分周
器ＤＩＶを線図的に示す。この分周器ＤＩＶを、基本モ
ジュールと称するＮ個のモジュールＥＭ１，ＥＭ
２，．．．，ＥＭＮによって構成し、それらモジュール
を縦続配置し、その各々は、データ入力部Ｉ、データ出
力部Ｏ、及びパルス出力部ＰＬＳを有する。第１の基本
モジュールＥＭ１の入力部は、分周器ＤＩＶの第１入力
部を構成する。各基本モジュールは分周動作を行い、そ
のデータ出力部Ｏでこの分周動作に起因する信号を発生
させ、そのパルス出力部ＰＬＳの信号は、分周器ＤＩＶ
の出力信号Ｖco／Ｒの各周期の間、入力信号の第１アク
ティブ状態中にアクティブであり、それ以外ではイナク
ティブである。例えば、これら基本モジュールをフリッ
プフロップとする場合、各モジュールは２による除算を
行う。ｉ番目の基本モジュールの出力（ここで、ｉを１
〜Ｎとする。）を、上記分周器の出力を構成するために
分周器ＤＩＶの第２入力部で受信した制御信号ＣＭＤに
よって選択する。この場合、この選択を第１マルチプレ
クサＭ１によって実現し、この第１マルチプレクサＭ１
は、各々が基本モジュールの出力部に接続したＮデータ
入力部と、制御出力部と、分周器ＤＩＶの出力部を構成
するとともに信号Ｖco／Ｒを発生させるデータ出力部と
を有する。分周器ＤＩＶは、入力部並びに第１及び第２
出力部を有するデコーダＤ１を具え、デコーダＤ１の入
力部は制御信号ＣＭＤを受信し、デコーダＤ１の第１出
力部から発生する制御信号により、第１マルチプレクサ
Ｍ１は、基本モジュールの出力のうちの一つを選択する
ことができ、その出力は分周器ＤＩＶの出力を構成す
る。この出力多重化システムにより、分周器の入力信号
Ｖcoの周波数とその出力信号Ｖco／Ｒの周波数との間の
比を調整することができる。基本モジュールをフリップ
フロップとし、分周器ＤＩＶの出力を構成するためにｉ
番目の基本モジュールＥＭｉの出力を選択する場合、出
力信号Ｖco／Ｒの周波数は、入力信号Ｖco（Ｒ＝２ｉ）
の周波数の１／２ｉとなる。図３に図示した分周器ＤＩ
Ｖは第２マルチプレクサＭ２も具え、その第２マルチプ
レクサＭ２は、各々が基本モジュールのパルス出力部Ｐ
ＬＳに接続したＮ個のデータ入力部と、制御入力部と、
窓信号Ｗｓを発生させるデータ出力部とを有する。デコ
ーダＤ１の第２出力部からの制御信号により、第２マル
チプレクサＭ２は、ｉ個の基本モジュールのパルス出力
部から発生する信号のうち、窓信号Ｗｓを構成する信号
を選択することができる。したがって、デコーダＤ１
は、窓信号Ｗｓのパルス幅を、分周器ＤＩＶの出力信号
Ｖco／Ｒのものに適合させることができる。
【００２６】図４は、本発明の他の変形例による周波数
選択装置の分周器ＤＩＶを線図的に示す。分周器ＤＩＶ
は、以下のものを具える。 ・ Ｎ個の基本モジュールＥＭ１，ＥＭ２，．．．，Ｅ
ＭＮ。各基本モジュールは、入力信号を受信するデータ
入力部Ｉと、その入力部で受信した信号の周波数の１／
Ｋの周波数を有する信号を発生させるデータ出力部Ｏと
を有する。基本モジュールの出力部Ｏを、次の基本モジ
ュールの入力部Ｉに接続する。第１基本モジュールＥＭ
１の入力部Ｉは、分周器ＤＩＶの第１入力部を構成す
る。Ｎ番目の基本モジュールＥＭＮの出力部Ｏは、分周
器ＤＩＶの出力部を構成する。各モジュールはパルス出
力部ＰＬＳも有し、このパルス出力部ＰＬＳは、分周器
ＤＩＶの出力信号Ｖco／Ｒの各周期の間、入力信号の第
１アクティブ状態中にアクティブであるとともにそれ以
外ではイナクティブである信号を発生させる。 ・ デコーダＤＥＣ。これは、分周器の第２入力部を構
成する入力部と、各々が基本モジュールの入力信号の周
波数とその出力信号の周波数との間の比Ｋを規定するＮ
個の出力部Ｓ１，Ｓ２，．．．ＳＮとを有する。このよ
うな分周器では、既に説明したもの相違し、分周器の入
力信号の周波数とその出力信号の周波数との間の比Ｒを
規定する基本モジュールのうちの一つの出力部を選択し
ない。この場合、この比Ｒの調整を、各基本モジュール
の比Ｋを直接調整することによって行い、Ｒを、これら
比の和に等しくする（Ｒ＝Ｋ１＋Ｋ２＋．．．ＫＮ）。
分周器ＤＩＶはマルチプレクサＭＸも具え、このマルチ
プレクサは、Ｎ個のデータ入力部と、制御入力部と、デ
ータ出力部とを有し、Ｎ個のデータ入力部の各々を、分
周器ＤＩＶの基本モジュールＥＭ１，ＥＭ２，．．．Ｅ
ＭＮのうちの一つのパルス出力部ＰＬＳに接続する。デ
コーダＤＥＣは、マルチプレクサＭＸの制御入力部に接
続した追加の出力部も有し、これによりこのマルチプレ
クサはその出力部から窓信号Ｗｓを発生させることがで
きる。この窓信号Ｗｓを、ｊ番目のパルス出力部から供
給される信号によって構成する。この場合、ｊは、制御
信号の関数として１からＮの間で変動する。このような
システムにより、窓信号Ｗｓのパルス幅を分周器の出力
信号Ｖco／Ｒのものに適合させることができる。
【００２７】図５は、このような分周器を具える装置の
信号波形を示す。信号Ｖref は、周期Ｔに対応する固定
周波数を有する。分周器ＤＩＶのＮ番目の基本モジュー
ルＥＭＮの出力部Ｏ（ＥＭＮ）は、この分周器の出力信
号Ｖco／Ｒを発生させる。Ｏ（ＥＭＮ）を付す基本モジ
ュールＥＭＮの出力信号は、その入力部で受信する信号
に対して遅延され、それは、以前の基本モジュールから
の出力信号であり、ＥＭＮのパルス出力部から発生する
ＰＬＳ（ＥＭＮ）を付した信号に対しても遅延される。
この遅延は、基本モジュールに固有のものであり、基本
モジュールの入出力間の電気信号の伝送時間に相当す
る。ここに説明する例において、最後のモジュールＥＭ
Ｎは、周波数を２（ＫＮ＝２）で除算する。信号Ｗｓ
は、基本モジュールＥＭＮに先行するモジュールのうち
の一つのパルス出力部から発生する信号である。信号Ｗ
ｓに対して、Ｖco／Ｒの遅延は幾分大きい。その理由
は、その遅延が、基本モジュールからの分周器の出力を
分離する基本モジュールから生じた遅延の和に等しくな
るからであり、基本モジュールのパルス出力部は窓信号
Ｗｓを発生させる。明らかに、窓信号Ｗｓのパルス幅は
ＰＬＳ（ＥＭＮ）のものより小さい。したがって、窓信
号Ｗｓは、分周器の出力信号Ｖco／Ｒのアクティブエッ
ジを形成する。
【００２８】この図は、Ｖref 及びＶco／Ｒが瞬時Ｔ−
ｔ０で同期したアクティブエッジを有する場合を示し、
ここでは図示されないが、フリップフロップＬのデータ
出力部Ｑがアクティブレベルでセットされる。Ｖref の
アクティブエッジに対応する瞬時ｔ０において、Ｖco／
Ｒ及びＶref はもはや同期しない。フリップフロップＬ
のデータ入力部Ｄに存在する窓信号Ｗｓは、Ｖref のア
クティブエッジ中イナクティブレベルであり、フリップ
フロップＬの出力部Ｑは、イナクティブレベルでセット
される。瞬時ｔ１において、Ｖco／Ｒ及びＶref は同期
する。窓信号Ｗｓは、Ｖref のアクティブエッジ中アク
ティブレベルとなり、フリップフロップＬの出力部Ｑは
アクティブレベルでセットされる。瞬時ｔ２において、
Ｖco／Ｒ及びＶref は同期したままである。したがっ
て、フリップフロップＬの出力部Ｑは、アクティブレベ
ルのままである。
【００２９】図６は、図２に図示したようなローパスフ
ィルタを具える周波数選択装置の信号波形を示す。フィ
ルタ処理の影響を観察することができるようにするため
に、タイムスケールを図５のものに比べて大きくする。
この特定の場合において、カウンタＣＭをモジュロ−８
カウンタとする。既に説明した場合と同様に、信号Ｖco
／Ｒ及びＶref は瞬時ｔ０で同期しない。したがって、
フリップフロップＬのデータ出力部Ｑはイナクティブレ
ベルでセットされ、それは、カウンタＣＭの計数／初期
化識別入力部ＣＥ／ＲＺに伝送される。その全ての出力
はイナクティブレベルとなる。信号Ｖco／Ｒ及びＶref
はｔ１から同期する。したがって、カウンタＣＭは、論
理ＮＯＲゲートＮＲによる信号Ｖref の反転によりこの
信号の半周期だけｔ１に対してシフトした瞬時ｔ’１で
計数サイクルを開始し、このサイクルは、７番目のアク
ティブエッジがカウンタＣＭのクロック入力部Ｃk （Ｃ
Ｍ）で発生するｔ３で終了する。論理ＡＮＤゲートＡＧ
の出力信号ＳＹＮＣはアクティブレベルでセットされ、
それは論理ＮＯＲゲートＮＲの出力部をイナクティブレ
ベルでセットし、これにより、カウンタＣＭのクロック
入力部Ｃk （ＣＭ）へのクロックパルスの到着がｔ３＋
ｄｔから一時中断され、これにより、その計数サイクル
の最終状態が維持される。遅延ｄｔは、論理ゲートＡＧ
及びＮＲ間の伝送時間に起因する。その結果、信号ＳＹ
ＮＣはアクティブレベルに維持される。瞬時ｔ４におい
て、信号Ｖco／Ｒ及びＶref はもはや同期しない。フリ
ップフロップＬのデータ出力部Ｑはイナクィブレベルで
セットされ、その結果、カウンタＣＭの全ての出力部が
リセットされ、信号ＳＹＮＣがイナクティブレベルとな
る。カウンタＣＭのクロック入力部Ｃk （ＣＭ）がクロ
ックパルスを再び受信するが、フリップフロップＬの出
力部Ｑがイナクティブレベルのままである間カウンタは
初期化の状態であるので、カウンタはその計数サイクル
を再開しない。瞬時ｔ５において、信号Ｖco／Ｒ及びＶ
ref は再び同期する。したがって、フリップフロップＬ
のデータ出力部Ｑはアクティブレベルにセットされ、カ
ウンタＣＭは、ｔ５に対して信号Ｖref の半周期シフト
した瞬時ｔ’５で計数サイクルを開始したことを認識す
る。ｔ０より前では、二つの信号Ｖco／Ｒ及びＶref 間
の同期が非常に短いので計数サイクルを全うすることが
できないことをクロックパルスを受信したカウンタＣＭ
のクロック入力部Ｃk （ＣＭ）によって証明されるの
で、その終了時においてそのクロック信号を抑制する。
カウンタＣＭ及び検出モジュールＤＭを組み合わせたも
のはローパスフィルタに等しく、それは、本例では基準
信号Ｖref の７周期以上の持続時間を有するアクティブ
状態のみを考慮する。
【００３０】図５及び６は、アクティブレベルを論理レ
ベル“１”とするとともにイナクティブレベルを論理レ
ベル“０”とする信号を示す。同様に、アクティブエッ
ジを立上がりエッジとする。これらの説明を、アクティ
ブレベルを論理レベル“０”とし、イナクティブレベル
を論理レベル“１”とし、アクティブエッジを立下がり
エッジとする場合にも容易に適用することができる。
【図面の簡単な説明】
【図１】本発明による周波数選択装置を示す部分的な機
能ダイヤグラムである。
【図２】本発明の変形例による周波数選択装置のローパ
スフィルタを示す部分的な機能ダイヤグラムである。
【図３】本発明の変形例による周波数選択装置の分周器
を示す部分的な機能ダイヤグラムである。
【図４】本発明の他の変形例による周波数選択装置の分
周器を示す部分的な機能ダイヤグラムである。
【図５】本発明の他の変形例による周波数選択装置の信
号波形を示す図である。
【図６】ローパスフィルタを具える周波数選択装置の信
号波形を示す図である。
【符号の説明】
ＡＧ 論理ＡＮＤゲート ＣＥ／ＲＺ 計数／初期化識別入力部 Ｃk クロック入力部 ＣＭ モジュロ−Ｍカウンタ ＣＭＤ 制御信号 Ｄ データ入力部 ＤＥＣ デコーダ ＤＩＶ 分周器 ＤＭ 検出モジュール ＥＭ１，ＥＭ２，．．．ＥＭＮ 基本モジュール ＦＩ，ＳＹＮＣ，Ｖco 信号 Ｌ フリップフロップ ＬＰＦ ローパスフィルタ Ｍ ミキサ Ｍ１，Ｍ２，ＭＸ マルチプレクサ ＮＲ 論理ＮＯＲゲート Ｏ，Ｑ，Ｓ１，Ｓ２，．．ＳＮ データ出力部 ＯＳＣ 発振器 ＰＤ 位相検出器 ＰＬＳ パルス出力部 ＲＦ 電気的な無線信号 Ｖco／Ｒ 出力信号 Ｖref 基準信号 Ｖtun 同調信号 Ｗ 手段 Ｗｓ 窓信号

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 無線周波数と称する周波数の電気的な無
    線信号を受信するための第１入力部を有する周波数選択
    装置であって、この電気的な無線信号を、所定の範囲内
    にある周波数を有する複数の信号から選択し、前記装置
    は、選択すべき前記電気的な無線信号の周波数を規定す
    る制御信号を受信するための第２入力部と、中間周波数
    と称する周波数を固定する信号を発生させるための第１
    出力部と、前記無線周波数が前記制御信号によって規定
    された周波数に対応することを表す信号を発生させるた
    めの第２出力部とを有し、前記装置は、 同調信号を受信するための同調入力部及び周波数が前記
    同調信号に依存する信号を発生させるための出力部を有
    する発振器と、 前記装置の第１入力部を構成するとともに前記電気的な
    無線信号を受信するための第１入力部、前記発振器の出
    力部に接続した第２入力部、及び前記装置の第１出力部
    を構成するとともに周波数が前記第１入力部で受信した
    信号の周波数と前記第２入力部で受信した信号の周波数
    との差に等しい信号を発生させるための出力部を有する
    ミキサと、 前記発振器の出力部に接続した第１入力部、前記装置の
    第２入力部を構成する第２入力部、及び周波数が前記第
    １入力部で受信した信号の周波数に等しい信号を前記第
    ２入力部で受信した制御信号によって規定した数で除算
    したものを発生させるための出力部を有する分周器と、 固定周波数を有する基準信号を受信するための第１入力
    部、前記分周器の出力部に接続した第２入力部、及び前
    記発振器の入力部に接続した出力部を有する位相検出器
    とを有する周波数選択装置において、 前記装置は、各々が前記分周器の出力信号のアクティブ
    エッジを含む所定時間の間隔中にアクティブである窓信
    号を発生させる手段と、データ入力部、クロック入力
    部、及びデータ出力部を有するフリップフロップとを更
    に具え、前記データ入力部を、前記窓信号を受信するた
    めのものとし、前記クロック入力部を、前記基準信号を
    受信するためのものとし、前記データ出力部が前記装置
    の出力部を構成するようにしたことを特徴とする周波数
    選択装置。
  2. 【請求項２】 前記装置は、前記フリップフロップのデ
    ータ出力部と前記装置の第２出力部との間に配置したデ
    ジタルローパスフィルタを具えることを特徴とする請求
    項１記載の周波数選択装置。
  3. 【請求項３】 前記デジタルフィルタは、 前記フリップフロップの出力部に接続した計数／初期化
    識別入力部、前記基準信号を受信するためのクロック入
    力部、及びＰ個の出力部を有し、Ｍ＝２P の関係があ
    り、前記計数／初期化識別入力部がアクティブレベルの
    際に計数を認識し、イナクティブレベルの際には各出力
    部をイナクティブレベルにセットするモジュロ−Ｍカウ
    ンタと、 前記カウンタのＰ個の出力部に接続するＰ個の入力部及
    び前記装置の第２出力部を構成する出力部を有し、前記
    カウンタの全ての出力部がアクティブレベルのときには
    アクティブレベルにセットするとともに前記カウンタが
    その計数／初期化識別入力部でイナクティブレベルを受
    信するまでこのレベルを維持する信号を発生させるよう
    にした検出モジュールとを具えることを特徴とする請求
    項２記載の周波数選択装置。
  4. 【請求項４】 前記分周器を、縦続に配置したＮ個の基
    本モジュールで構成し、その各々は、データ入力部、デ
    ータ出力部及びパルス出力部を有し、第１の前記基本モ
    ジュールの入力部は、前記分周器の第１入力部を構成
    し、各基本モジュールを、分周動作を行い、そのデータ
    出力部にこの分周動作に起因する信号を発生させ、か
    つ、前記分周器の出力信号の各周期の間、前記入力信号
    の第１アクティブ状態中にアクティブとなるとともにそ
    れ以外ではイナクティブとなる信号をそのパルス出力部
    に発生させるようにした請求項１，２又は３記載の周波
    数選択装置において、ｉを１からＮの間で変動させるこ
    とができるｉ番目の基本モジュールの出力を、前記分周
    器の出力を形成するために前記分周器の第２入力部で受
    信した制御信号によって選択する場合、前記窓信号を、
    始めからｉ番目までの基本モジュールのうちの一つのパ
    ルス出力部に供給される信号のうちの一つとしたことを
    特徴とする周波数選択装置。
  5. 【請求項５】 前記分周器が、 各々が入力信号を受信するためのデータ入力部及びその
    入力部で受信した信号の周波数の１／Ｋの周波数を有す
    る信号を発生させるためのデータ出力部を有し、前記出
    力部を次の前記入力部に接続し、Ｎ番目の出力部が前記
    分周器の出力部を構成し、各々が、前記分周器の出力信
    号の各周期の間、前記入力信号の第１のアクティブ状態
    中にアクティブであるとともにそれ以外ではイナクティ
    ブである信号を発生させるためのパルス出力部も有する
    Ｎ個の基本モジュールと、 前記分周器の第２入力部を構成する入力部及び各々が前
    記基本モジュールの入力信号の周波数とその出力信号の
    周波数との間の比Ｋを規定するＮ個の出力部を有するデ
    コーダとを具える請求項１，２又は３記載の周波数選択
    装置において、前記窓信号を、前記基本モジュールのパ
    ルス出力部から発生した信号のうちの一つとしたことを
    特徴とする周波数選択装置。
  6. 【請求項６】 前記装置は、Ｎ個のデータ入力部、制御
    入力部、及びデータ出力部を有するマルチプレクサを具
    え、前記Ｎ個のデータ入力部の各々を、前記分周器の基
    本モジュールのうちの一つのパルス出力部に接続し、前
    記デコーダは、前記マルチプレクサの制御入力部に接続
    した追加の出力部を有し、これにより前記マルチプレク
    サがその出力部で窓信号を発生させるようにすることが
    でき、その窓信号を、ｊ番目の基本モジュールのパルス
    出力部から発生した信号によって構成し、ｊを、前記制
    御信号の関数として１からＮの間で変動させるようにし
    たことを特徴とする請求項５記載の周波数選択装置。
  7. 【請求項７】 第１入力信号を受信するための第１入力
    部、第２入力信号を受信するための第２入力部、及び出
    力部を有し、各々が前記第１入力信号のアクティブエッ
    ジを含む所定時間の間隔中にアクティブとなる窓信号を
    発生させる手段と、データ入力部、クロック入力部、及
    びデータ出力部を有するフリップフロップとを具え、前
    記データ入力部を、前記窓信号を受信するためのものと
    し、前記クロック入力部を、前記第２入力信号を受信す
    るためのものとし、前記データ出力部が前記第２出力部
    を構成するようにしたことを特徴とする同期検出器。
  8. 【請求項８】 前記同期検出器は、前記フリップフロッ
    プのデータ出力部と前記同期検出器の出力部との間に配
    置されたデジタルローパスフィルタを具えることを特徴
    とする請求項７記載の同期検出器。
JP9197180A 1996-07-24 1997-07-23 周波数選択装置及びそれに設けられた同期検出器 Abandoned JPH1079645A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9609308A FR2751809A1 (fr) 1996-07-24 1996-07-24 Dispositif de selection de frequence muni d'un detecteur de verrouillage
FR9609308 1996-07-24

Publications (1)

Publication Number Publication Date
JPH1079645A true JPH1079645A (ja) 1998-03-24

Family

ID=9494422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9197180A Abandoned JPH1079645A (ja) 1996-07-24 1997-07-23 周波数選択装置及びそれに設けられた同期検出器

Country Status (6)

Country Link
US (1) US5937339A (ja)
EP (1) EP0821488B1 (ja)
JP (1) JPH1079645A (ja)
KR (1) KR980013021A (ja)
DE (1) DE69716528T2 (ja)
FR (1) FR2751809A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000078210A (ja) * 1998-08-28 2000-03-14 Aisin Seiki Co Ltd Ａｓｋ変調回路
DE60112632T2 (de) 2000-03-10 2006-06-14 Koninkl Philips Electronics Nv Phasenverriegelungsschleife
US6459309B2 (en) * 2000-03-10 2002-10-01 Koninklijke Philips Electronics N.V. Frequency converter enabling a non-integer division ratio to be programmed by means of a unique control word
US8044742B2 (en) 2009-03-11 2011-10-25 Qualcomm Incorporated Wideband phase modulator
US8588720B2 (en) * 2009-12-15 2013-11-19 Qualcomm Incorproated Signal decimation techniques
US9000858B2 (en) 2012-04-25 2015-04-07 Qualcomm Incorporated Ultra-wide band frequency modulator

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1047373B (it) * 1975-10-16 1980-09-10 Indesit Disposizione per selezionare una frequenza ricevibile in un ricevitore di segnali
JPS5922464A (ja) * 1982-07-29 1984-02-04 Fuji Xerox Co Ltd タイミング同期回路
US4575761A (en) * 1983-04-28 1986-03-11 Rca Corporation AFT arrangement for a double conversion tuner
US4872155A (en) * 1987-03-13 1989-10-03 Pioneer Electronic Corporation Clock generator circuit and a synchronizing signal detection method in a sampled format system and a phase comparator circuit suited for generation of the clock
US5256989A (en) * 1991-05-03 1993-10-26 Motorola, Inc. Lock detection for a phase lock loop
US5128632A (en) * 1991-05-16 1992-07-07 Motorola, Inc. Adaptive lock time controller for a frequency synthesizer and method therefor
US5220295A (en) * 1992-04-13 1993-06-15 Cirrus Logic, Inc. Method and apparatus for detecting and correcting loss of frequency lock in a phase locked dual clock system
US5394444A (en) * 1993-07-12 1995-02-28 Motorola, Inc. Lock detect circuit for detecting a lock condition in a phase locked loop and method therefor
US5682605A (en) * 1994-11-14 1997-10-28 989008 Ontario Inc. Wireless communication system
JPH08330950A (ja) * 1995-05-31 1996-12-13 Nec Corp クロック再生回路

Also Published As

Publication number Publication date
FR2751809A1 (fr) 1998-01-30
DE69716528T2 (de) 2003-06-26
EP0821488B1 (fr) 2002-10-23
EP0821488A1 (fr) 1998-01-28
KR980013021A (ko) 1998-04-30
DE69716528D1 (de) 2002-11-28
US5937339A (en) 1999-08-10

Similar Documents

Publication Publication Date Title
JP2944713B2 (ja) 集積回路装置及びクロック発生回路
JP2954070B2 (ja) デジタルｐｌｌ回路
US6297702B1 (en) Phase lock loop system and method
US5694068A (en) Digital phase-locked loop (PLL) having multilevel phase comparators
US6466073B1 (en) Method and circuitry for generating clock
US6819153B2 (en) Semiconductor device for clock signals synchronization accuracy
US6351165B1 (en) Digital jitter attenuator using an accumulated count of phase differences
US5459419A (en) Synchronizing pulse generating circuit
US5691660A (en) Clock synchronization scheme for fractional multiplication systems
JP2914287B2 (ja) Ｐｌｌ回路
US5126693A (en) Circuit and method of reducing phase jitter in a phase lock loop
JPH1079645A (ja) 周波数選択装置及びそれに設けられた同期検出器
US4227214A (en) Digital processing vertical synchronization system for a television receiver set
US4887261A (en) Method and arrangement for transmitting a digital signal with a low bit rate in a time section, provided for higher bit rates, of a time division multiplexed signal
US4596937A (en) Digital phase-locked loop
CN109787620B (zh) 一种基于数字分频器的校准频率的方法及装置
JP3159585B2 (ja) クロック抽出回路
US7242734B2 (en) Frame boundary discriminator
JP3132657B2 (ja) クロック切替回路
JP2000124779A (ja) 遅延ロックループ回路
US6859912B2 (en) Method and circuit arrangement for clock recovery
WO1993014570A1 (en) Method and device for tuning of an internal generated clock pulse signal
JPH057136A (ja) 信号発生装置
JP2001197047A (ja) クロック位相調整回路
NZ206464A (en) Phase adjusting pulse corrector

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040720

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20050526