KR980013021A - 주파수 선택 장치 - Google Patents

주파수 선택 장치 Download PDF

Info

Publication number
KR980013021A
KR980013021A KR1019970034742A KR19970034742A KR980013021A KR 980013021 A KR980013021 A KR 980013021A KR 1019970034742 A KR1019970034742 A KR 1019970034742A KR 19970034742 A KR19970034742 A KR 19970034742A KR 980013021 A KR980013021 A KR 980013021A
Authority
KR
South Korea
Prior art keywords
signal
input
output
frequency
frequency divider
Prior art date
Application number
KR1019970034742A
Other languages
English (en)
Inventor
. 알랭 비그네
Original Assignee
요트. 게. 아. 롤페즈
필립스 일렉트로닉스 엔. 브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 요트. 게. 아. 롤페즈, 필립스 일렉트로닉스 엔. 브이. filed Critical 요트. 게. 아. 롤페즈
Publication of KR980013021A publication Critical patent/KR980013021A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Abstract

본 발명은 소정의 범위 내에 놓인 주파수를 갖는 많은 신호중에서 라디오 전기 신호를 선택하기 위한 주파수 선택 장치에 관한 것이다. 이 장치는, 가변 주파수를 갖는 신호(Vco)를 공급하는 발진기(OSC), 라디오 전기 신호(RF) 및 출력 신호(Vco)를 수신하며 두 신호의 주파수간 차와 동일한 주파수를 갖는 신호(FI)를 공급하는 믹서(M), 신호(CMD)에 의해 규정된 수(R)로 나뉘어진, 발진기(OSC)로부터의 출력 신호(Vco)의 주파수와 같은 주파수를 갖는 신호(Vco/R)를 제공하는 주파수 분주기(DIV), 및 주파수 분주기(DIV)로부터 출력 신호(Vco/R)의 주파수를 기준 신호(Vref)의 주파수와 비교하여, 차가 있는 경우 발진기(OSC)로부터 출력 신호(Vco)의 주파수를 조정하는 위상 검출기(PD)를 포함한다. 본 발명에 따라서, 이러한 장치는 주파수 분주기(DIV)로부터의 출력 신호(Vco/R) 및 기준 신호(Vref)가 동기될 때 활성화되는 신호(SYNC)를 공급한다.

Description

주파수 선택 장치
본 발명은 소정의 범위 내에 놓인 주파수를 갖는 많은 신호중에서 선택되는, 라디오 주파수라 하는 주파수를 갖는 라디오 전기 신호를 수신하도록 된 제1 입력을 갖는 주파수 선택 장치로서, 선택될 라디오 전기 신호의 주파수를 정하는 제어 신호를 수신하도록 된 제2 입력, 중간 주파수라 하는 고정된 주파수를 갖는 신호를 공급하도록 된 제1 출력, 및 라디오 주파수가 상기 제어 신호에 의해서 정해진 주파수에 대응함을 표시하는 신호를 공급하도록 된 제2 출력을 갖는 주파수 선택 장치에 있어서, 동조 신호를 수신하도록 된 동조 입력, 및 상기 동조 신호의 값에 의존하는 주파수를 갖는 신호를 공급하도록 된 출력을 갖는 발진지.
상기 장치의 제1 입력이 되며, 상기 라디오 전기 신호를 수신하도록 된 제1 입력, 상기 발진기의 출력에 접속된 제2 입력, 및 제1 출력이 되며 상기 제1 입력에서 수신된 신호의 주파수와 상기 제2 입력에서 수신된 신호의 주파수간 차와 동일한 주파수를 갖는 신호를 공급하도록 된 출력을 갖는 믹서, 상기 발진기의 출력에 접속된 제1 입력, 상기 장치의 제2 입력이 되는 제2 입력, 및 상기 제1 입력에서 수신된 신호의 주파수로서 제2 입력에서 수신된 제어 신호에 의해 정해진 수만큼 분주된 주파수를 갖는 신호를 공급하도록 된 출력을 갖는 주파수 분주기, 고정된 주파수를 갖는 기준 신호를 수신하도록 된 제1 입력, 상기 주파수 분주기의 출력에 접속된 제2 입력, 및 상기 발진기의 입력에 접속된 출력을 갖는 위상 검출기를 포함하는 주파수 선택 장치에 관한 것이다.
이러한 장치는 통상 텔레비전이나 무선 전화에 포함된 수신기 유닛에서 사용된다. 이들 장치에서, 위상 검출기는 이의 2개의 입력을 수신하는 신호들을 동기화시킨다. 이들 신호를 서로 동기화시킬 수 없으며, 발진기에 동조 신호를 보내어 이의 출력 신호의 주파수를 정정하도록 한다. "록 온(lock on)" 상태라 하는 것으로서, 이때 제어 신호에 의해 정해진, 필요한 라디오 주파수에 대응하는 주파수를 갖는 라디오 전기 신호를 발진기의 출력 신호의 주파수로 선택하게 된 때, 주파수 분주기의 출력 신호는 기준 신호와 동위상에 있게 되어, 위상 검출기는 발진기에 더 이상 동조 신호를 공급하지 않는다. 기존의 주파수 선택 장치 대다수, 이러한 동조 신호의 부재를 검출하여 록 온을 표시하고 있다.
동조 신호는 어떤 필요조건에 따라 발생한다. 통상 발진기의 어떤 구성 요소의 바이어스를 수정할 수 있게 하는 챠지 펌프를 동작시키도록 되어 있다. 이들 필요조건에 기인해 동조 신호의 형상이 특별하여 록 온을 정밀하게 검출하지 못하게 된다.
주파수 분주기의 출력 신호와 기준 신호간 동기화를 검출하여 록 온을 표시하여 주파수 선택 장치를 제안함으로서, 상기한 바와 같이 결여된 정밀성을 상당부분 개선하는 것이 본 발명의 목적이다.
본 발명에 따른 주파수 선택 장치는 주파수 분주기의 출력 신호의 활성 엣지를 갖는 어떤 시간 간격들 동안 활성화되는 윈도우 신호를 발생하는 수단, 및 상기 윈도우 신호를 수신하도록 된 데이타 입력, 상기 기준 신호를 수신하도록 된 클럭 입력, 및 상기 장치의 제2 출력을 구성하는 데이터 출력을 갖는 플립플롭을 포함함을 특징으로 한다.
주파수 분주기의 출력 신호 및 기준 신호가 동기된 때, 즉 록 온 상태에 이른 때, 윈도우 신호는 기준 신호의 활성 엣지들에 윈도우를 적용한다. 결국, 플립플롭의 출력은 활성 레벨로 설정되어, 이에 따라 록 온에 대한 신호를 발생하게 된다.
본 발명의 변형예에 따른 주파수 선택 장치에 있어서는 이 장치가 록 온 상태에 있지 않은 상태에서 윈도우 신호가 활성화 된 시간 간격 동안 기준 신호의 활성 엣지가 예기치 않게 발생하게 되는 상황에서도 영향을 받지 않게 된다.
이러한 변형예에서, 상기 기술된 주파수 선택 장치는 플립플롭의 데이터 출력과 이 장치의 제2 출력 사이에 구성된 디지탈 저역 통과 필터를 포함함을 특징으로 한다.
이 변형예의 특정한 실시예에서, 상기 주파수 선택 장치에서 상기 디지털 필터는, 상기 플립플롭의 출력에 접속된 카운팅/초기화 허여(authorization) 입력, 기준 신호를 수신하는 클럭 입력, 및 M=2P인 P개의 출력을 갖는 것으로서, 카운팅/초기화 허여 입력에서의 활성 레벨은 카운터를 계수하게 하며, 비활성 레벨은 카운터의 각각의 출력을 비활성 레벨로 셋팅하는 모듈러 M 카운터, 및 상기 카운터의 P개의 출력에 접속된 P개의 입력, 및 상기 장치의 상기 제2 출력을 구성하는 출력을 갖고 있고, 상기 카운터의 모든 출력이 활성 레벨에 있을 때 활성 레벨로 셋되고 상기 카운터가 이의 카운팅/초기화 하여 입력에서 비활성 레벨을 수신할 때까지 상기 레벨로 유지되는 신호를 공급하도록 된 검출 모듈을 포함한다.
윈도우 신호를 얻은 많은 가능한 모드가 있다. 본 발명의 변형예는 추가 성분이 전혀 필요없는 잇점있는 모드를 제안한다. 이 변형예는 상기 기술된 바와 같은 주파수 선택 장치를 제공하며, 여기서 주파수 분주기는 종속 연결된 N개의 기본 모듈로 구성되고, 각각의 모듈은 데이타 입력, 데이터 출력 및 펄스 출력을 가지며, 제1 기본 모듈의 입력은 주파수 분주기의 제1 입력을 구성하며, 각각의 기본 모듈은 주파수 분주를 행하여, 이의 데이터 출력에서 이 분주에 의해 나온 신호를 공급하며, 이의 펄스 출력에서는 주파수 분주기의 출력 신호 각각의 기간, 제1 입력의 제1 활성 상태에서 활성이며, 그렇지 않으면 비활성인 신호를 공급하도록 되어 있으며, 이 주파수 분주기에 있어서, i가 1과 N 범위 내에서 변할 수 있는 i번째 기본 모듈의 출력은 상기 분주기의 출력을 구성하기 위해, 주파수 분주기의 제2 입력에서 수신된 제어 신호에 의해서 선택되면, 상기 윈도우 신호는 상기 i 제1 기본 모듈 중 하나의 펄스 출력에 공급된 신호중 하나가 됨을 특징으로 한다.
이 변형예는 기본 모듈의 종속 배열에 의해서 나온 지연을 활용한다. 사실, 각각의 기본 모듈의 출력에 나타난 신호는 이의 입력에 나타난 신호에 대해 소정의 지연을 갖는다. 이 지연은 기본 모듈의 출력 신호의 활성 엣지가 앞단의 기본 모듈 중 하나의 펄스 출력에 의해 공급된 신호에 의해서 프레임될 만큼 충분하다.
이러한 변형예에 따라서 주파수 분주기의 출력 신호의 함수로서 멀티플렉싱에 의해서, 최대로 정밀한 록 온 검출을 제공하게 될 펄스를 갖는 기본 모듈의 펄스 출력에 의해 공급된 신호 중 하나를 선택할 수 있게 된다. 주파수 분주기의 출력 신호 선택이 예를 들면 제어 신호에 의해서 제어된 멀티플렉서에 의해서 실현될 때 이 제어 신호는 동시에 최상으로 적용된 윈도우 신호를 동시에 선택할 것이다.
본 발명이 또 다른 변형예는 주파수 분주기가 앞에서 기술된 것과는 상이한 구조를 갖는 경우 윈도우 신호를 발생하는 모드를 제공한다. 이 변형예는 상기 기술된 주파수 선택 장치에 관한 것으로, 입력 신호를 받도록 된 데이터 입력, 이 입력에서 수신된 신호보다 K배 낮은 주파수를 갖는 신호를 공급하도록 된 데이터 출력을 각각 갖는 N개의 기본 모듈로서, 상기 출력은 다음 기본 보듈의 입력에 접속되고, 제1 기본 모듈의 입력은 주파수 분주기의 제1 입력이 되며, N번째 기본 모듈의 출력은 주파수 분주기의 출력이 되고, 각각의 모듈은 주파수 분주기의 출력 신호의 각각의 기간 동안, 입력 신호의 제1 활성 상태에서 활성이며, 그렇지 않으면 비활성인 신호를 공급하는 펄스 출력을 갖는 N개의 기본 모듈, 상기 주파수 분주기의 제2 입력이 되는 입력, 및 N개의 출력을 갖는 디코더로서, 각각의 출력은 기본 모듈의 입력 신호의 주파수와 이 디코더의 출력 신호의 추파수간 비 K를 정하는 상기 디코더를 포함하는 주파수 분주기에 있어서, 상기 윈도우 신호는 기본 모듈의 펄스 출력들에 의해서 공급된 신호중 하나임을 특징으로 한다.
이 변형예의 특정하게 잇점있는 실시예에서, 이러한 주파수 선택 장치는 N개의 데이터 입력, 제어 입력 및 데이터 출력을 갖는 멀티플렉서를 포함하며, 상기 N개의 데이터 입력 각각은 주파수 분주기의 기본 모듈 중 한 모듈의 펄스 출력에 접속되며, 상기 디코더는 상기 멀티플렉서의 출력에서 윈도우 신호를 공급하도록 상기 멀티플렉서를 인에이블시키는, 상기 멀티플렉서의 제어 입력에 접속된 보충 출력을 가지며, 상기 윈도우 신호는 제어 신호의 함수로서 1과 N사이에서 변하는 j의 j번째 기본 모듈의 펄스 출력에 의해서 공급된 신호로 구성된 것을 특징으로 한다.
이러한 변형예는 멀티플렉싱에 의해서, 윈도우 신호를 구성하게 될 기본 모듈의 펄스 출력들에 의해서 공급된 신호 중 하나를 선택할 수 있게 하므로, 따라서 록 온 검출의 정밀함을 정하는 상기 신호의 펄스폭을 선택할 수 있게 되는 것이다.
가장 일반적인 형태로, 본 발명은 또한, 제1 입력 신호를 수신하도록 된 제1 입력, 제2 입력 신호를 수신하도록 된 제2 입력, 및 출력을 갖는 동기화 검출기로서, 상기 제1 입력 신호의 활성 엣지를 각각 포함하는 어떤 시간 간결들 동안 활성인 윈도우 신호를 발생하는 수단, 및 데이타 입력, 클럭 입력 및 데이타 출력을 갖는 플립플롭을 포함하며, 상기 데이터 입력은 상기 윈도우 신호를 수신하도록 되고, 상기 클럭 입력은 상기 제2 입력 신호를 수신하도록 되고, 상기 데이터 출력은 상기 동기화 검출기의 상기 제2 출력이 되는 것을 특징으로 하는 동기화 검출기에 관련한다.
이러한 검출기는 예를 들면 변조기/복조기 혹은 적응형 필터같은 입력에서 수신된 신호들의 주파수의 함수로서 동작해야 하는 모든 류의 시스템에서 효과적으로 사용될 수도 있다.
이러한 검출기의 변형에는 제1 및 제2 입력 신호가 서로에 대해 동위상에 있지 않을 때, 윈도우 신호가 활성으로 될 시간 간격 동안에 우발적으로 제2 신호의 활성 엣지가 발생하게 되는 상황에 영향을 받지 않도록 된 것으로서, 이 검출기는 상기 기술된 동기화 검출기를 제공하며, 이 검출기는 플립플롭의 데이타 출력과 동기화 검출기의 출력간에 배열된 디지털 저역 통과 필터를 포함함을 특징으로 한다.
본 발명의 이들 및 다른 특징은 여기 기술된 실시예로부터 명백하게 될 것이며 이들을 참조하여 설명한다.
도 1은 본 발명에 따른 주파수 선택 장치를 도시한 부분 기능도,
도 2은 본 발명의 변형예에 따른 주파수 선택 장치 내의 디지털 저역 통과 필터를 도시한 부분 기능도,
도 3은 본 발명의 변형예에 다른 주파수 선택내의 주파수 분주기를 도시한 부분 기능도,
도 4는 본 발명의 또 다른 변형예에 따른 주파수 선택 장치 내의 주파수 분주기를 도시한 부분 기능도,
도 5는 본 발명의 다른 변형예에 따른 주파수 선택 장치의 신호 파형을 도시한 파형도,
도 6은 저역 통과 필터를 포함하는 주파수 선택 장치에서 신호 파형을 도시한 파형도.
* 도면의 주요 부분에 대한 부호의 설명
RF : 라디오 전기 신호 CMD : 제어 신호
Vtun : 동조 신호 OSC : 발진기
DIV : 분주기 Vref : 기준 신호
M : 믹서 Ws : 윈도우 신호
L : 플립플롭 LPF : 디지털 저역 통과 필터
Ck : 클럭 입력 CM :모듈러 M 카운터
DM : 검출 모듈 DEC : 디코더
MX : 멀티플렉서
도 1은 본 발명에 따른 주파수 선택 장치를 도시한 것이다. 이 장치는 라디오 주파수라 하는 주파수를 갖는 라디오 전기 신호 RF를 수신하는 제1 입력을 갖는다. 이 라디오 전기 신호는 소정의 범위 내에 놓인 주파수를 갖는 많은 신호 중에서 선택된다. 이 장치는 선택될 라디오 전기 신호의 주파수를 정하는 제어 신호(CMD)를 수신하는 제2 입력을 갖는다. 이 장치는 또한 중간 주파수라 하는 고정된 주파수를 갖는 신호(FI)를 공급하는 제1 출력을 갖는다. 이 장치는 제어 신호에 의해서 정해진 주파수에 라디오 주파수가 대응함을 표시하는 신호(SYNC)를 공급하는 제2 출력을 갖는다. 이 장치는, 동조 신호(Vtun)를 수신하는 동조 입력, 및 상기 동조 신호(Vtun) 값에 의존하는 주파수를 갖는 신호(Vco)를 공급하는 출력을 갖는 발진기(OSC), 장치의 제1 입력을 구성하며 라디오 전기 신호(RF)를 수신하는 제1 입력, 상기 발진기(OSC)의 출력에 접속된 제2 입력, 및 제1 입력에서 수신된 신호(RF)의 라디오 주파수와 제2 입력에서 수신된 신호(Vco)의 주파수간 차와 동일한 주파수를 갖는 신호(FI)를 공급하며 장치의 제1 출력을 구성하는 출력을 갖는 믹서(M), 발진기(OSC)의 출력에 접속된 제1 입력, 장치의 제2 입력을 구성하는 제2 입력, 제1 입력에서 수신된 신호의 주파수와 동일한 주파수를 갖는 신호(Vco/R)를 공급하는 출력을 갖고, 제2 입력에서 수신된 제어 신호(CMD)에 의해서 정해진 수만큼 분주되는 주파수 분주기(DIV), 고정된 부파수를 갖는 기준 신호(Vref)를 수신하는 제1 입력, 주파수 분주기(DIV)의 출력에 접속된 제2 입력, 및 발진기(OSC)의 입력에 접속된 출력을 갖는 위상 검출기(PD)를 포함한다.
이러한 장치에서, 발진기(OSC)로부터 출력 신호(Vco)의 주파수와 주파수 분주기로부터의 출력 신호(Vco/R)의 주파수간 R로 표시되는 비는 라디오 전기 신호(RF)를 선택하게 된다. 사실, 믹서(M)에 의해서 발생된 신호(FI)의 중간 주파수는 라디오 주파수와 발진기(OSC)로부터의 출력 신호(Vco)의 주파수간 차와 동일하다.
중간 주파수가 고정된 때, 라디오 전기 신호의 라디오 주파수는 신호(Vco)의 주파수에만 의존한다. 록 온 상황에서, 신호(Vco)의 주파수는 R배의 Vref와 같다.
도 1에 도시한 장치는 주파수 분주기(Vco/R)의 출력 신호의 활성 엣지를 각각 포함하고 있는 어떤 시간 간격들 동안 활성화되는 윈도우 신호라 하는 신호(Ws)를 발생하는 수단(V)을 포함한다. 이 장치는 데이터 입력(D), 클럭 입력 및 데이터 출력(Q)을 갖는 플립플롭(L)을 포함한다. 상기 클럭 입력은 기준 신호(Vref)를 수신하며, 상기 데이터 출력(Q)은 장치의 제2 출력을 구성한다. 플립플롭(L)의 데이터 출력(Q)에 의해서 공급된 신호(SYNC)는 활성 레벨일 때 록 온 상태를 표시한다.
주파수 분주기(DIV)의 출력 신호(Vco/R)의 활성 엣지는 장치가 록 온 상태에 있지 않을 때 기준 신호(Vref)의 활성 엣지와 우발적으로 일치할 수도 있다. 이러한 상태에서, 도 1에 도시한 장치는 플립플롭(L)의 출력 신호(SYNC)를 활성 레벨로 셋하여 록 온 상태를 잘못 신호하게 될 것이다. 이러한 상황에 영향을 받지 않도록 필터링 수단을 장치에 제공하는 것이 바람직하다.
도 2는 플립플롭(L)의 데이터 출력(Q)과 장치의 제2 출력 사이에 구성된 디지털 저역 통과 필터(LPF)를 도시한 것이다. 이 실시예에서, 디지털 필터는, 플립플롭(L)의 출력(Q)에 접속된 카운팅/초기화 허여(authorization) 입력(CE/RZ) 기준신호(Vref)를 수신하는 클럭 입력(Ck), 및 M=2P인 P개의 출력을 갖는 것으로서, 카운팅/초기화 허여 입력(CE/RZ)에서의 활성 레벨은 카운터(CM)가 계수하게 하며, 비활성 레벨은 카운터(CM)의 각각의 출력을 비활성 레벨로 세팅하는 모듈러 M 카운터(CM), 카운터의 P개의 출력에 접속된 P개의 입력, 및 장치의 제2 출력을 구성하는 출력을 갖고 있고, 카운터의 모든 출력이 활성 레벨에 있을 때 활성 레벨로 셋되고 카운터가 이의 카운팅/초기화 허여 입력의 비활성 레벨을 수신할 때까지 상기 레벨로 유지되는 신호(SYNC)를 공급하는 검출 모듈(DM)을 포함한다.
검출 모듈(DM)은 카운터의 P개의 출력에 접속된 P개의 입력, 및 카운터의 모든 출력이 활성 레벨일 때 활성 레벨을 갖는 신호(SYNC)를 공급하는 출력을 갖는 논리 AND 게이트를 포함한다. 검출 모듈(DM)은 논리 AND 게이트(AG)의 출력에 접속된 입력, 기준 신호(Vref)를 수신하는 입력, 및 신호(SYNC)가 비활성 레빌일때 기준 신호(Verf)의 역값을 수신하는 카운터의 클럭 입력(Ck)에 접속된 출력을 갖는 논리 NOR 게이트를 포함한다. 카운터(CM)가 카운팅 사이클의 마지막 상태에 도달한 때, 이때의 모든 출력은 활성 레벨에 있는데, 신호(SYNC)는 활성 레벨에 있게 되고, 논리 NOR 게이트(NR)에 의해서, 카운터(CM)의 클럭 입력(Ck)에 클럭 펄스가 도착하는 것을 차단한다. 이어서 카운팅이 중지되어 카운터(CM)는 이의 카운팅 사이클의 마지막 상태에 머무르게 된다. 신호 Vco/R과 Vref간 동기화가 되지 않은 경우, 플립플롭(L)의 출력(Q)은 비활성 레벨로 셋되어 카운터(CM)의 모든 출력을 비활성 레벨로 셋하게 된다. 이어서 신호(SYNC)는 비활성 레벨로 셋되어 이에 따라 카운터(CM)의 클럭 입력은 기준 신호(Vref)의 역값을 다시 받게 된다. 카운터는 그럼에도 불구하고 장치가 록 온 상태에 있을 때, 즉 플립플롭(L)의 출력(Q)이 다시 비활성 레벨에 있을 때에만 카운트할 수 있다.
도3은 윈도우 신호 발생 모드를 도시한 것이다. 이 도면은 본 발명의 변형에는 따른 주파수 선택 장치 내의 주파수 분주기(DIV)를 도시한 것이다. 이 주파수 분주기(DIV)는 기본 모듈이라 하는 N개의 모듈(EM1, EM2,...EMN)로 구성되며, 이들은 종속 연결되어 있고, 각각은 데이터 입력(I), 데이터 출력(O) 및 펄스 출력(PLS)을 갖는다. 제1 기본 모듈(EMI)의 입력은 주파수 분주기(DIV)의 제 1입력을 구성한다. 각각의 기본모듈은 주파수 분주를 행하여, 이의 데이터 출력(Q)에 이 분주에 의해 나은 신호를 공급하며, 이의 펄스출력(PLS)에는 주파수 분주기(DIV)의 출력 신호(Vco/R)의 각각의 기간동안, 제1입력의 제1활성 상태에서 활성이며, 그렇지 않으면 비활성인 신호를 공급한다. 에를 들면, 이들 기본 모듈이 플립플롭이면, 각각의 모듈은 2분주를 행할 것이다. i가 1과 N 범위내에서 변할 수 있는 i번째 기본 모듈의 출력은 상기 분주기의 출력을 구성하기 위한 주파수 분주기(DIV)의 제2입력에서 수신된 제어 신호(CMD)에 의해서 선택된다. 이 선택은 여기에서는 기본 모듈의 출력에 각각 접속된 N개의 데이터 입력, 제어 입력 및 주파수 분주기(DIV)의 출력을 구성하며 신호(Vco/R)를 공급하는 데이터 출력을 갖는 제1멀티플랙서(M1)에 의해서 실현된다. 주파수 분주기(DIV)는 입력 및 제1 및 제2출력을 갖는 디코더(D1)를 포함하며, 디코더(D1)의 입력은 제어 신호(CMD)를 수신하며, 디코더(D1)는 이의 제1출력으로부터 제1멀티플렉서(M1)를 인에이블하는 제어 신호를 공급하여 주파수 분주기(DIV)의 출력을 구성할 기본 모듈의 출력중 하나를 선택하도록 한다. 이 출력 멀티플렉싱 시스템은 주파수 분주기의 입력 신호(Vco)의 주파수와 출력 신호(Vco/R)의 주파수간 비 R을 조정하게 한다. 기본 모듈이 플립플롭이고, i번째 기본 모듈(EMi)의 출력을 선택하여 주파수 분주기(DIV)의 출력을 구성하도록 하면, 출력 신호(Vco/R)의 주파수는 입력 신호(Vco: R=2i)의 주파수보다 2i배 작게 될 것이다. 도3에 도시한 주파수 분주기(DIV)는 기본 모듈의 펄스 출력(PLS)에 각각 접속된 N개의 데이터 입력, 제어 입력 및 윈도우 신호(Ws)를 공급하는 데이터 출력을 갖는 제2 멀티플렉서(M2)포함한다. 디코더(D1)는 i 제1 기본 모듈의 펄스 출력에 의해서 공급된 신호 중에서 윈도우 신호(Ws)를 구성하게 될 신호를 선택하기 위해서 제 2멀티플렉서(M2)를 인에이블시키는 제어신호를 상기 디코더(D1)의 제 1출력으로부터 공급한다. 디코더(D1)는 따라서 윈도우 신호(Ws)의 펄스폭을 분주기(DIV)의 출력 신호(Vco/R)의 펄스폭에 맞게 할 수 있다.
도4는 본 발명의 또 다른 변형예에 따른 주파수 선택 장치 내 주파수 분주기(DIV)를 도시한 것이다. 이 주파수 분주기(DIV)는, 입력 신호를 받는 데이터 입력(I), 이 입력에서 수신된 신호보다 K배 낮은 주파수를 갖는 신호를 공급하는 데이터 출력(O)를 각각 갖는 N개의 기본 모듈(EM1, EM2, ...EMN)로서, 상기 출력(O)은 다음 기본 모듈의 입력(I)에 접속되고, 제1기본 모듈(EM1)의 입력(I)은 주파수 분주기(DIV)의 제1입력이 되며, N번째 기본 모듈(EMN)의 출력(O)은 주파수 분주기(DIV)의 출력이 되고, 각각의 모듈은 주파수 분주기(DIV)의 출력 신호(Vco/R)의 각각의 기간 동안, 입력 신호의 제1 활성 상태에서 활성이며, 그렇지 않으면 비활성인 신호를 공급하는 펄스 출력(PLS)을 또한 갖는 N개의 기본 모듈, 주파수 분주기의 제2입력이 되는 입력, 및 N개의 출력(S1, S2,...SN)을 갖는 디코더(DEC)로서, 각각의 출력은 기본 모듈의 입력 신호의 주파수와 이 디코더의 출력 신호의 주파수간 비 K를 정하는 디코더(DEC)를 포함한다. 이러한 주파수 분주기에서, 앞에서 기술한 것과는 반대로, 분주기의 입력 신호의 주파수와 출력 신호의 주파수간 비 R을 정하는 기본 모듈중 하나의 출력을 선택하기 않는다. 이 경우, 이 비 R의 조정은 각각의 기본 모듈의 비 K에 대해 직접 작용함으로써 실현되며, R은 이들 비(R=K1+K2+...+KN)의 합과 동일하다. 분주기(DIV)는 N개의 데이터 입력, 제어 입력 및 데이터 출력을 갖는 멀티플렉서(MX)를 포함하며, N개의 데이터 입력 각각은 주파수 분주기(DIV)의 기본 모듈(EM1, EM2, ...EMN) 중 하나의 펄스 출력(PLS)에 접속되는 한편, 디코더(DEC)는 멀티플렉서(MX)의 제어 입력에 접속된 보충 출력을 갖고 있어 이는 상기 멀티플렉서를 인에이블시킴으로써 윈도우 신호(Ws)를 이의 출력에 공급하며, 이 윈도우 신호(Ws)는 j번째 모듈의 펄스 출력에 의해서 공급된 신호로 구성된다. 여기서 j는 제어 신호의 함수로서 1과 N의 범위 내에서 변한다. 이러한 시스템에 의해서 윈도우 신호(Ws)의 펄스폭은 분주기의 출력 신호(Vco/R)의 폭으로 된다.
도5는 이러한 주파수 분주기를 포함하는 장치에서의 신호 파형을 도시한 것이다. 신호(Vref)는 주기(T)에 상응하는 고정된 주파수를 갖는다. 주파수 분주기(DIV)의 N번째 기본 모듈(EMN)의 출력 O(EMN)는 이 분주기의 출력 신호(Vco/R)를 공급한다. 기본 모듈(EMN)의 O(EMN)로 표기된 출력 신호는 앞단의 기본 모듈(EMN1)로부터 출력 신호로서 입력에서 수신된 이 신호에 대해 지연됨과 아울러, EMN의 펄스 출력에 의해서 공급된 PLS(EMN)으로 표기된 신호에 대해서도 지연된다. 이 지연은 기본 모듈에 고유한 것으로 본 모듈의 입력과 출력간 전기 신호의 천이 시간에 대응한다. 여기 기술된 예에서, 마지막 모듈(EMN)은 주파수를 2분주한다(KN=2). 신호(Ws)는 기본 모듈(EMN)에 앞서는 모듈 중 하나의 펄스 출력에 의해서 공급된 신호이다. 신호(Ws)에 대해서, Vco/R의 지연은 윈도우 신호(Ws)를 공급하는 펄스 출력을 갖는 기본 모듈로부터 주파수 분주기의 출력이 분리되는 기본 모듈에 의해 발생된 지연들의 합과 같은 때는 오히려 크게 된다. 윈도우 신호(Ws)의 펄스폭은 PLS(EMN)의 경우보다는 명백히 작다. 윈도우 신호(Ws)는 따라서 주파수 분주기 출력 신호(Vco/R)의 활성 엣지를 프레임하게 된다.
도면에서 도시되지는 않았지만 T-t0 순간에 Vref와 Vco/R의 활성 엣지가 동기된 경우를 도시한 것으로, 플립플롭(L)의 데이터 출력(Q)은 활성 레벨에서 셋되었던 표과를 가졌었던 경우이다. Vref의 활성 엣지에 대응하는 t0 순간에 Vco/R 및 Vref는 더 이상 동기되지 않는다. 플립플롭(L)의 데이터 입력(D)에 나타난 윈도우 신호(Ws)는 이때 Vref의 활성 엣지 동안 비활성 레벨에 있으며, 플립플롭(L)의 출력(Q)은 비활성 레벨에 셋된다. t1순간에, Vco/R 및 Vref는 동기된다. 윈도우 신호(Ws)는 Vref의 활성 엣지 동안 활성 레벨에 있으며, 플립플롭(L)의 출력(Q)은 활성 레벨로 셋된다. t2순간에, Vco/R 및 Vref는 여전히 동기된다. 따라서, 플립플롭(L)의 출력(Q)은 활성 레벨에 머물러 있다.
도6은 도2에 도시한 저역 통과 필터를 포함하는 주파수 선택 장치의 신호 파형을 도시한 것이다. 시간은 필터링 효과를 관측할 수 있게 위해서 도5의 경우에 보다 크게 도시하였다. 이 특정한 경우에 있어서, 카운터(CM)는 모듈러-8 카운터이다. 마찬가지로 상기 기술된 바와 같이, 신호(Vco/R 및 Vref)는 t0 순간에 동기되지 않는다. 플립플롭(L)의 데이터 출력(Q)은 카운터(CM)의 카운팅/초기화하여 입력(CE/RZ)으로 전송된 비활성 레벨로 셋된다. 이어서 모든 출력은 비활성 레벨로 된다. t1부터, 신호(Vco/R 및 Vref)는 동기된다. 따라서 카운터(CM)는 논리 NOR 게이트(NR)에 의해 반전된 상기 신호 때문에, 신호(Vref)의 반주기만큼 t1에 대해 시프트되며, 이 사이클은 제7활성 엣지가 카운터(CM)의 클럭 입력(Ck(CM))에서 일어날 때 t3에서 종료한다. 이어서 논리 AND 게이트(AG)의 출력 신호(SYNC)는 활성 레벨로 셋되고 비활성 레벨에서 논리 NOR 게이트(NR)의 출력을 셋한다. 따라서 t3+dt부터, 카운터(CM)의 클럭 입력(Ck(CM))에서 클럭 펄스의 도착을 중지하게 되며, 이에 따라 카운팅 사이클의 마지막 상태가 유지된다. 지연(dt)은 논리 게이트(AG 및 NR)를 지나는 천이 시간에 기인한다. 결국, 신호(SYNC)는 활성 레벨로 유지된다. t4순간에, 신호(VCO/R 및 Vref)는 더 이상 동기되지 않는다. 플립플롭(L)의 데이터 출력(Q)은 이어서 활성 레벨로 셋되며, 따라서 카운터(CM)의 출력 전부, 즉 신호(SYNC)를 비활성 레벨로 리셋한다. 이어서 카운터(CM)의 클럭 입력(Ck(CM))은 다시 클럭 펄스를 받지만, 카운터는 플립플롭(L)의 출력(Q)이 비활성 레벨인 한, 초기화 상태에 잇는 것처럼 카운팅 사이클을 개시하지 않는다. t5 순간에, 신호(Vco/R 및 Vref)가 또 다시 동기된다. 그러므로, 플립플롭(L)의 데이터출력(Q)은 활성 레벨로 셋되어, 이에 따라 신호(Vref)의 반주기만큼 t5에 관하여 이동된 t5 '순간에 카운터(CM)가 이의 카운팅 사이클을 허여하게 된다. t0전에, 카운터(CM)의 클럭 입력(Ck(CM))이 클럭 펄스를 수신하였다는 사실은 두 개의 신호(Vref/R 및 Vref)간 동기화가 너무 짧아, 아마도 클럭 입력이 금지되었을 카운팅 사이클이 끝날 때 완전한 카운팅 사이클을 동작시킬 수 없음을 입증한다. 카운터(CM)와 검출 모듈(DM)이 관련되어 있다는 것은 저역 통과 필터와 같은 것으로, 이것은 이 예에서 기준 신호(Vref)의 7개의 구간 이상에 해당하는 기간을 갖는 활성 상태만을 고려하는 것이다.
도5 및 도6은 활성 레벨이 논리 레벨 "1"이고 비활성 레벨이 논리 레벨 "0" 임 신호를 도시한 것이다. 마찬가지로, 활성 엣지는 상승 엣지이다. 앞에서 주어진 설명은 활성 레벨이 논리 레벨 "0", 비활성 레벨이 논리 레벨 "1", 및 활성 엣지가 하강 엣지인 경우에도 쉽게 바꾸어 적용될 수 있다.

Claims (8)

  1. 소정의 범위 내에 놓인 주파수를 갖는 많은 신호중에서 선택되는 라디오 주파수라 하는 주파수는 갖는 라디오 전기 신호를 수신하도록 된 제1입력을 갖는 주파수 선택 장치로서, 선택될 라디오 전기 신호의 주파수를 정하는 제어 신호를 수신하도록 된 제2입력, 중간 주파수라 하는 고정된 주파수를 갖는 신호를 공급하도록 된 제1출력, 및 상기 라디오 주파수가 상기 제어 신호에 의해서 정해진 주파수에 대응함을 표시하는 신호를 공급하도록 된 제2출력을 가지며, 동조 신호를 수신하도록 된 동조 입력, 및 상기 동조 신호의 값에 의존하는 주파수를 갖는 신호를 공급하도록 된 출력을 갖는 발진기, 상기 장치의 제1입력을 이루며, 상기 라디오 전기 신호를 수신하도록 된 제1입력, 상기 발진기의 출력에 접속된 제2입력, 및 상기 장치의 제1출력을 이루며 상기 제1입력에서 수신된 신호의 주파수와 상기 제2입력에서 수신된 신호의 주파수간 차와 동일한 주파수를 갖는 신호를 공급하도록 된 출력을 갖는 믹서, 상기 발진기의 출력에 접속된 제1입력, 상기 장치의 제2입력을 구성하는 제2입력, 및 상기 제1입력에서 수신된 신호의 주파수로서 상기 제2 입력에서 수신된 제어 신호에 의해 정해진 수만큼 분주된 주파수를 갖는 신호를 공급하도록 된 출력을 갖는 주파수 분주기, 고정된 주파수를 갖는 기준 신호를 수신하도록 된 제1입력, 상기 주파수 분주기의 출력에 접속된 제2입력, 및 상기 발진기의 입력에 접속된 출력을 갖는 위상 검출기를 포함하는 주파수 선택 장치에 있어서, 상기 장치는 상기 주파수 분주기의 출력 신호를 활성 엣지를 각각 포함하는 소정의 시간 간격들 동안 활성인 윈도우 신호를 발생하는 수단, 및 상기 윈도우 신호를 수신하도록 된 데이타 입력, 상기 기준 신호를 수신하도록 된 클럭 입력 및 상기 장치의 상기 제2출력을 구성하는 데이터 출력을 갖는 플립플롭을 또한 포함하는 것을 특징으로 하는 주파수 선택 장치.
  2. 제1항에 있어서, 상기 플립플롭의 데이터 출력과 상기 장치의 상기 제2출력 상이게 배열된 디지털 저역통과 필터를 포함하는 것을 특징으로 하는 주파수 선택 장치.
  3. 제2항에 있어서, 상기 디지털 필터는, 상기 플립플롭의 출력에 접속된 카운팅/초기화 허여(authorization)입력, 기준 신호를 수신하는 클럭 입력, 및 M=2P인 P개의 출력을 갖는 것으로서, 카운팅/초기화 허여 입력에서의 활성 레벨은 카운터를 계수하게 하며, 비활성 카운터의 각각의 출력을 비활성 레벨로 셋팅하는 모듈러-M카운터, 상기 카운터의 P개의 출력에 접속된 P개의 입력, 및 상기 장치의 상기 제2출력을 구성하는 출력을 갖고, 상기 카운터의 모든 출력이 활성 레벨에 있을 때 활성 레벨로 셋되고 상기 카운터가 이의 카운팅/초기화 하여 허여 입력에서 비활성 레벨을 수신할 때까지 상기 레벨로 유지되는 신호를 공급하도록 된 검출 모듈을 포함하는 것을 특징으로 하는 주파수 선택 장치.
  4. 제1항 및 제3항중 어느 한 항에 있어서, 상기 주파수 분주기는 종속 연결된 N개의 기본 모듈로 구성하고, 각각의 모듈은 데이터 입력, 데이터 출력 및 펄스 출력을 가지며, 제1기본 모듈의 입력을 주파수 분주기의 제1입력을 구성하며, 각각의 기본 모듈은 주파수 분주를 행하여, 이의 데이타 출력에서 이 분주에 의해 나온 신호를 공급하며, 이의 펄스 출력에서는 주파수 분주기의 출력 신호 각각의 기간 동안, 제1입력의 제1활성 상태에서 활성 상태이며, 그렇지 않으면 비활성인 신호를 공급하도록 되어 있으며, 이 주파수 분주기에 있어서, i가 1과 N 범위 내에서 변할 수 있는 i번째 기본 모듈의 출력은 상기 분주기의 출력을 구성하기 위해, 주파수 분주기의 제2입력에서 수신된 제어 신호에 의해서 선택되면, 상기 윈도우 신호는 i 제1기본 모듈 중 하나의 펄스 출력에 공급된 신호중 하나가 되는 것을 특징으로 하는 주파수 선택 장치.
  5. 제1항 내지 제3항중 어느 한 항에 있어서, 상기 주파수 분주기는, 입력 신호를 받도록 된 데이터 입력, 이 입력에서 수신된 신호보다 K배 낮은 주파수를 갖는 신호를 공급하도록 된 데이터 출력을 각각 N개의 기본 모듈로서 상기 출력은 다음 기본 모듈의 입력에 접속되고, 제1기본 모듈의 입력은 주파수 분주기의 제1입력이 되며, N번째 기본 모듈의 출력은 주파수 분주기의 출력이 되고, 각각의 모듈은 주파수 분주기의 출력 신호의 각각의 기간 동안, 입력 신호의 제1활성 상태에서 활성이고, 그렇지 않으면 비활성인 신호를 공급하는 펄스 출력을 갖는 N개의 기본 모듈, 및 상기 주파수 분주기의 제2입력이 되는 입력, 및 N개의 출력을 갖는 디코더로서, 각각의 출력은 기본 모듈의 입력 신호의 주파수와 이 디코더의 출력 신호의 주파수간 비 K를 정하는 상기 디코더를 포함하는 것을 특징으로 하는 주파수 선택장치.
  6. 제5항에 있어서, N개의 데이터 입력, 제어 입력 및 데이터 출력을 갖는 멀티플렉서를 포함하며, 상기 N개의 데이터 입력 각각은 주파수 분주기의 기본 모듈중 한 모듈의 펄스 풀력에 접속되며, 상기 디코더는 상기 멀티플렉서의 출력에서 윈도우 신호를 공급하도록 상기 멀티플렉서를 인에이블시키는, 상기 멀티플렉서의 제어 입력에 접속된 보충 출력을 가지며, 상기 윈도우 신호는 제어 신호의 함수로서 j가 1과 N사이에서 변하는 j번째 기본 모듈의 펄스 출력에 의해서 공급된 신호로 구성된 것을 특징으로 하는 주파수 선택 장치.
  7. 제1입력 신호를 수신하도록 된 제1입력, 제2입력 신호를 수신하도록 된 제2입력, 및 출력을 갖는 동기화 검출기에 있어서, 상기 제1입력 신호의 활성 엣지를 각각 포함하는 어떤 시간 간격들 동안 활성인 윈도우 신호를 발생하는 수단, 및 데이터 입력, 클럭 입력 및 데이터 출력을 갖는 플립플롭을 포함하며, 상기 데이타 입력은 상기 윈도우 신호를 수신하도록 되고, 상기 클럭 입력은 상기 제2입력 신호를 수신하도록 되고, 상기 데이터 출력은 상기 동기화 검출기의 상기 제2출력이 되는 것을 특징으로 하는 동기화 검출기.
  8. 제1항에 있어서, 상기 플립플롭의 데이터 출력과 상기 동기화 검출기의 출력간에 배열된 디지털 저역 통과 필터를 포함하는 것을 특징으로 하는 동기화 검출기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970034742A 1996-07-24 1997-07-24 주파수 선택 장치 KR980013021A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9609308A FR2751809A1 (fr) 1996-07-24 1996-07-24 Dispositif de selection de frequence muni d'un detecteur de verrouillage
FR9609308 1996-07-24

Publications (1)

Publication Number Publication Date
KR980013021A true KR980013021A (ko) 1998-04-30

Family

ID=9494422

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970034742A KR980013021A (ko) 1996-07-24 1997-07-24 주파수 선택 장치

Country Status (6)

Country Link
US (1) US5937339A (ko)
EP (1) EP0821488B1 (ko)
JP (1) JPH1079645A (ko)
KR (1) KR980013021A (ko)
DE (1) DE69716528T2 (ko)
FR (1) FR2751809A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000078210A (ja) * 1998-08-28 2000-03-14 Aisin Seiki Co Ltd Ａｓｋ変調回路
DE60112632T2 (de) 2000-03-10 2006-06-14 Koninkl Philips Electronics Nv Phasenverriegelungsschleife
US6459309B2 (en) * 2000-03-10 2002-10-01 Koninklijke Philips Electronics N.V. Frequency converter enabling a non-integer division ratio to be programmed by means of a unique control word
US8044742B2 (en) 2009-03-11 2011-10-25 Qualcomm Incorporated Wideband phase modulator
US8588720B2 (en) * 2009-12-15 2013-11-19 Qualcomm Incorproated Signal decimation techniques
US9000858B2 (en) 2012-04-25 2015-04-07 Qualcomm Incorporated Ultra-wide band frequency modulator

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1047373B (it) * 1975-10-16 1980-09-10 Indesit Disposizione per selezionare una frequenza ricevibile in un ricevitore di segnali
JPS5922464A (ja) * 1982-07-29 1984-02-04 Fuji Xerox Co Ltd タイミング同期回路
US4575761A (en) * 1983-04-28 1986-03-11 Rca Corporation AFT arrangement for a double conversion tuner
US4872155A (en) * 1987-03-13 1989-10-03 Pioneer Electronic Corporation Clock generator circuit and a synchronizing signal detection method in a sampled format system and a phase comparator circuit suited for generation of the clock
US5256989A (en) * 1991-05-03 1993-10-26 Motorola, Inc. Lock detection for a phase lock loop
US5128632A (en) * 1991-05-16 1992-07-07 Motorola, Inc. Adaptive lock time controller for a frequency synthesizer and method therefor
US5220295A (en) * 1992-04-13 1993-06-15 Cirrus Logic, Inc. Method and apparatus for detecting and correcting loss of frequency lock in a phase locked dual clock system
US5394444A (en) * 1993-07-12 1995-02-28 Motorola, Inc. Lock detect circuit for detecting a lock condition in a phase locked loop and method therefor
US5682605A (en) * 1994-11-14 1997-10-28 989008 Ontario Inc. Wireless communication system
JPH08330950A (ja) * 1995-05-31 1996-12-13 Nec Corp クロック再生回路

Also Published As

Publication number Publication date
FR2751809A1 (fr) 1998-01-30
DE69716528T2 (de) 2003-06-26
EP0821488B1 (fr) 2002-10-23
JPH1079645A (ja) 1998-03-24
EP0821488A1 (fr) 1998-01-28
DE69716528D1 (de) 2002-11-28
US5937339A (en) 1999-08-10

Similar Documents

Publication Publication Date Title
EP0045795B1 (en) Synchronized frequency synthesizer with high speed lock
US6956395B2 (en) Tester for testing an electronic device using oscillator and frequency divider
US5280539A (en) Synchronous circuit for serial input signal
JP2954070B2 (ja) デジタルｐｌｌ回路
US5394116A (en) Fractional phase shift ring oscillator arrangement
EP0218406A2 (en) Sampling clock generation circuit
US6255880B1 (en) One-shot DLL circuit and method
US6259283B1 (en) Clock doubler circuit and method
US5459766A (en) Digital phase-locked loop
KR20030027866A (ko) 멀티 위상을 갖는 지연 동기 루프
KR20090074412A (ko) 분주회로 및 이를 이용한 위상 동기 루프
WO2001045262A1 (en) Method and system for managing reference signals for network clock synchronization
US6373308B1 (en) Direct-measured DLL circuit and method
US5764709A (en) Jitter attenuator
KR980013021A (ko) 주파수 선택 장치
US5111486A (en) Bit synchronizer
US6501312B1 (en) Fast-locking DLL circuit and method with phased output clock
CN107026647B (zh) 时间数字系统以及频率合成器
KR100709518B1 (ko) 위상 동기 루프 회로
US6404833B1 (en) Digital phase synchronizing apparatus
US6115439A (en) Free running digital phase lock loop
KR100379313B1 (ko) 동기주사회로
US7271664B2 (en) Phase locked loop circuit
US7535278B1 (en) Circuits and methods of using parallel counter controlled delay lines to generate a clock signal
KR970078031A (ko) Pll주파수 신디사이저 및 그 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee