JPS5922464A - タイミング同期回路 - Google Patents

タイミング同期回路

Info

Publication number
JPS5922464A
JPS5922464A JP57131148A JP13114882A JPS5922464A JP S5922464 A JPS5922464 A JP S5922464A JP 57131148 A JP57131148 A JP 57131148A JP 13114882 A JP13114882 A JP 13114882A JP S5922464 A JPS5922464 A JP S5922464A
Authority
JP
Japan
Prior art keywords
signal
station
timing
synchronization circuit
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57131148A
Other languages
English (en)
Other versions
JPH0514454B2 (ja
Inventor
Takane Sato
高根 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP57131148A priority Critical patent/JPS5922464A/ja
Priority to US06/518,566 priority patent/US4596025A/en
Publication of JPS5922464A publication Critical patent/JPS5922464A/ja
Publication of JPH0514454B2 publication Critical patent/JPH0514454B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/10Arrangements for initial synchronisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は通信ケーブルを用いてディジタル信号の送受信
を行う多局間通他網において、シスデム共通のタイミン
グを保持するだめのタイミング同期回路に関する。
近年バケツ1〜交換等のアータ交換ブノ式を用いた通信
@置や通信網の開発が盛んに行われ−Cいる。
ディジタル信号を符号化し伝送を行う符号化伝送では、
信号の送受信について送受間でタイミングをとる必要が
ある。
第1図は最も簡単な伝送系を表わしたものである。この
伝送系では、伝送路11の一端に送信器12が、また他
端に受信器13が接続されている。
このJ、うなポイント・ツー・ポイント(pointt
o  1)Oint ’)の伝送系でも、信号の伝播時
間の遅延を補償4るために、伝送りロックに応じてビッ
ト同期、ワード同期等の同期をとることが望ましい。b
ちろ/υこのような伝送系であれば、システムタイミン
グの確立は比較的容易に実現り°ることがC′きる。
第2図はマルチポイント(multi  point 
)の伝送系を表わしたものである。このような伝送系で
は、共通の通信ケーブル14に接続された複数の端末局
15−1〜15−N(Nは2以上の整数)がイれぞれほ
ぼ等しい局り[1ツク周波数を発生させるものとづ“れ
ば、これらの間でピッ1ル同期をとらないf−夕通信が
可能となる。このような通信方式の一つとして、イーサ
ネット(E tt+ernet )方式を発展させたモ
デイフアイド・イーサネット方式が提案されている。こ
の方式では、時間軸上で周期的に繰り返される大枠(フ
レーム)を、更に時間軸上で複数の小枠くブロック)に
分割しておき、これらのブロック単位で各局にパケット
通信の機会を与えるものである。これにより各局は空き
ブロックを使用するうえで対等性を持つことができる。
また各局は一度所定のブロックを専有したら、フレーム
の繰り返される毎にこのブロックを定期的に使用覆るこ
とができる。すなわち実時間伝送が可能となるというす
ぐれた長所を持っている。
第3図はこのモディファイド・イーリーネツ1〜にお(
プる信号のフレーム構成を示したものである。
時間軸上で周期的に繰り返されるフレームは、Nブロッ
ク#1〜#Nから成っている。各ブロックは次に示1種
々のビット列b1〜b、により構成され(いる。
bl :後方ガードタイム 112:ゾリアンプル 1)3ニスター1−フラグ b 、 ニアドレスピッ1〜 b5:制御ビット b、:情報ピッ1− b7:ヂエツクピツト 13 B : l−ンドフラグ b、二前方ガードタ、イム ここ乙パ各ビット列b2〜b5、bl、bBは、パケッ
トを構成りるために必要なしの0、A−バヘッド(イ]
加)ビットと総称されでいる。まIC2種類のピッ1へ
列b1およびb5は、これらをイバせてガードタイム(
保護時間)と呼ばれCいる。ガードタイムとは、各ブロ
ックのパクツ1〜が同軸ケーブル上を伝播りる際に生ず
る遅延時間によって、隣接パケット間で一部重複りるよ
うな事態を避りるための空きビット列である。これには
、その後方に位IN(4りられるパケットを保副りるた
めの後方ガードタイムb1と、その前方に位置付けられ
るパケットを保護するための前方ガードタイムb、の2
種類がある。後方ガードタイムb1と前方ガードタイム
b、のビット数の和をΩピッ1−とし、ガードタイム(
b+ + bq’)を以後τ((+ )と表わづことに
する。
さて、この提案された通信システムでは、どの局も信号
の送出を行っていない場合には、各局は全く任意の時間
に、しかも対等に、前記したフレーム構成の信号の送出
を開始することができる。
通信クープルに対しで最初に信号を送出することとなっ
た局が、フレーム同期の主導権を握ることとなる。
このようにして一旦、フレーム同期が確立されると、総
ての局が通信ケーブルを伝送される信号の状態を監視づ
ることができる。各局の利用者装置には、ル−ム内の各
ブロックの専有状況を示すメモリが備えられており、受
信された各局のパケット信号に基づき、各ブロックの登
録が行われる。フレーム同期が確立した後に、他の局が
パケット信号を送出するには、前記メモリを基にし°C
空きブに1ツクを選択し、このブロックを専有してパケ
ット信号の送出を行うことどなる。
ところでこの場合に、各局がバケツ1へ信号の送出を開
始さけるタイミングが問題となる。例えば゛第4図に承
りよ・うに、両端をインピーダンス整合用のターミネー
タ16.17に接続された同軸ケ=1ル18の中点に局
Cが存在し、この局Cと−hのターミネータ16との間
に、既に送信を行つ゛(いる局Sが存在づるとする。こ
の場合、局Sから送り出されたパケット信号は、クープ
ル上の信号伝播遅延時間に応じて、局Cおよび同軸ケー
ブル18」ニの他の局R1〜R4に、それぞれ異なった
時刻に受信されることとなる。従って各局が何らの8慮
もt!fに自局の信号を送出すると、同軸ケーブル18
上でパケット同士が車なりあう事態の発生りる可能性が
ある。
このような事態の発生を防止づ−るために、この通(F
3シスデムではブロックとフレームの双方あるいは一方
について各局で同期をとることにしている。これは、仮
にビット同期やワード同期をとるためにクロック情報を
伝送したとしても、各局で信号の遅延時間を調整するだ
めの処理が容易でないことによるものである。
以上−例としてモディファイド・イーサネットとげばれ
る通信方式について説明したが、フレームとブロック双
方の概念を用いる通信り式で多局間伝送を行おうとする
と、フレーム同期あるいはブロック同期の確立が同様に
必要となる。ところがこのようなタイミング同期につい
ての・有効かつ正確な回路装置は、未だ製品化あるいは
公表されるに至っていない。
本発明はこのような一事情に鑑みたもので、各局の局ク
ロック周波数がほぼ等しいが互に非同期関係にある多層
間通信網において、各局でフレーム同期とブロック同期
の双方または一方を正確に確立させることのできるタイ
ミング同期回路を提供り゛ることをその目的とする。
本発明では、前記した多層間通信網において、各局のク
ロック信号を分周器で分周してフレーム同期あるいはゾ
[1ツク同期をとる一方、通信網の基準となる局から送
られてきたパグツ1へ信号を再生りることにより作成し
たリセット信号で、分周器の初期値を設定りることとし
C1前記した目的を達成する。
以−ト実施例につき本発明の詳細な説明す゛る。
第5図はtディン1イド・イーサネットに本発明を適用
した場合を表わしたものである。
この通信システムで伝送路として敷設された同軸ケーブ
ル18は、その両端を特性インピーダンスに等しい抵抗
値をもったインピーダンス整合用のターミネータ16.
17に接続されている。各々の局はタップ(信号人出力
点)21−1〜21−Nを通しC同軸クーゾル′IE3
に接続され−(いる。
これらの局は総(基本的に同一の構成を有しているの0
1図ではタップ21−1に接続された局Sの東部のみを
表わづことどりる。
各局は、81算機や電話器を備えた利用者装置22を備
え(いる。利用者装置22には、バケツ1一単位のディ
ジタル信号を他局に送信づるための送信器(旬号器)2
3と、他局から送られてきた同じくパケッ1へ単位のデ
ィジタル信号を受信づるための受信器(復号器)24、
および端末を制御づるための端末側1IIl器25が設
けられている。このうら送信器23から出力される信号
は送信バッファメモリ26に一時的に蓄えられる。そし
て伝送媒体である同軸ケーブル18上の伝送速度に等し
いクロック信号で、所定の時間にまとめて読み出される
。この読み出された信号は、送信論理回路27により所
定のパケット信号に変換される。
そして送信バッファアンプ28を経た後、タップ21−
1を通して同軸ケーブル18上に送り出される。
一方、同軸ケーブル18上を伝送されている総てのパケ
ット信号は、タップ21−1を通して受信バッファアン
プ29に受信される。受信論理回路31は受信されたパ
ケット信号から自局宛のパケット信号のみを選択し、受
信バッファメモリ32に一時的に蓄える。この蓄えられ
た信号は、受信器24において、所定のクロックを用い
て連続的に読み出される。これにより受信出力信号が得
られる。
このようにして信号の送受信が行われるが、伝送制御回
路33は、受信論理回路31から得られる自局宛の受信
信号により端末制御器25の制御をtううと共に、端末
制御器25の指示に従って送信論理回路27を制御する
。また、衝突検知回路34は、自局が選択したブロック
で最初のパケット信号の退出を行ったとき、他の局との
間でパケット信号同士の衝突が生じたか否かを検査づ゛
る。
この通信システムで、システムタイミングの同期を行う
回路部分を次に説明覆る。各局はそれぞれ発振器35を
内蔵している。この発振器35の出力りるクロック信号
36の周波数は、各局ともある晶1容範囲内に設定さt
じ(いる。クロック信号36は分周器37に供給される
第(3図はシステムタイミングの同期を行うタイミング
同期回路の部分を表わしたものである。タロツク信号3
6は分周器37内の第1の分周回路371に供給される
。第1の分周回路371は、ブロックタイミングパルス
38を作成するためにクロック信号36をB分周−4る
。ここで符号Bは1ブロツクを構成するビット数を表わ
したものである。ブロックタイミングパルス38は送信
論理回路27に供給され、ブロックタイミングの同期が
とられる。ブロックタイミングパルス38はまた、第2
の分周回路372にも供給される。第2の分周回路37
2はこれをF分周し、フレームタイミングパルス39を
作成する。ここで符号Fは、1フレームを構成するブロ
ック数を表わしたものである。第3図に示すフレーム構
成のときには、トーNとなる。すなわちNブロックの計
数が行われるごとにフレームタイミングパルス39が発
生づ°る。フレームタイミングパルス39は送信論理回
路27に供給され、フレームタイミングの同期がとられ
る。
この通信システムでは、前記したように基準となる局(
マスタ局)から送られてきた信号を基にして、各局がシ
ステム全体としてのタイミング調整を行う。このために
第5図に示す受信論理回路31は、受信した各局のパケ
ット信号をA−バヘッド検出器373へ供給づる。オー
バヘッド検出器373はオーバヘッドのビット構成を判
別し、これからマスク局のパケット信号を検出する。マ
スク局のパケット信号が検出されると、そのプリアンプ
ルb2の受信終了時刻に検出信号41が出力され、タイ
ミングカウンタ374に供給される。
タイミングカウンタ374は後に説明り−る所定の値に
ブリヒツトされており、検出信号41が到来づると前方
保護時間τ(b9)が終7する時間をMl数し、この時
刻に計時終了信号42を出力する。リレット信号発生器
375は引時終了信号42を入力し、このタイミングで
第1のリレン1へ信号43を発生さVる。第1のリレッ
ト信号43は第1の分)ム)回路371に供給さ、れ、
これをリレットづる。づなわちクロック信号36によっ
て自走している第1の分周回路371は、これによりタ
イミングのずれが調整される。クロック(言号36が、
1フレームに対し−(高々数ビツト程度の周波数誤差を
発生させるものとりれは、これにより各局は十分な精度
でシステムタイミングを確立させることができる。マス
ク局が途中C交代すると、新しいマスク局の送出するパ
ケット信号が新しく第1のブロック#1から送出された
ものと擬制される場合がある。このようにブロック番号
の基準が変更されるような通信システムでは、マスク局
を基準としてフレームの起点を定める必要がある。この
ような通信システムでは、第1のリセット信号43と同
一タイミングで第2のリセット信号44を発生させ、こ
れを第2の分周四路372に供給してリセットさせれば
よい。
以上説明したタイミング同期回路の各部分について、問
題となるところを更に具体的に説明する。
まずタイミングカウンタ374で計数される時間のうち
前方保護時間τ(b、)は各局ごとにその値が異なるの
でこの調整について説明する。各局の送出するパケット
信号が隣接゛するブロック間で重なり合うことを防止す
るために、この通信システムでは、前記したガードタイ
ムτ(0)の概念を用いてシステムタイミングの同期を
とっている。
りなわらこの通信システムぐは、ガードタイムτ(す)
を位置の基準となる中央の局C(第4図)から最も離れ
た局までの信号伝播遅延時間の2倍あるいはこれ以上に
設定りると共に、局Cの受信点におい(、各局から送ら
れるバケット18号が等間隔で並ぶようにこれらの信号
の送出を行わせ゛る。
第7図はこれを更に具体的に説明層るためのものひある
。今、既に信号の伝送を行っている局を8局どし、他の
局RI〜R4がパケット信号の送出を開始りるものと覆
る。この場合、後続りる各局R1〜]く4は、基準とな
る局Cで局Sの送信バケツ1〜(送信Sパケット)の受
(8を終了しCから1ガードタイム後に、この局Cでパ
ケットの受信が開始されるように、各送信パケットの送
出タイミングを決定りる。
このような信号送出タイミングの決定を行うために、各
局は、同軸クープル上を伝送されるパケット信号を受信
すると、そのアドレスビットから局Sのパケット信号が
受信(受信Sパケット)されたことを判別すると共に、
その位置と基準となる局Cとの位置関係および信号伝播
遅延時間との関係から、局Cの受信点における受信Sパ
ケット信号の終了時刻を求める。この時刻は、第7図に
示すように局R+ 、R,2におりる受信Sパケットの
終了時刻よりも遅く、局R3、R4にお()る受信Sパ
ケットの終了時刻よりも早くなる。
後続する各局R1〜R4において局Cを基準とした受信
Sパケットの終了時刻が求められると、これらの局のう
ち信号の送出を希望づ“る局は、これらの局から局Cま
での信号伝播遅延時間だ1ノ曲記した時刻よりも早い時
刻においC、パケット信号の送出(送信Rパケット)を
開始する。このようにして送出されたパケット信号は、
基準となる局Cにおいて、受信Sパケットの終了時刻か
らガードタイムτ(0)だけ遅延した時刻から受信(受
信Rパケット)が開始されることとなる。
このような信号送出タイミングの調整は、前記した各局
におけるフレーム同期およびブロック同期の確立によっ
て行われる。例えば局Sから見て局Cよりも外側に位置
する局R3では、受信Sバケッ1〜の終Y時点から τ(bq)=τ((1)/2−τ(CR3)・・・(1
)でバ1算される前方保護時間τ(b q )だ()経
過した時点C1第2ブロツク#2が開始づるように、タ
イミングカウンタ374をブ′リレットする。ここぐτ
(CR3’)は局Cと周1<3の間の信号伝播遅延時間
である。
また局Sど局Cの間に位@づる局R2では、前方保護時
間τ(b、)は次のJ、うになる。
τ(b、)−τ((J)/2+τ(CR2)・・・〈2
)ここでて(CRz)は局Cと局1<2の間の信号伝播
遅延り間である。
更に、局Cから見て88.J、りも外側に位置する局R
+′cは、前方保護時間τ(Llq)は次のようになる
τ(b q )−τ((J)/2+τ(SC)−τ(S
RI>・・・(3) ここぐて(SC)は局Sと局Cの間の、ま、たτ(SR
I)は局Sと局R+との間の信号伝播遅延時間である。
このようにこの実施例の通信システムぐは、フレーム同
期の主導権を握る局から送出されるパケット信号の受信
が終了してから、次のブロックタイミングが開始するま
での経過時間、リーなわら前方保護時間τ(b、)を、
前記した3式(1)〜く3)のいずれかに基づいて、求
めておき、あるいは他の方法で算出して、それぞれの局
のタイミングカウンタ374を個別に調整する。これに
より各局は正確なシステムタイミングを確立させること
ができる。
次に各局がどのようにしてマスク局を判別するかについ
゛C説明する。第8図はマスク局であることを判別した
信@(マスク信号)を出力するオーバヘッド検出器の一
部およびタイミングカウンタの一部を具体的に表わした
ものである。バケツ1〜形式で受信された受信データ4
6は、オーバヘッド検出器373内の第1の比較器37
3Aと2人力アンド回路373Bの一方の入力端子の双
方に供給される。第1の比較器373Δは受信データ4
6のプリアンプルb2の部分を検出゛りる。すなわちこ
の通信システムぐ、各局の送出りるパケッ1へ信号のプ
リアンプルb2のパターンは、共通のパターン(例えば
[〕N]−ド)に予め設定されている。従って第1の比
較器373△は供給されるデータをピッ1一単位C比較
しCプリアンプルb2を識別覆る。
プリアンプルb2が識別されると、第1の比較器373
△はデータの一致を小り一致信号47を出力りる。一致
信号47は第゛1のフリップフ[lツブ回路373Cに
供給され、これをセラ1−りる。
第1のノリップフ【」ツブ回路3°73 Gの出力端子
Qはアンド回路373Bの他方の入力端子に接続されC
いる。従ってこの段階からアンド回路373Bはそのグ
ー1−を開き、これ以後に送られてきた受信f−タ46
を第2の比較器373Dに供給りる。拘〕2の比較器3
73Dはこれによりスター1へフラグb3を比較器る。
スタートフラグb3はマスク局のパケット信号の場合の
み特定のピッ1〜列(例えば総て゛0パのビット等)で
構成されている。第2の比較器3731)はスター1−
フラグをビット単位で比較し、マスク局のビット列であ
る場合には一致信号48を出力する。一致信号48は第
2のフリップフロップ回路373Eに供給され、これを
セットする。これによりその出力Om 子QからH(ハ
イ)レベルのマスク信号51が出力される。マスク局が
交代したときには、新しいマスク局のスタートフラグが
前記した特定のビット列となる。従って各局はマスク局
を常に正確に認識することができる。
最後に、マスク局のパケット信号が検出された場合にこ
れによるリセット信号を優先さゼる回路部分についで説
明づる。各局はそれぞれ発振器35を内蔵しているので
、マスク局に対して次のいずれかに属することになる。
(1)その局のクロック信号36の周波数がマスク局の
それよりも低い場合。りなわら位相が遅れている場合。
このような局を第1グループの局と呼ぶことにする。
(2)その局のクロック信号36の周波数がマスク局の
それよりも高い場合。すなわち位相が進/υでいる場合
。このような局を第2グループの局と呼ぶことにする。
第1グループの局の場合には、m9図aに示すように第
Nのブl」ツク#Nと第1のブロック#1の境界を示す
ブロックタイミングパルス38が発生する前に第1のり
ヒツト信号43が発生し、第1のブ【」ツク#1の起点
が定められる。従ってシステムタイミングの確立につい
4特に問題は発生しない。ところが第2グループの局の
場合には、同図すに月\りように第Nのブロック#Nと
第1のブ【」ツク#1の境界を示すブロックタイミング
パルス38の発生しIC後に第1のリセット信号43が
発生し−Cしよう。従って第1のブロック#1の起点が
ふらつくという事態が生ずる。
第10図はこのような事態を回避覆るために設【ノられ
た回路部分を示したちのCある。これは第6図に示1原
理的な回路部分を具体的に表わしたものである。第1の
分周回路371はクロック信号36を1/[3に分周し
、クツノル4ヤリ−53を出力する。リップルキャリー
53は2人カアンド回路54の一方の入力端子と、ウィ
ンドウ発生器55に供給される。マスク局からパケッ1
へ信号56(第11図a〉が受信されたとづると、オー
バヘッド検出器373がこれを検出し、タイミングカウ
ンタ374が51数を開始する。タイミングカウンタ3
74は、情報ビットb6の後に付加されたオーバヘッド
(以下第2のA−バヘッドという)が受信される段階で
ウィンドウ設定指示信号57(第11図b)を出力り−
る。ウィンドウ発生器55は、ウィンドウ設定指示信号
57によって立ち下がり第1のリセット信号43(第1
1図C)によって立ち上がるタイミングでウィンドウ5
8(同図d〉を発生させる。
ウィンドウ発生器55はウィンドウ58が存在する時間
帯にリップルキャリー53の供給を受レノだときく第1
1図e)、これをブロックタイミングパルス38として
出力づることはない。すなわち第2グループの局の場合
には、マスク局のパケット信号が受信されている場合の
み第1のリセット信号43をブロックタイミングパルス
38としC出力りる。第1グループの局の場合では、第
1のリセット信号43が先に到来りるので、ウィンドウ
58の存否にかかわらり゛同一の結果となる。
なJ3ウィンドウ設定指示悟号57は、第8図に示した
残りの回路部分で作成される。1なわち第1の比較器3
73Aがブリアンゾルb2の終端で一致信号47を出力
りると、第2のA−バヘッド検出カウンタ374Aがイ
ネーブルとなり、計数を開始りる。この通信システムで
は、各パケット信号の先端から第2のA−バヘッドまで
のビット数が固定されCいる。第2のA−へヘッド検出
カウンタ374八はアドレスピッ1−b3の先端から情
報ビットb6の終端までのピッ[−数を81数づると、
リップルキャリー61を出力りる。リップルキャリー6
1はノリップフ[」ツブ回路374Bに供給され、これ
をレットする。これによりぞの出力端子Φからウィンド
ウ設定指示信号57が出力されることになる。
第12図はウィンドウ発生器を中心とした回路部分を具
体的に表わしたものであり、第13図は第1グループの
局における回路動作を、また第14図は第2グループの
局にお【)る回路動作をそれぞれ説明りるための波形図
である。マスク局からのパケット信号56(第13図1
第14図a)が到来−する以前の段階では、第1の分周
回路371がクロック信号36を分周した結果得られる
リップルキャリー53(第13図1第14図b)が、ウ
ィンドウ発生器55内のオア回路551を経−C2人力
アンド回路552に供給される。アンド回路552の他
方の入力端子には、第1のりレッ]・信号43(第13
図G、第14図C)が供給されるよう2になっている。
第1のリセット信号43はこの状態でHレベルに保たれ
ている。
従ってマスク局のパケット信号56が受信されない段階
では、リップルキャリー53と同一の信号波形がブロッ
クタイミングパルス38(第13図1第14図d)とし
て出ツノされることになる。
マスク局のパケット信号56が受信されると、L(ロー
)レベルのマスク信号51(第13図e、第14図e)
が発生する。マスク信号51が発生すると第1のフリツ
ブフ[1ツブ回路5553がレットされ、イの出力端子
Qから1−ルベルのマスクフラグ信号63(第13図1
1第14図[)が出力される。これよりわずか後に前記
バケツ1〜信号56の第2のA−バヘッドが受イムされ
る段階C1Lレベルのウィンドウ設定指示信号57(第
13図り、第14図g)が発生りる。これにより第2の
フリップフロップ回路554がレツ]・され、その出力
端子Qから1」レベルの第2のオーバヘッド検出イri
号6/l(第13図11、第14図11)が出力される
。マスタフラグ信号63おJ、び第2の71−バヘッド
検出信号64は、第1のリセット信号43によって第1
および第2のノリツブフロップ回路5)53.554が
クリアされるまで存続覆る。
アンド回路555はこれらの信号63.64の論理積を
とり、ウィンドウ58(第13図し、第14図L)を発
生させる。ウィンドウ5BはAア回路551に供給され
る。従ってウィンドウ58が発生しくいる間にリップル
キャリー53が発生した場合(第14図b)には、これ
が無視される。
そして第1のリセット信号43が発生ずるタイミングで
、これを入力するアンド回路552から修正されたブロ
ックタイミングパルス38が出力されることになる。こ
の10ツクタイミングパルス38が出力されるタイミン
グC1第1のリセット信号43とリップルキャリー53
の論理積をとるアンド回路65からLレベルのロード信
号66が出力される。ロード信号66は第1の分周回路
371のロード端子LDに供給され、これによりリップ
ルキャリータ3の出力されるタイミングのずれが調整さ
れる。
以上説明したように本発明によれば、マスク局のパケッ
ト信号の受信によって作成されたりヒツト信号を用いて
、各局でクロック信号の分周器の初期値(タイミングエ
ツジ)を設定することにしている。従って各局は非同期
動作が可能となるのみでなく、マスク局が変更になって
も前記リセット信号でフレーム同期をとることにより、
フレームのリセットも可能となる長所がある。
【図面の簡単な説明】
第1図はポイント・ツー・ポイント伝送系のシステム構
成図、第2図はマルチポイント伝送系のシステム構成図
、第3図はモディファイド・イーザネッ1〜にお(プる
伝送されるイ^号の構成図、第4図は同軸り一プル上に
お(〕る各局の配置状態を承り配置説明図、第5図〜第
14図は本発明の一実施例を説明Jるためのもので、こ
のうち第5図はモディファイド・イーサネツ1〜にJ3
りる通信システムの概略を示づブIIツク図、第6図は
タイミング同期回路の原理的構成を示リブロック図、第
7図は第4図に示した各局の受信点(タップ)におりる
送受信パケットの信号波形の1ンベローブを小リタイミ
ング図、第8図はA−バヘッド検出器およびタイミング
カウンタの一部を具体的に表わしたブロック図、第9図
は第1グループの局と第2グループの局それぞれにJ3
りるブロックタイミングパルスと第1のリセット信号の
関係を示すタイミング図、第10図は第1のリセット信
号を優先さUる回路部分の構成を示1ブL1ツク図、第
11図はこの回路部分の動作を説明りる各種信号波形図
、第12図はウィンドウ発生器を中心として前記回路部
分の要部を具体的に表わしたブロック図、第13図と第
14図は第12図に示した回路部分の動作を説明するだ
めの各種信号波形図である。 21・・・・・・タップ 35・・・・・・発振器 36・・・・・・クロック信号 37・・・・・・分周器 43・・・・・・第1のリセット信号 44・・・・・・第2のリセット信号 55・・・・・・ウィンドウ発生器 56・・・・・・マスタ局のパケット信号371・・・
・・・第1の分周回路 372・・・・・・第2の分周回路 373・・・・・・オーバヘッド検出器(判別手段)3
74・・・・・・タイミングカウンタ375・・・・・
・リセット信号発生型出 願 人    富士ピロツク
ス株式会社代  理  人      弁理士  山 
 内  梅  雄15  図 1B 第 8 区 第 7 口 第9図 第10  図 8 j ’/4     375

Claims (1)

  1. 【特許請求の範囲】 1、自局の発振器から出力される他局の周波数とほぼ等
    しいクロック信号を分周し、信号伝送のために基準とな
    る時間枠としてのフレームおよびこれを細分化したブロ
    ックを各局で設定するための分周器と、この非同期伝送
    系でシステム同期の基準となる局として定められたマス
    ク局から送られてくるブロック単位の信号を判別する判
    別手段と、判別されたマスク局の信号からブロックある
    いはフレームの起点となるリセット信号を再生ずるりセ
    ラ1−信号再生手段と、リセット信号により前記分周器
    の初期値を各局で設定するタイミング設定手段とを具備
    することを特徴とするタイミング同期回路。 2、リレン1−信号が再生される時間帯を受信側の局で
    予測する予測手段と、予測された時間帯に再生されたり
    セット信号を用いて分周器の初期値を設定す゛るタイミ
    ング設定手段を具備りることを特徴とする特許請求の範
    囲第1項記載のタイミング同期回路。 3、時開軸」こぐ周期的に繰り返されるフレームを等分
    割したブロックを単位として、1または複数のブロック
    から成るパケットを構成し、このパケッ[・を1フレ〜
    ムごとに周期的に伝送させる伝送系にd3いて、判別手
    段がバケットに組み込まれた制御情報からマスク局を判
    別し、予測手段がこれを基にし−C、リセット信号の再
    生される時間帯を予測することを特徴とする特許請求の
    範囲第2項記載のタイミング同期回路。 4、タイミング設定手段がリセット信号の再生されない
    状態で分周器を自走させると一方、リレン1−信号の再
    生される時1バ1帯ではリレン1−信号によって初期値
    の設定を行うことを特徴とする特許請求の範囲第3項記
    載のタイミング同期回路。 5、通信ケーブル上に複数のタップを設(〕、各局がこ
    れらのタップを介して通信ケーブルと接続され、ディジ
    タル信号の送受信を行うことを特徴と゛りる多局間通他
    網にお【プる¥1訂請求の範囲第3項または第4項記載
    のタイミング同期回路。 6、マスク局から送られてきたパケットを受信するたび
    に、リセッ1〜信号再生手段がこのパケットに組み込ま
    れた制御情報からマスク局の位置を識別し、自局との通
    信ケーブル上の位置関係からりヒツト信号の発生タイミ
    ングを設定することを特徴とする特許請求の範囲第5項
    記載のタイミング同期回路。 7、分周器がクロック信号にシンクロナスな動作をする
    カウンタで構成され、ロード端子とクリア端子を備えて
    、1ブロツクあるいは1フレームの検出およびブロック
    あるいはフレームのリセットを行うことを特徴とする特
    許請求の範囲第5項記載のタイミング同期回路。
JP57131148A 1982-07-29 1982-07-29 タイミング同期回路 Granted JPS5922464A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP57131148A JPS5922464A (ja) 1982-07-29 1982-07-29 タイミング同期回路
US06/518,566 US4596025A (en) 1982-07-29 1983-07-29 Timing synchronization circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57131148A JPS5922464A (ja) 1982-07-29 1982-07-29 タイミング同期回路

Publications (2)

Publication Number Publication Date
JPS5922464A true JPS5922464A (ja) 1984-02-04
JPH0514454B2 JPH0514454B2 (ja) 1993-02-25

Family

ID=15051117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57131148A Granted JPS5922464A (ja) 1982-07-29 1982-07-29 タイミング同期回路

Country Status (2)

Country Link
US (1) US4596025A (ja)
JP (1) JPS5922464A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104471741A (zh) * 2012-07-27 2015-03-25 松下知识产权经营株式会社 电池保持壳体以及具有用于收纳该壳体的收纳室的电池包装体

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6184138A (ja) * 1984-10-01 1986-04-28 Nissan Motor Co Ltd ネツトワ−クシステム
US4779087A (en) * 1985-02-13 1988-10-18 Fujitsu Limited Loop transmission system with frame synchronization control
US4799218A (en) * 1985-03-28 1989-01-17 Nissan Motor Company, Limited Network system
US5159713A (en) * 1985-11-27 1992-10-27 Seiko Corp. Watch pager and wrist antenna
SE452231B (sv) * 1986-03-07 1987-11-16 Philips Norden Ab Forfarande for synkronisering av klockor ingaende i ett lokalt netverk av busstyp
NL8700736A (nl) * 1987-03-30 1988-10-17 Philips Nv Een-kanaalsbussysteem voor meermeester gebruik, met bitcelsynchronisatie, en meesterstation voorzien van een bitcelsynchronisatie-element daarvoor.
US4939728A (en) * 1987-11-10 1990-07-03 Echelon Systems Corp. Network and intelligent cell for providing sensing bidirectional communications and control
US4918690A (en) * 1987-11-10 1990-04-17 Echelon Systems Corp. Network and intelligent cell for providing sensing, bidirectional communications and control
FR2638591B1 (fr) * 1988-11-03 1990-11-30 Telephonie Ind Commerciale Agencement de synchronisation pour autocommutateur numerique prive raccorde a un reseau rnis
US4912706A (en) * 1988-11-18 1990-03-27 American Telephone And Telegraph Company Frame synchronization in a network of time multiplexed optical space switches
US5182798A (en) * 1988-12-30 1993-01-26 Pitney Bowes Inc. Multiple material processing system start-up
US5253252A (en) * 1989-01-10 1993-10-12 The Foxboro Company Token device for distributed time scheduling in a data processing system
JPH0750887B2 (ja) * 1989-03-18 1995-05-31 株式会社日立製作所 データ伝送方法およびシステム
AU6408590A (en) * 1989-10-17 1991-05-16 At & E Corporation. Adaptive on-off control for radio receiver
US5125009A (en) * 1990-07-13 1992-06-23 Hewlett-Packard Co. Method and apparatus for synchronously distribution digital signals in high speed systems
FI85084C (fi) * 1990-08-15 1992-02-25 Computec Oy Foerfarande och anordning foer mottagning av paketformigt data.
JP2636534B2 (ja) * 1991-03-22 1997-07-30 三菱電機株式会社 通信システム
US5291480A (en) * 1991-06-18 1994-03-01 Dsc Communications Corporation Synchronous node controllers for switching network
US5412651A (en) * 1993-02-11 1995-05-02 Nec America, Inc. Structure and method for combining PCM and common control data on a backplane bus
US5444743A (en) * 1993-11-18 1995-08-22 Hitachi America, Ltd. Synchronous pulse generator
FR2751809A1 (fr) * 1996-07-24 1998-01-30 Philips Electronics Nv Dispositif de selection de frequence muni d'un detecteur de verrouillage
US5905869A (en) * 1996-09-27 1999-05-18 Hewlett-Packard, Co. Time of century counter synchronization using a SCI interconnect
DE19642264C1 (de) * 1996-10-11 1998-02-19 Becker Gmbh Verfahren zur Kompensation von Laufzeitverzögerungen in einem ringförmigen Kommunikationsnetz
US6320501B1 (en) 1999-05-25 2001-11-20 Pittway Corporation Multiple sensor system for alarm determination with device-to-device communications
US7280550B1 (en) 2002-12-18 2007-10-09 Cirrus Logic, Inc. Bandwidth optimization of ring topology through propagation delay compensation
JP4247759B2 (ja) * 2003-06-27 2009-04-02 日本光電工業株式会社 被験者情報伝送システム及び被験者情報同期方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5387108A (en) * 1977-01-11 1978-08-01 Mitsubishi Electric Corp Data transmission unit
JPS56116353A (en) * 1980-02-19 1981-09-12 Nec Corp Transmission/reception synchronizing system for monitor

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5324761B1 (ja) * 1968-10-11 1978-07-22
US3825899A (en) * 1971-08-11 1974-07-23 Communications Satellite Corp Expansion/compression and elastic buffer combination
US3772475A (en) * 1972-08-28 1973-11-13 Communications Satellite Corp Satellite communications system with super frame format and frame segmented signalling
US3813496A (en) * 1972-10-02 1974-05-28 Communications Satellite Corp Tdma bursts acquisition system
US3922496A (en) * 1974-02-11 1975-11-25 Digital Communications Corp TDMA satellite communications system with guard band obviating ongoing propagation delay calculation
US3958083A (en) * 1974-02-26 1976-05-18 Fujitsu Ltd. Acquisition system for the SDMA/TDMA satellite communication system
JPS5333402B2 (ja) * 1974-07-05 1978-09-13
US4054753A (en) * 1975-10-20 1977-10-18 Digital Communications Corporation Double sync burst TDMA system
US4271505A (en) * 1979-07-02 1981-06-02 The Foxboro Company Process communication link

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5387108A (en) * 1977-01-11 1978-08-01 Mitsubishi Electric Corp Data transmission unit
JPS56116353A (en) * 1980-02-19 1981-09-12 Nec Corp Transmission/reception synchronizing system for monitor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104471741A (zh) * 2012-07-27 2015-03-25 松下知识产权经营株式会社 电池保持壳体以及具有用于收纳该壳体的收纳室的电池包装体

Also Published As

Publication number Publication date
US4596025A (en) 1986-06-17
JPH0514454B2 (ja) 1993-02-25

Similar Documents

Publication Publication Date Title
JPS5922464A (ja) タイミング同期回路
EP0103460B1 (en) Improvements in or relating to data interconnecting networks
US6920155B2 (en) Embedded loop delay compensation circuit for multi-channel transceiver
US4564838A (en) Data communication network and method of communication
JPH038616B2 (ja)
JP2000307559A (ja) ユーザクロック同期化を使った無線ネットワーク。
US4516240A (en) Time division digital signal transmission system with block packing
JPS61214834A (ja) 複合情報伝送方式
US6370158B1 (en) Wireless T/E Transceiver frame signaling subcontroller
JPH0153531B2 (ja)
JPS592464A (ja) チヤンネルアクセス方式
JPH0158901B2 (ja)
KR100257883B1 (ko) 고수준 데이터 링크제어 방식 통신 패킷의 목적지와 패킷 종류검출 장치 및 방법
JP3516998B2 (ja) アドレス情報判読装置
US20040001495A1 (en) Communication system and method for sending isochronous streaming data within a frame segment using a signaling byte
JP3193122B2 (ja) タイミング再生回路
JPS6047535A (ja) ディジタル信号伝送方式
JPS6130835A (ja) デイジタル信号伝送方式
JPS598448A (ja) デイジタル信号伝送方式
JPS60256237A (ja) デイジタル信号伝送方式
JPS60185441A (ja) システムタイミング同期方式
JPS5913449A (ja) システムタイミング同期方式
JPH05227171A (ja) 多重通信装置
JPS62213340A (ja) ハイブリツド交換型デイジタル信号伝送方式
JPH0815275B2 (ja) 複数装置間相互のデータ伝送システムおよびデータ伝送方法