JPH0514454B2 - - Google Patents

Info

Publication number
JPH0514454B2
JPH0514454B2 JP57131148A JP13114882A JPH0514454B2 JP H0514454 B2 JPH0514454 B2 JP H0514454B2 JP 57131148 A JP57131148 A JP 57131148A JP 13114882 A JP13114882 A JP 13114882A JP H0514454 B2 JPH0514454 B2 JP H0514454B2
Authority
JP
Japan
Prior art keywords
station
signal
timing
block
packet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57131148A
Other languages
English (en)
Other versions
JPS5922464A (ja
Inventor
Takane Sato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP57131148A priority Critical patent/JPS5922464A/ja
Priority to US06/518,566 priority patent/US4596025A/en
Publication of JPS5922464A publication Critical patent/JPS5922464A/ja
Publication of JPH0514454B2 publication Critical patent/JPH0514454B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/10Arrangements for initial synchronisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)

Description

【発明の詳細な説明】 本発明は通信ケーブルを用いてデイジタル信号
の送受信を行う多局間通信網において、システム
共通のタイミングを保持するためのタイミング同
期回路に関する。
近年パケツト交換等のデータ交換方式を用いた
通信装置や通信網の開発が盛んに行われている。
デイジタル信号を符号化し伝送を行う符号化伝送
では、信号の送受信について送受間でタイミング
をとる必要がある。
第1図は最も簡単な伝送系を表わしたものであ
る。この伝送系では、伝送路11のの一端に送信
器12が、また他端に受信器13が接続されてい
る。このようなポイント・ツー・ポイント
(point to point)の伝送系でも、信号の伝播時
間の遅延を補償するために、伝送クロツクに応じ
てビツト同期、ワード同期等の同期をとることが
望ましい。もちろんこのような伝送系であれば、
システムタイミングの確立は比較的容易に実現す
ることができる。
第2図はマルチポイント(multi point)の伝
送系を表わしたものである。このような伝送系で
は、共通の通信ケーブル14に接続された複数の
端末局15−1〜15−N(Nは2以上の整数)がそ
れぞれほぼ等しい局クロツク周波数を発生させる
ものとすれば、これらの間でビツト同期をとらな
いデータ通信が可能となる。このような通信方式
の一つとして、イーサネツト(Ethernet)方式を
発展させたモデイフアイド・イーサネツト方式が
提案されている。この方式では、時間軸上で周期
的に繰り返される大枠(フレーム)を、更に時間
軸上で複数の小枠(ブロツク)に分割しておき、
これらのブロツク単位で各局にパケツト通信の機
会を与えるものである。これにより各局は空きブ
ロツクを使用するうえで対等性を持つことができ
る。また各局は一度所定のブロツクを専有した
ら、フレームの繰り返される毎にこのブロツクを
定期的に使用することができる。すなわち実時間
伝送が可能となるというすぐれた長所を持つてい
る。
第3図はこのモデイフアイド・イーサネツトに
おける信号のフレーム構成を示したものである。
時間軸上で周期的に繰り返されるフレームは、N
ブロツク#1〜#Nから成つている。各ブロツク
は次に示す種々のビツト列b1〜b9により構成され
ている。
b1:後方ガードタイム b2:プリアンブル b3:スタートフラグ b4:アドレスビツト b5:制御ビツト b6:情報ビツト b7:チエツクビツト b8:エンドフラグ b9:前方ガードタイム ここで各ビツト列b2〜b5、b7,b8は、パケツト
を構成するために必要なもので、オーバヘツド
(付加)ビツトを総称されている。また2種類の
ビツト列b1およびb9は、これらを併せてガードタ
イム(保護時間)と呼ばれている。ガードタイム
とは、各ブロツクのパケツトが同軸ケーブル上を
伝播する際に生ずる遅延時間によつて、隣接パケ
ツト間で一部重複するような事態を避けるための
空きビツト列である。これには、その後方に位置
付けられるパケツトを保護するための後方ガード
タイムb1と、その前方に位置付けられるパケツト
を保護するための前方ガードタイムb9の2種類が
ある。後方ガードタイムb1と前方ガードタイムb9
のビツト数の和をgビツトとし、ガードタイム
(b1+b9)を以後τ(g)と表わすことにする。
さて、この提案された通信システムでは、どの
局も信号の送出を行つていない場合には、各局は
全く任意の時間に、しかも対等に、前記したフレ
ーム構成の信号の送出を開始することができる。
通信ケーブルに対して最初に信号を送出すること
となつた局が、フレーム同期の主導権を握ること
となる。
このようにして一旦、フレーム同期が確立され
ると、総ての局が通信ケーブルを伝送される信号
の状態を監視することができる。各局の利用者装
置には、フレーム内の各ブロツクの専有状況を示
すメモリが備えられており、受信された各局のパ
ケツト信号に基づき、各ブロツクの登録が行われ
る。フレーム同期が確立した後に、他の局がパケ
ツト信号を送出するには、前記メモリを基にして
空きブロツクを選択し、このブロツクを専有して
パケツト信号の送出を行うこととなる。
ところでこの場合に、各局がパケツト信号の送
出を開始させるタイミングが問題となる。例えば
第4図に示すように、両端をインピーダンス整合
用のターミネータ16,17に接続された同軸ケ
ーブル18の中点に局Cが存在し、この局Cと一
方のターミネータ16との間に、既に送信を行つ
ている局Sが存在するとする。この場合、局Sか
ら送り出されたパケツト信号は、ケーブル上の信
号伝播遅延時間に応じて、局Cおよび同軸ケーブ
ル18上の他の局R1〜R4に、それぞれ異なつた
時刻に受信されることとなる。従つて各局が何ら
の考慮もせずに自局の信号を送出すると、同軸ケ
ーブル18上でパケツト同士が重なりあう事態の
発生する可能性がある。
このような事態の発生を防止するために、この
通信システムではブロツクとフレームの双方ある
いは一方について各局で同期をとることにしてい
る。これは、仮にビツト同期やワード同期をとる
ためにクロツク情報を伝送したとしても、各局で
信号の遅延時間を調整するための処理が容易でな
いことによるものである。
以上一例としてモデイフアイド・イーサネツト
と呼ばれる通信方式について説明したが、フレー
ムとブロツク双方の概念を用いる通信方式で多局
間伝送を行おうとすると、フレーム同期あるいは
ブロツク同期の確立が同様に必要となる。ところ
がこのようなタイミング同期についての有効かつ
正確な回路装置は、未だ製品化あるいは公表され
るに至つていない。
本発明はこのような事情に鑑みたもので、各局
の局クロツク周波数がほぼ等しいが互いに非同期
関係にある多局間通信網において、各局でフレー
ム同期とブロツク同期の双方または一方を正確に
確立させることのできるタイミング同期回路を提
供することをその目的とする。
本発明では、複数の局が伝送媒体に接続されて
成る非同期系システムの各局で用いるタイミング
同期回路において、自局の発振器から出力される
他局の周波数とほぼ等しいクロツク信号を分周
し、信号伝送のための基準となる時間枠としての
フレームおよびこれを細分化したブロツクのタイ
ミング信号を発生する分周器と、システム同期の
基準となるマスタ局から受信したブロツク単位の
信号を判別する判別手段と、この判別手段で判別
したマスタ局からのブロツク単位の信号からブロ
ツクあるいはフレームの起点となるリセツト信号
を発生するリセツト信号発生手段と、リセツト信
号の発生する直前の一定期間に発生するタイミン
グ信号を無効にするウインドウ発生手段と、リセ
ツト信号に基づいて分周器の初期値を設定するタ
イミング設定手段とをタイミング同期回路に具備
させている。
以下実施例につき本発明を詳細に説明する。
第5図はモデイフアイド・イーサネツトに本発
明を適用した場合を表わしたものである。
この通信システムで伝送路として敷設された同
軸ケーブル18は、その両端を特性インピーダン
スに等しい抵抗値をもつたインピーダンス整合用
のターミネータ16,17に接続されている。
各々の局はタツプ(信号入出力点)21−1〜2
1−Nを通して同軸ケーブル18に接続されてい
る。これらの局は総て基本的に同一の構成を有し
ているので、図ではタツプ21−1に接続された
局Sの要部のみを表わすこととする。
各局は、計算機や電話器を備えた利用者装置2
2を備えている。利用者装置22には、パケツト
単位のデイジタル信号を他局に送信するための送
信器(符号器)23と、他局から送られてきた同
じくパケツト単位のデイジタル信号を受信するた
めの受信器(復合器)24、および端末を制御す
るための端末制御器25が設けられている。この
うち送信器23から出力される信号は送信バツフ
アメモリ26に一時的に蓄えられる。そして伝送
媒体である同軸ケーブル18上の伝送速度に等し
いクロツク信号で、所定の時間にまとめて読み出
される。この読み出された信号は、送信論理回路
27により所定のパケツト信号に変換される。そ
して送信バツフアアンプ28を経た後、タツプ2
1−1を通して同軸ケーブル18上に送り出され
る。
一方、同軸ケーブル18上を伝送されている総
てのパケツト信号は、タツプ21−1を通して受
信バツフアアンプ29に受信される。受信論理回
路31は受信されたパケツト信号から自局宛のパ
ケツト信号のみを選択し、受信バツフアメモリ3
2に一時的に蓄える。この蓄えられた信号は、受
信器24において、所定のクロツクを用いて連続
的に読み出される。これにより受信出力信号が得
られる。
このようにして信号の送受信が行われるが、伝
送制御回路33は、受信論理回路31から得られ
る自局宛の受信信号により端末制御器25の制御
を行うと共に、端末制御器25の指示に従つて送
信論理回路27を制御する。また、衝突検知回路
34は、自局が選択したブロツクで最初のパケツ
ト信号の送出を行つたとき、他の局との間でパケ
ツト信号同士の衝突が生じたか否かを検査する。
この通信システムで、システムタイミングの同
期を行う回路部分を次に説明する。各局はそれぞ
れ発振器35を内蔵している。この発振器35の
出力するクロツク信号36の周波数は、各局とも
ある許容範囲内に設定されている。クロツク信号
36は分周器37に供給される。
第6図はシステムタイミングの同期を行うタイ
ミング同期回路の部分を表わしたものである。ク
ロツク信号36は分周器37内の第1の分周回路
371に供給される。第1の分周回路371は、
ブロツクタイミングパルス38を作成するために
クロツク信号36をB分周する。ここで符号Bは
1ブロツクを構成するビツト数を表わしたもので
ある。ブロツクタイミングパルス38は送信論理
回路27に供給され、ブロツクタイミングの同期
がとられる。ブロツクタイミングパルス38はま
た、第2の分周回路372にも供給される。第2
の分周回路372はこれをF分周し、フレームタ
イミングパルス39を作成する。ここで符号F
は、1フレームを構成するブロツク数を表わした
ものである。第3図に示すフレーム構成のときに
は、F=Nとなる。すなわちNブロツクの計数が
行われるごとにフレームタイミングパルス39が
発生する。フレームタイミングパルス39は送信
論理回路27に供給され、フレームタイミングの
同期がとられる。
この通信システムでは、前記したように基準と
なる局(マスタ局)から送られてきた信号を基に
して、各局がシステム全体としてのタイミング調
整を行う。このために第5図に示す受信論理回路
31は、受信した各局のパケツト信号をオーバヘ
ツド検出器373へ供給する。オーバヘツド検出
器373はオーバヘツドのビツト構成を判別し、
これからマスタ局のパケツト信号を検出する。マ
スタ局のパケツト信号が検出されると、そのプリ
アンブルb2の受信終了時刻に検出信号41が出力
され、タイミングカウンタ374に供給される。
タイミングカウンタ374は後に説明する所定
の値にプリセツトされており、計数時間に対して
十分小さい周期の図示しないクロツクを入力して
計数するようになつている。そして検出信号41
が到来すると前方保護時間τ(b9)が終了する時
間を計数し、この時刻に計時終了信号42を出力
する。リセツト信号発生器375は計時終了信号
42を入力し、このタイミングで第1のリセツト
信号43を発生させる。第1のリセツト信号43
は第1の分周回路371に供給され、これをリセ
ツトする。すなわちクロツク信号36によつて自
走している第1の分周回路371は、これにより
タイミングのずれが調整される。クロツク信号3
6が、1フレームに対して高々数ビツト程度の周
波数誤差を発生させるものとすれば、これにより
各局は十分な精度でシステムタイミングを確立さ
せることができる。マスタ局が途中で交代する
と、新しいマスタ局の送出するパケツト信号が新
しく第1のブロツク#1から送出されたものと擬
制される場合がある。このようにブロツク番号の
基準が変更されるような通信システムでは、マス
タ局を基準としてフレームの起点を定める必要が
ある。このような通信システムでは、第1のリセ
ツト信号43と同一タイミングで第2のリセツト
信号44を発生させ、これを第2の分周回路37
2に供給してリセツトさせればよい。
以上説明したタイミング同期回路の各部分につ
いて、問題となるところを更に具体的に説明す
る。まずタイミングカウンタ374で計数される
時間のうち前方保護時間τ(b9)は各局ごとにそ
の値が異なるのでこの調整について説明する。な
お以下の説明では、簡略のために局Cにおいて後
方保護期間τ(b1)が前方保護期間τ(b)9と等しい
ものとする。各局の送出するパケツト信号が隣接
するブロツク間で重なり合うことを防止するため
に、この通信システムでは、前記したガードタイ
ムτ(g)の概念を用いてシステムタイミングの同期
をとつている。すなわちこの通信システムでは、
ガードタイムτ(g)を位置に基準となる中央の局C
(第4図)から最も離れた局までの信号伝播遅延
時間の2倍あるいはこれ以上に設定すると共に、
局Cの受信点において、各局から送られるパケツ
ト信号が等間隔で並ぶようにこれらの信号の送出
を行わせる。
第7図はこれを更に具体的に説明するためのも
のである。今、既に信号の伝送を行つている局を
S局とし、他の局R1〜R4がパケツト信号の送出
を開始するものとする。この場合、後続する各局
R1〜R4は、基準となる局Cで局Sの送信パケツ
ト(送信Sパケツト)の受信を終了してから1ガ
ードタイム後に、この局Cでパケツトの受信が開
始されるように、各送信パケツトの送出タイミン
グを決定する。
このような信号送出タイミングの決定を行うた
めに、各局は、同軸ケーブル上を伝送されるパケ
ツト信号を受信すると、そのアドレスビツトから
局Sのパケツト信号が受信(受信Sパケツト)さ
れたことを判別すると共に、その位置と基準とな
る局Cとの位置関係および信号伝播遅延時間との
関係から、局Cの受信点における受信Sパケツト
信号の終了時刻を求める。この時刻は、第7図に
示すように局R1,R2における受信Sパケツトの
終了時刻よりも遅く、局R3,R4における受信S
パケツトの終了時刻よりも早くなる。
後続する各局R1〜R4において局Cを基準とし
た受信Sパケツトの終了時刻が求められると、こ
れらの局のうち信号の送出を希望する局は、これ
らの局から局Cまでの信号伝播遅延時間だけ前記
した時刻よりも早い時刻において、パケツト信号
の送出(送信Rパケツト)を開始する。このよう
にして送出されたパケツト信号は、基準となる局
Cにおいて、受信Sパケツトの終了時刻からガー
ドタイムτ(g)だけ遅延した時刻から受信(受信R
パケツト)が開始されることとなる。
このような信号送出タイミングの調整は、前記
した各局におけるフレーム同期およびブロツク同
期の確立によつて行われる。例えば局Sから見て
局Cよりも外側に位置する局R3では、受信Sパ
ケツトの終了時点から τ(b9)=τ(g)/2−τ(CR3) ……(1) で計算される前方保護時間τ(b9)だけ経過した
時点で、第2ブロツク#2が開始するように、タ
イミングカウンタ374をプリセツトする。ここ
でτ(CR3)は局Cと局R3の間の信号伝播遅延時
間である。
また局Sと局Cの間に位置する局R2では、前
方保護時間τ(b9)は次のようになる。
τ(b9)=τ(g)/2+τ(CR2) ……(2) ここでτ(CR2)は局Cと局R2の間の信号伝播
遅延時間である。
更に、局Cから見て局Sよりも外側に位置する
局R1では、前方保護時間τ(b9)は次のようにな
る。
τ(b9)=τ(g)/2+τ(SC) −τ(SR1)……(3) ここでτ(SC)は局Sと局Cの間の、またτ
(SR1)は局Sと局R1との間の信号伝播遅延時間
である。
このようにこの実施例の通信システムでは、フ
レーム同期の主導権を握る局から送出されるパケ
ツト信号の受信が終了してから、次のブロツクタ
イミングが開始するまでの経過時間、すなわち前
方保護時間τ(b9)を、前記した3式(1)〜(3)のい
ずれかに基づいて、求めておき、あるいは他の方
法で算出して、それぞれの局のタイミングカウン
タ374を個別に調整する。これにより各局は正
確なシステムタイミングを確立させることができ
る。
次に各局がどのようにしてマスタ局を判別する
かについて説明する。第8図はマスタ局であるこ
とを判別した信号(マスタ信号)を出力するオー
バヘツド検出器の一部およびタイミングカウンタ
の一部を具体的に表わしたものである。パケツト
形式で受信された受信データ46は、オーバヘツ
ド検出器373内の第1の比較器373Aと2入
力アンド回路373Bの一方の入力端子の双方に
供給される。第1の比較器373Aは受信データ
46のプリアンブルb2の部分を検出する。すなわ
ちこの通信システムで、各局の送出するパケツト
信号のプリアンブルb2のパターンは、共通のパタ
ーン(例えばPNコード)に予め設定されてい
る。従つて第1の比較器373Aは供給されるデ
ータをビツト単位で比較してプリアンブルb2を識
別する。
プリアンブルb2が識別されると、第1の比較器
373Aはデータの一致を示す一致信号47を出
力する。一致信号47は第1のフリツプフロツプ
回路373Cに供給され、これをセツトする。第
1のフリツプフロツプ回路373Cの出力端子Q
はアンド回路373Bの他方の入力端子に接続さ
れている。従つてこの段階からアンド回路373
Bはそのゲートを開き、これ以後に送られてきた
受信データ46を第2の比較器373Dに供給す
る。第2の比較器373Dはこれによりスタート
フラグb3を比較する。スタートフラグb3はマスタ
局のパケツト信号の場合のみ特定のビツト列(例
えば総て“0”のビツト等)で構成されている。
第2の比較器373Dはスタートフラグをビツト
単位で比較し、マスタ局のビツト列である場合に
は一致信号48を出力する。一致信号48は第2
のフリツプフロツプ回路373Eに供給され、こ
れをセツトする。これによりその出力端子Qから
H(ハイ)レベルのマスタ信号51が出力される。
マスタ局が交代したときには、新しいマスタ局の
スタートフラグが前記した特定のビツト列とな
る。従つて各局はマスタ局を常に正確に認識する
ことができる。
最後に、マスタ局のパケツト信号が検出された
場合にこれによるリセツト信号を優先させる回路
部分について説明する。各局はそれぞれ発振器3
5を内蔵しているので、マスタ局に対して次のい
ずれかに属することになる。
(1) その局のクロツク信号36の周波数がマスタ
局のそれよりも低い場合。すなわち位相が遅れ
ている場合。このような局を第1グループの局
と呼ぶことにする。
(2) その局のクロツク信号36の周波数がマスタ
局のそれよりも高い場合。すなわち位相が進ん
でいる場合。このような局を第2グループの局
と呼ぶことにする。
第1グループの局の場合には、第9図aに示す
ように第Nのブロツク#Nと第1のブロツク#1
の境界を示すブロツクタイミングパルス38が発
生する前に第1のリセツト信号43が発生し、第
1のブロツク#1の起点が定められる。従つてシ
ステムタイミングの確立について特に問題は発生
しない。ところが第2グループの局の場合には、
同図bに示すように第Nのブロツク#Nと第1の
ブロツク#1の境界を示すブロツクタイミングパ
ルス38の発生した後に第1のリセツト信号43
が発生してしまう。従つて第1のブロツク#1の
起点がふらつくという事態が生ずる。
第10図はこのような事態を回避するために設
けられた回路部分を示したものである。これは第
6図に示す原理的な回路部分を具体的に表わした
ものである。第1の分周回路371はクロツク信
号36を1/Bに分周し、リツプルキヤリー53
を出力する。リツプルキヤリー53は2入力アン
ド回路54の一方の入力端子と、ウインドウ発生
器55に供給される。マスタ局からパケツト信号
56(第11図a)が受信されたとすると、オー
バヘツド検出器373がこれを検出し、タイミン
グカウンタ374が計数を開始する。タイミング
カウンタ374は、情報ビツトb6の後に付加され
たオーバヘツド(以下第2のオーバヘツドとい
う)が受信された段階でウインドウ設定指示信号
57(第11図b)を出力する。ウインドウ発生
器55は、ウインドウ設定指示信号57によつて
立ち下がり第1のリセツト信号43(第11c)
によつて立ち上がるタイミングでウインドウ58
(同図d)を発生させる。
ウインドウ発生器55はウインドウ58が存在
する時間帯にリツプルキヤリー53の供給を受け
たとき(第11図e)、これをブロツクタイミン
グパルス38として出力することはない。すなわ
ち第2グループの局の場合には、マスタ局のパケ
ツト信号が受信されている場合のみ第1のリセツ
ト信号43をブロツクタイミングパルス38とし
て出力する。第1グループの局の場合では、第1
のリセツト信号43が先に到来するので、ウイン
ドウ58の存否にかかわらず同一の結果となる。
なおウインドウ設定指示信号57は、第8図に示
した残りの回路部分で作成される。すなわち第1
の比較器373Aがプリアンブルb2の終端で一致
信号47を出力すると、第2のオーバヘツド検出
カウンタ374Aがイネーブルとなり、計数を開
始する。この通信システムでは、各パケツト信号
の先端から第2のオーバヘツドまでのビツト数が
固定されている。第2のオーバヘツド検出カウン
タ374Aはアドレスビツトb3の先端から情報ビ
ツトb6の終端までのビツト数を計数すると、リツ
プルキヤリー61を出力する。リツプルキヤリー
61はフリツプフロツプ回路374Bに供給さ
れ、これをセツトする。これによりその出力端子
Qからウインドウ設定指示信号57が出力される
ことになる。
第12図はウインドウ発生器を中心とした回路
部分を具体的に表わしたものであり、第13図は
第1グループの局における回路動作を、また第1
4図は第2グループの局における回路動作をそれ
ぞれ説明するための波形図である。マスタ局から
のパケツト信号56(第13図a、第14図a)
が到来する以前の段階では、第1の分周回路37
1がクロツク信号36を分周した結果得られるリ
ツプルキヤリー53(第13図b,第14図b)
が、ウインドウ発生器55内のオア回路551を
経て2入力アンド回路552に供給される。アン
ド回路552の他方の入力端子には、第1のリセ
ツト信号43(第13図c、第14図c)が供給
されるようになつている。第1のリセツト信号4
3はこの状態でHレベルに保たれている。従つて
マスタ局のパケツト信号56が受信されない段階
では、リツプルキヤリー53と同一の信号波形が
ブロツクタイミングパルス38(第13図d、第
14図d)として出力されることになる。
マスタ局のパケツト信号56が受信されると、
L(ロー)レベルのマスタ信号51(第13図e、
第14図e)が発生する。マスタ信号51が発生
すると第1のフリツプフロツプ回路553がセツ
トされ、その出力端子QからHレベルのマスタフ
ラグ信号63(第13図f、第14図f)が出力
される。これよりわずか後に前記パケツト信号5
6の第2のオーバヘツドが受信される段階で、L
レベルのウインドウ設定指示信号57(第13図
g、第14図g)が発生する。これにより第2の
フリツプフロツプ回路554がセツトされ、その
出力端子QからHレベルの第2のオーバヘツド検
出信号64(第13図h、第14図h)が出力さ
れる。マスタフラグ信号63および第2のオーバ
ヘツド検出信号64は、第1のリセツト信号43
によつて第1および第2のフリツプフロツプ回路
553,554がクリアされるまで存続する。
アンド回路555はこれらの信号63,64の
論理積をとり、ウインドウ58(第13図i、第
14図i)を発生させる。ウインドウ58はオア
回路551に供給される。従つてウインドウ58
が発生している間にリツプルキヤリー53が発生
した場合(第14図b)には、これが無視され
る。そして第1のリセツト信号43が発生するタ
イミングで、これを入力するアンド回路552か
ら修正されたブロツクタイミングパルス38が出
力されることになる。このブロツクタイミングパ
ルス38が出力されるタイミングで、第1のリセ
ツト信号43とリツプルキヤリー53の論理積を
とるアンド回路65からLレベルのロード信号6
6が出力される。ロード信号66は第1の分周回
路371のロード端子LDに供給され、これによ
りリツプルキヤリー53の出力されるタイミング
のずれが調整される。
以上説明したように本発明によれば、マスタ局
のパケツト信号の受信によつて作成されたリセツ
ト信号を用いて、各局でクロツク信号の分周器の
初期値(タイミングエツジ)を設定することにし
ている。従つて各局は非同期動作が可能となるの
みでなく、マスタ局が変更になつても前記リセツ
ト信号でフレーム同期をとることにより、フレー
ムのリセツトも可能となる長所がある。
また、本発明ではウインドウ発生手段を用い
て、リセツト信号の発生する直前の一定期間に発
生する桁上げ信号を無効にすると共に、タイミン
グ信号の発生を禁止したので、自局のクロツク信
号がマスタ局のそれに比べて位相が進んでいるよ
うな場合にフレームの最初のブロツクの起点がふ
らつくといつた不都合を排除することができると
いう効果もある。
【図面の簡単な説明】
第1図はポイント・ツー・ポイント伝送系のシ
ステム構成図、第2図はマルチポイント伝送系の
システム構成図、第3図はモデイフアイド・イー
サネツトにおける伝送される信号の構成図、第4
図は同軸ケーブル上における各局の配置状態を示
す配置説明図、第5図〜第14図は本発明の一実
施例を説明するためのもので、このうち第5図は
モデイフアイド・イーサネツトにおける通信シス
テムの概略を示すブロツク図、第6図はタイミン
グ同期回路の原理的構成を示すブロツク図、第7
図は第4図に示した各局の受信点(タツプ)にお
ける送受信パケツトの信号波形のエンベロープを
示すタイミング図、第8図はオーバヘツド検出器
およびタイミングカウンタの一部を具体的に表わ
したブロツク図、第9図は第1グループの局と第
2グループの局それぞれにおけるブロツクタイミ
ングパルスと第1のリセツト信号の関係を示すタ
イミング図、第10図は第1のリセツト信号を優
先させる回路部分の構成を示すブロツク図、第1
1図はこの回路部分の動作を説明する各種信号波
形図、第12図はウインドウ発生器を中心として
前記回路部分の要部を具体的に表わしたブロツク
図、第13図と第14図は第12図に示した回路
部分の動作を説明するための各種信号波形図であ
る。 21……タツプ、35……発振器、36……ク
ロツク信号、37……分周器、43……第1のリ
セツト信号、44……第2のリセツト信号、55
……ウインドウ発生器、56……マスタ局のパケ
ツト信号、371……第1の分周回路、372…
…第2の分周回路、373……オーバヘツド検出
器(判別手段)、374……タイミングカウンタ、
375……リセツト信号発生器。

Claims (1)

  1. 【特許請求の範囲】 1 複数の局が伝送媒体に接続されて成る非同期
    系システムの各局で用いるタイミング同期回路に
    おいて、 自局の発振器から出力される他局の周波数とほ
    ぼ等しいクロツク信号を分周し、信号伝送のため
    の基準となる時間枠としてのフレームおよびこれ
    を細分化したブロツクのタイミング信号を発生す
    る分周器と、 システム同期の基準となるマスタ局から受信し
    たブロツク単位の信号を判別する判別手段と、 この判別手段で判別したマスタ局からのブロツ
    ク単位の信号からブロツクあるいはフレームの起
    点となるリセツト信号を発生するリセツト信号発
    生手段と、 前記リセツト信号の発生する直前の一定期間に
    発生する前記タイミング信号を無効にするウイン
    ドウ発生手段と、 前記リセツト信号に基づいて前記分周器の初期
    値を設定するタイミング設定手段 とを具備することを特徴とするタイミング同期回
    路。 2 前記非同期系システムが、時間軸上で周期的
    に繰り返されるフレームを分割したブロツクを単
    位として、1以上のブロツクからパケツトを構成
    し、このパケツトを1フレームごとに周期的に伝
    送させるものであつて、 前記判別手段が、パケツトに組み込まれる制御
    情報からマスタ局を判別することを特徴とする特
    許請求の範囲第1項記載のタイミング同期回路。 3 前記非同期系システムが、各局が伝送媒体と
    しての通信ケーブル上にタツプを介して接続され
    て成るものであつて、 前記通信ケーブルの中央に位置する中央局およ
    び自局の通信ケーブル上の位置関係に基づいて、
    マスタ局のパケツトの受信終了から次に送信すべ
    きブロツクタイミングの開始までの経過時間であ
    る前方保護期間が計算されて設定され、前記リセ
    ツト信号発生手段が、設定された前方保護期間を
    計数してリセツト信号を発生させるものであるこ
    とを特徴とする特許請求の範囲第2項記載のタイ
    ミング同期回路。 4 前記分周器が、クロツク信号に同期して動作
    し、かつ前記タイミング信号を出力するリツプル
    キヤリー端子と、初期値を設定するロード端子お
    よびクリア信号を入力するクリア端子とを有する
    カウンタで構成されるものであることを特徴とす
    る特許請求の範囲第3項記載のタイミング同期回
    路。
JP57131148A 1982-07-29 1982-07-29 タイミング同期回路 Granted JPS5922464A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP57131148A JPS5922464A (ja) 1982-07-29 1982-07-29 タイミング同期回路
US06/518,566 US4596025A (en) 1982-07-29 1983-07-29 Timing synchronization circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57131148A JPS5922464A (ja) 1982-07-29 1982-07-29 タイミング同期回路

Publications (2)

Publication Number Publication Date
JPS5922464A JPS5922464A (ja) 1984-02-04
JPH0514454B2 true JPH0514454B2 (ja) 1993-02-25

Family

ID=15051117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57131148A Granted JPS5922464A (ja) 1982-07-29 1982-07-29 タイミング同期回路

Country Status (2)

Country Link
US (1) US4596025A (ja)
JP (1) JPS5922464A (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6184138A (ja) * 1984-10-01 1986-04-28 Nissan Motor Co Ltd ネツトワ−クシステム
US4779087A (en) * 1985-02-13 1988-10-18 Fujitsu Limited Loop transmission system with frame synchronization control
US4799218A (en) * 1985-03-28 1989-01-17 Nissan Motor Company, Limited Network system
US5159713A (en) * 1985-11-27 1992-10-27 Seiko Corp. Watch pager and wrist antenna
SE452231B (sv) * 1986-03-07 1987-11-16 Philips Norden Ab Forfarande for synkronisering av klockor ingaende i ett lokalt netverk av busstyp
NL8700736A (nl) * 1987-03-30 1988-10-17 Philips Nv Een-kanaalsbussysteem voor meermeester gebruik, met bitcelsynchronisatie, en meesterstation voorzien van een bitcelsynchronisatie-element daarvoor.
US4918690A (en) * 1987-11-10 1990-04-17 Echelon Systems Corp. Network and intelligent cell for providing sensing, bidirectional communications and control
US4939728A (en) * 1987-11-10 1990-07-03 Echelon Systems Corp. Network and intelligent cell for providing sensing bidirectional communications and control
FR2638591B1 (fr) * 1988-11-03 1990-11-30 Telephonie Ind Commerciale Agencement de synchronisation pour autocommutateur numerique prive raccorde a un reseau rnis
US4912706A (en) * 1988-11-18 1990-03-27 American Telephone And Telegraph Company Frame synchronization in a network of time multiplexed optical space switches
US5182798A (en) * 1988-12-30 1993-01-26 Pitney Bowes Inc. Multiple material processing system start-up
US5253252A (en) * 1989-01-10 1993-10-12 The Foxboro Company Token device for distributed time scheduling in a data processing system
JPH0750887B2 (ja) * 1989-03-18 1995-05-31 株式会社日立製作所 データ伝送方法およびシステム
AU6408590A (en) * 1989-10-17 1991-05-16 At & E Corporation. Adaptive on-off control for radio receiver
US5125009A (en) * 1990-07-13 1992-06-23 Hewlett-Packard Co. Method and apparatus for synchronously distribution digital signals in high speed systems
FI85084C (fi) * 1990-08-15 1992-02-25 Computec Oy Foerfarande och anordning foer mottagning av paketformigt data.
JP2636534B2 (ja) * 1991-03-22 1997-07-30 三菱電機株式会社 通信システム
US5291480A (en) * 1991-06-18 1994-03-01 Dsc Communications Corporation Synchronous node controllers for switching network
US5412651A (en) * 1993-02-11 1995-05-02 Nec America, Inc. Structure and method for combining PCM and common control data on a backplane bus
US5444743A (en) * 1993-11-18 1995-08-22 Hitachi America, Ltd. Synchronous pulse generator
FR2751809A1 (fr) * 1996-07-24 1998-01-30 Philips Electronics Nv Dispositif de selection de frequence muni d'un detecteur de verrouillage
US5905869A (en) * 1996-09-27 1999-05-18 Hewlett-Packard, Co. Time of century counter synchronization using a SCI interconnect
DE19642264C1 (de) * 1996-10-11 1998-02-19 Becker Gmbh Verfahren zur Kompensation von Laufzeitverzögerungen in einem ringförmigen Kommunikationsnetz
US6320501B1 (en) 1999-05-25 2001-11-20 Pittway Corporation Multiple sensor system for alarm determination with device-to-device communications
US7280550B1 (en) 2002-12-18 2007-10-09 Cirrus Logic, Inc. Bandwidth optimization of ring topology through propagation delay compensation
JP4247759B2 (ja) * 2003-06-27 2009-04-02 日本光電工業株式会社 被験者情報伝送システム及び被験者情報同期方法
JP2014026848A (ja) * 2012-07-27 2014-02-06 Panasonic Corp 電池包装体及びそれに使用される電池保持用樹脂ケース

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5387108A (en) * 1977-01-11 1978-08-01 Mitsubishi Electric Corp Data transmission unit
JPS56116353A (en) * 1980-02-19 1981-09-12 Nec Corp Transmission/reception synchronizing system for monitor

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5324761B1 (ja) * 1968-10-11 1978-07-22
US3825899A (en) * 1971-08-11 1974-07-23 Communications Satellite Corp Expansion/compression and elastic buffer combination
US3772475A (en) * 1972-08-28 1973-11-13 Communications Satellite Corp Satellite communications system with super frame format and frame segmented signalling
US3813496A (en) * 1972-10-02 1974-05-28 Communications Satellite Corp Tdma bursts acquisition system
US3922496A (en) * 1974-02-11 1975-11-25 Digital Communications Corp TDMA satellite communications system with guard band obviating ongoing propagation delay calculation
US3958083A (en) * 1974-02-26 1976-05-18 Fujitsu Ltd. Acquisition system for the SDMA/TDMA satellite communication system
JPS5333402B2 (ja) * 1974-07-05 1978-09-13
US4054753A (en) * 1975-10-20 1977-10-18 Digital Communications Corporation Double sync burst TDMA system
US4271505A (en) * 1979-07-02 1981-06-02 The Foxboro Company Process communication link

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5387108A (en) * 1977-01-11 1978-08-01 Mitsubishi Electric Corp Data transmission unit
JPS56116353A (en) * 1980-02-19 1981-09-12 Nec Corp Transmission/reception synchronizing system for monitor

Also Published As

Publication number Publication date
US4596025A (en) 1986-06-17
JPS5922464A (ja) 1984-02-04

Similar Documents

Publication Publication Date Title
JPH0514454B2 (ja)
EP0103460B1 (en) Improvements in or relating to data interconnecting networks
US6920155B2 (en) Embedded loop delay compensation circuit for multi-channel transceiver
US4536875A (en) Retransmission control system
US5052029A (en) Self-correcting synchronization signal method and apparatus
US4439856A (en) Bimodal bus accessing system
JPH038616B2 (ja)
US4646291A (en) Synchronization apparatus in transmitting information on a simplex bus
GB2117939A (en) Data communication network and method of communication
JPH0133060B2 (ja)
US4631721A (en) Bidirectional communication system of a two-wire bus comprising an active terminator
US4516240A (en) Time division digital signal transmission system with block packing
US4525832A (en) Digital signal transmission system
US4510600A (en) Digital signal transmission system
JPS61214834A (ja) 複合情報伝送方式
JP3897413B2 (ja) 通信チャネルで接続された2つのステーション間の距離測定装置及び方法
JPS592464A (ja) チヤンネルアクセス方式
US4586176A (en) Method for correction of trouble in digital signal transmission system
KR950001514B1 (ko) 공유버스를 이용한 근거리 통신 장치
JPS6047535A (ja) ディジタル信号伝送方式
EP0490002B1 (en) A flag counter circuit
JPS5913449A (ja) システムタイミング同期方式
JPS598448A (ja) デイジタル信号伝送方式
JPH0815275B2 (ja) 複数装置間相互のデータ伝送システムおよびデータ伝送方法
JPS60256237A (ja) デイジタル信号伝送方式