JPH04264290A - クロック回路 - Google Patents
クロック回路Info
- Publication number
- JPH04264290A JPH04264290A JP3025795A JP2579591A JPH04264290A JP H04264290 A JPH04264290 A JP H04264290A JP 3025795 A JP3025795 A JP 3025795A JP 2579591 A JP2579591 A JP 2579591A JP H04264290 A JPH04264290 A JP H04264290A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- oscillation
- frequency
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 30
- 239000010453 quartz Substances 0.000 abstract 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 239000013078 crystal Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 2
Landscapes
- Electric Clocks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
［発明の目的］
【０００１】
【産業上の利用分野】本発明は、自動調整が可能なクロ
ック回路に関する。
ック回路に関する。
【０００２】
【従来の技術】一般に時計を内蔵している装置は、基準
クロックを水晶の発振を分周して作るが、水晶の発振周
波数にある程度のずれがあるため基準クロックを１秒と
するには調整が必要となる。通常基準クロックを１秒と
するための水晶の発振周波数は４．１９４３０４ＭＨＺ
であるが、例えば水晶の発振周波数が４．１９４２０
０ＭＨＺ にずれているとすると の日差となってしまう。
クロックを水晶の発振を分周して作るが、水晶の発振周
波数にある程度のずれがあるため基準クロックを１秒と
するには調整が必要となる。通常基準クロックを１秒と
するための水晶の発振周波数は４．１９４３０４ＭＨＺ
であるが、例えば水晶の発振周波数が４．１９４２０
０ＭＨＺ にずれているとすると の日差となってしまう。
【０００３】従来のクロック回路では、図４のような構
成により基準クロツクを得ている。すなわち、水晶４１
の発振周波数を調整用トリマコンデンサで基準値に調整
しこの調整された周波数は水晶発振回路４３を介して分
周回路４４で分周され基準クロックとなる。
成により基準クロツクを得ている。すなわち、水晶４１
の発振周波数を調整用トリマコンデンサで基準値に調整
しこの調整された周波数は水晶発振回路４３を介して分
周回路４４で分周され基準クロックとなる。
【０００４】
【発明が解決しようとする課題】このような従来回路で
は、水晶の発振周波数の調整を調整用トリマコンデンサ
で行っていたため、人手と時間がかかり高コストの要因
となっていた。本発明の目的は、自動調整が可能で低コ
ストなクロック回路を提供することにある。 ［発明の構成］
は、水晶の発振周波数の調整を調整用トリマコンデンサ
で行っていたため、人手と時間がかかり高コストの要因
となっていた。本発明の目的は、自動調整が可能で低コ
ストなクロック回路を提供することにある。 ［発明の構成］
【０００５】
【課題を解決するための手段】上記目的を達成するため
に本発明は、調整用信号に応じて発振回路の発振信号を
カウントするカウンタ回路と、カウンタ回路のカウント
値を保持する保持手段と、保持手段のカウント値で発振
回路の発振信号を分周して基準信号を出力するとともに
、基準信号を保持手段のカウント値を読みこむためのタ
イミング信号として入力端へ送出させる分周回路で構成
する。
に本発明は、調整用信号に応じて発振回路の発振信号を
カウントするカウンタ回路と、カウンタ回路のカウント
値を保持する保持手段と、保持手段のカウント値で発振
回路の発振信号を分周して基準信号を出力するとともに
、基準信号を保持手段のカウント値を読みこむためのタ
イミング信号として入力端へ送出させる分周回路で構成
する。
【０００６】
【作用】このような構成において、分周回路は保持手段
が保持するカウンタ回路のカウント値を分周値として発
振回路の周波数を分周し、これにより得られた基準信号
を保持手段のカウント値を読みこむためのタイミング信
号として入力端へ送出させるので自動調整が可能で低コ
スト化が実現できる。
が保持するカウンタ回路のカウント値を分周値として発
振回路の周波数を分周し、これにより得られた基準信号
を保持手段のカウント値を読みこむためのタイミング信
号として入力端へ送出させるので自動調整が可能で低コ
スト化が実現できる。
【０００７】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１は本発明のクロック回路の構成を示すブロッ
ク図である。１は水晶で、２は水晶発振回路であり、水
晶１の発振周波数に基づいて発信パルス信号を出力する
。３はカウンタ回路で、水晶発振回路２からの発信パル
ス信号を、外部からの調整用信号を入力している期間だ
けカウントする。仮に、調整用信号を１秒間入力してい
るとすれば、カウンタ回路３のカウント値は水晶１の発
振周波数となる。４はラッチ回路で、カウンタ回路３の
カウント値を保持する。５は分周回路で、水晶発振回路
２の発振パルス信号をラッチ回路４の出力信号で減じて
いき、減算結果が零になったとき基準クロックを出力す
る。その後、基準クロックをタイミング信号として入力
端へ送出させ基準クロックの入力毎にラッチ回路４の出
力信号を取りこむ。６は時計回路、分周回路５からの基
準クロックを１秒としている。
する。図１は本発明のクロック回路の構成を示すブロッ
ク図である。１は水晶で、２は水晶発振回路であり、水
晶１の発振周波数に基づいて発信パルス信号を出力する
。３はカウンタ回路で、水晶発振回路２からの発信パル
ス信号を、外部からの調整用信号を入力している期間だ
けカウントする。仮に、調整用信号を１秒間入力してい
るとすれば、カウンタ回路３のカウント値は水晶１の発
振周波数となる。４はラッチ回路で、カウンタ回路３の
カウント値を保持する。５は分周回路で、水晶発振回路
２の発振パルス信号をラッチ回路４の出力信号で減じて
いき、減算結果が零になったとき基準クロックを出力す
る。その後、基準クロックをタイミング信号として入力
端へ送出させ基準クロックの入力毎にラッチ回路４の出
力信号を取りこむ。６は時計回路、分周回路５からの基
準クロックを１秒としている。
【０００８】次に作用について図２を参照して説明する
。図２は本発明のクロック回路の動作を示すタイミング
チャートである。本発明のクロック回路では、外部から
調整用信号をカウンタ回路３に入力する。調整用信号の
立上がりで、カウンタ回路３は計数を開始する。１秒後
、調整用信号が立下る、そのときの計数値がラッチ回路
４にラッチされる。また同時に、カウンタ回路３のカウ
ントがリセットされ調整用信号の入力待ち状態になる。
。図２は本発明のクロック回路の動作を示すタイミング
チャートである。本発明のクロック回路では、外部から
調整用信号をカウンタ回路３に入力する。調整用信号の
立上がりで、カウンタ回路３は計数を開始する。１秒後
、調整用信号が立下る、そのときの計数値がラッチ回路
４にラッチされる。また同時に、カウンタ回路３のカウ
ントがリセットされ調整用信号の入力待ち状態になる。
【０００９】一方、分周回路５は、ラッチ回路４のラン
ダムな出力値を水晶発振回路２の発振パルス信号の入力
毎に減算する。減算結果が０になったとき、基準クロッ
クを出力する。基準クロックが分周回路５に帰還され再
度ラッチ回路４の出力カウント値がロードされる。この
とき、ラッチ回路４の出力カウント値は、前述した計数
値がセットされているので、この値が分周回路５にロー
ドされることになる。これ以降、分周回路５は、この計
数値を分周値として、分周するため、正確な基準クロッ
クが出力されるようになる。
ダムな出力値を水晶発振回路２の発振パルス信号の入力
毎に減算する。減算結果が０になったとき、基準クロッ
クを出力する。基準クロックが分周回路５に帰還され再
度ラッチ回路４の出力カウント値がロードされる。この
とき、ラッチ回路４の出力カウント値は、前述した計数
値がセットされているので、この値が分周回路５にロー
ドされることになる。これ以降、分周回路５は、この計
数値を分周値として、分周するため、正確な基準クロッ
クが出力されるようになる。
【００１０】調整用信号が入力されなくても、ラッチ回
路４で前述した計数値を保持しているので、一度、調整
用信号を入力するだけで良い。また、分周回路５で分周
し、１秒の基準クロックが出力されるたびにラッチ回路
４が保持している前述した計数値が読込まれるので繰返
し基準クロックが出力される。
路４で前述した計数値を保持しているので、一度、調整
用信号を入力するだけで良い。また、分周回路５で分周
し、１秒の基準クロックが出力されるたびにラッチ回路
４が保持している前述した計数値が読込まれるので繰返
し基準クロックが出力される。
【００１１】図３は、本発明のクロック回路の他の実施
例を示すブロック図である。ＡＣ電源を使用する機器の
場合、電源周波数カウンタ回路７からのＡＣ電源の５０
Ｈｚ（又は６０Ｈｚ）の信号をカウンタ回路でカウント
し、分周比５０（又は６０）で分周して調整用信号を出
力するようにする。そして、この調整用信号をカウンタ
回路３、ラッチ回路４に入力させれば、図１と同様に基
準クロックが得られるこのようにＡＣ電源を基準に定期
的に調整すれば、経年変化や環境または温度による影響
をなくすこともできる。
例を示すブロック図である。ＡＣ電源を使用する機器の
場合、電源周波数カウンタ回路７からのＡＣ電源の５０
Ｈｚ（又は６０Ｈｚ）の信号をカウンタ回路でカウント
し、分周比５０（又は６０）で分周して調整用信号を出
力するようにする。そして、この調整用信号をカウンタ
回路３、ラッチ回路４に入力させれば、図１と同様に基
準クロックが得られるこのようにＡＣ電源を基準に定期
的に調整すれば、経年変化や環境または温度による影響
をなくすこともできる。
【００１２】
【発明の効果】以上のように本発明は、分周回路はカウ
ンタ回路のカウント値を保持する保持手段のカウント値
を分周値とし発振回路の発振信号を分周して基準信号を
出力するとともに、この基準信号を保持手段のカウント
値を読みこむためのタイミング信号として入力端へ送出
させて同様の分周動作を繰り返すので、自動調整が可能
で低コストなクロック回路を得ることができる。
ンタ回路のカウント値を保持する保持手段のカウント値
を分周値とし発振回路の発振信号を分周して基準信号を
出力するとともに、この基準信号を保持手段のカウント
値を読みこむためのタイミング信号として入力端へ送出
させて同様の分周動作を繰り返すので、自動調整が可能
で低コストなクロック回路を得ることができる。
【図１】 本発明のクロック回路の構成を示すブロッ
ク図。
ク図。
【図２】 本発明のクロック回路の動作を示すタイミ
ングチャート。
ングチャート。
【図３】 本発明の他の実施例の構成を示すブロック
図。
図。
【図４】 従来のクロック回路の構成を示すブロック
図。
図。
２…水晶発振回路、３…カウンタ回路、４…ラッチ回路
、５…分周回路
、５…分周回路
Claims (1)
- 【請求項１】 調整用信号に応じて発振回路の発振信
号をカウントするカウンタ回路と、このカウンタ回路の
カウント値を保持する保持手段と、この保持手段のカウ
ント値で前記発振回路の発振信号を分周して基準信号を
出力するとともに、この基準信号を前記保持手段のカウ
ント値を読み込むためのタイミング信号として入力端へ
送出させる分周回路とを有するクロック回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3025795A JPH04264290A (ja) | 1991-02-20 | 1991-02-20 | クロック回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3025795A JPH04264290A (ja) | 1991-02-20 | 1991-02-20 | クロック回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04264290A true JPH04264290A (ja) | 1992-09-21 |
Family
ID=12175776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3025795A Pending JPH04264290A (ja) | 1991-02-20 | 1991-02-20 | クロック回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04264290A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08328691A (ja) * | 1995-05-29 | 1996-12-13 | Mitsubishi Electric Corp | 遠方監視制御装置における時刻同期装置 |
| JP2005257494A (ja) * | 2004-03-12 | 2005-09-22 | Chubu Electric Power Co Inc | 時計精度補正制御装置及び電力量計 |
| US7810000B2 (en) * | 2006-11-14 | 2010-10-05 | International Business Machines Corporation | Circuit timing monitor having a selectable-path ring oscillator |
-
1991
- 1991-02-20 JP JP3025795A patent/JPH04264290A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08328691A (ja) * | 1995-05-29 | 1996-12-13 | Mitsubishi Electric Corp | 遠方監視制御装置における時刻同期装置 |
| JP2005257494A (ja) * | 2004-03-12 | 2005-09-22 | Chubu Electric Power Co Inc | 時計精度補正制御装置及び電力量計 |
| US7810000B2 (en) * | 2006-11-14 | 2010-10-05 | International Business Machines Corporation | Circuit timing monitor having a selectable-path ring oscillator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4101838A (en) | Clock pulse generating apparatus | |
| US4159622A (en) | Electronic timepiece having a main oscillator circuitry and secondary oscillator circuitry | |
| US4407589A (en) | Error correction method and apparatus for electronic timepieces | |
| JPH0292012A (ja) | パルス発生回路 | |
| US4464061A (en) | Linearizer circuit and an electronic watch incorporating same | |
| GB1415342A (en) | Speed measurement and indication apparatus | |
| EP0266682A2 (en) | Spectrophotometer with line frequency slaved voltage-to-frequency converter system | |
| JPH04264290A (ja) | クロック回路 | |
| US4068462A (en) | Frequency adjustment circuit | |
| US4868573A (en) | Line frequency slaved voltage-to-frequency converter system | |
| US3946321A (en) | Digital encoder | |
| JPS5486256A (en) | Frequency control circuit | |
| US4517473A (en) | Solid-state automatic injection control device | |
| JPS5616330A (en) | Synthesizer tuner | |
| JPS6320911A (ja) | シンセサイザ受信機のロ−タリ−選局方式 | |
| JP2884752B2 (ja) | 集積回路 | |
| JPH0696238A (ja) | マイクロコンピュータのリセット回路 | |
| JPS55165023A (en) | Channel selection unit | |
| JPS5784625A (en) | Phase synchronizing oscillator | |
| JPS5972233A (ja) | 発振周波数調整回路 | |
| JPS631484Y2 (ja) | ||
| JPS63127622A (ja) | Ａ／ｄ変換器 | |
| JPH04326802A (ja) | 発振回路 | |
| JPS61288259A (ja) | マイクロコンピユ−タ | |
| SU1354386A2 (ru) | Цифровой умножитель частоты с переменным коэффициентом умножени |