JPS63127622A - Ａ／ｄ変換器 - Google Patents
Ａ／ｄ変換器Info
- Publication number
- JPS63127622A JPS63127622A JP27498586A JP27498586A JPS63127622A JP S63127622 A JPS63127622 A JP S63127622A JP 27498586 A JP27498586 A JP 27498586A JP 27498586 A JP27498586 A JP 27498586A JP S63127622 A JPS63127622 A JP S63127622A
- Authority
- JP
- Japan
- Prior art keywords
- output
- gate
- capacitor
- voltage
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 abstract description 12
- 238000006243 chemical reaction Methods 0.000 abstract description 12
- 238000001514 detection method Methods 0.000 abstract description 6
- 238000002083 X-ray spectrum Methods 0.000 abstract description 5
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000013078 crystal Substances 0.000 description 9
- 230000010355 oscillation Effects 0.000 description 7
- 238000005259 measurement Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 210000002784 stomach Anatomy 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はＡ／Ｄ変換器に関し、更に詳しくはその変換時
のゲインを外部制御可能としたＡ／Ｄ変換器に関する。
のゲインを外部制御可能としたＡ／Ｄ変換器に関する。
（従来の技術）
Ａ／Ｄ変換器はアナログ（ａ＠をディジタル信号に変換
する装置であり、ディジタル信号処理の分野においては
、アナログ情報からディジタル情報への変換装置として
不可欠の装置である。Ｘ線計測の分野においてもｘｂエ
ネルギーをディジタル値に変換する手段としてＡ／Ｄ変
換器が用いられ、特に微分直線性の重要性からウィルキ
ンソン型Ａ／Ｄ変換器等の所謂積分型のＡ／Ｄ変換器が
使用されている。そして、実際の分析においては、アナ
ログ系の温度特性（アンプ、基ｔ￥雷電圧の温度変化）
によりディジタルデークへの変換ゲインが変化し、更に
入力０時のオフセット電圧も変化する。そこで測定開始
前に、１点と利１１（フルスパン）の校正（キャリプレ
ーシコン）を行ってから実際の測定を行うようになって
いる。
する装置であり、ディジタル信号処理の分野においては
、アナログ情報からディジタル情報への変換装置として
不可欠の装置である。Ｘ線計測の分野においてもｘｂエ
ネルギーをディジタル値に変換する手段としてＡ／Ｄ変
換器が用いられ、特に微分直線性の重要性からウィルキ
ンソン型Ａ／Ｄ変換器等の所謂積分型のＡ／Ｄ変換器が
使用されている。そして、実際の分析においては、アナ
ログ系の温度特性（アンプ、基ｔ￥雷電圧の温度変化）
によりディジタルデークへの変換ゲインが変化し、更に
入力０時のオフセット電圧も変化する。そこで測定開始
前に、１点と利１１（フルスパン）の校正（キャリプレ
ーシコン）を行ってから実際の測定を行うようになって
いる。
（発明が解決しようとする問題点）
前記校正ｎ″業は直接測定精度に影響するため、可能な
限り精密に行う必蟹があり、人手で行う場合には極めて
煩雑な作業となる、てこで、この校正作業をコンピュー
タ等を用いて自動化する方法が考えられている。しかし
ながら、アナログ系の制御、特にゲインの連続調節は高
ｔ＾度を求める場合には困翔であった。
限り精密に行う必蟹があり、人手で行う場合には極めて
煩雑な作業となる、てこで、この校正作業をコンピュー
タ等を用いて自動化する方法が考えられている。しかし
ながら、アナログ系の制御、特にゲインの連続調節は高
ｔ＾度を求める場合には困翔であった。
本発明はこのような点に鑑みてなされたもので・あって
、その目的は、ゲインの調節を高精度で自動的に行うこ
とができるようにしたＡ／Ｄ変換器を実現することにあ
る。
、その目的は、ゲインの調節を高精度で自動的に行うこ
とができるようにしたＡ／Ｄ変換器を実現することにあ
る。
〈問題点を解決するための手段）
前記した問題点を解決する本発明は、入力電圧に応じた
パルス幅をつくり、このパルス幅を通過するクロック数
をカウントして出力とするＡ／Ｄ変換器において、前記
クロックを発生するクロック発生器の出力周波数を外部
制御可能とし、外部からクロック発生器の出力を制御す
るように構成したことを特徴とするものである。
パルス幅をつくり、このパルス幅を通過するクロック数
をカウントして出力とするＡ／Ｄ変換器において、前記
クロックを発生するクロック発生器の出力周波数を外部
制御可能とし、外部からクロック発生器の出力を制御す
るように構成したことを特徴とするものである。
（作用）
カウント用クロック発生器の出力クロック周波数を外部
制御信号により可変できるようにする。
制御信号により可変できるようにする。
（実施例）
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
第１図は本発明の一実施例を示す構成ブロック図である
。図において、１は入力Ｘ線パルスを受ける電圧フォロ
ワ、２は該電圧フォロワ１の出力を通過させるゲートで
ある。該ゲート２には△／′Ｄスタート回路３からΔ／
Ｄ ＢＵＳＹ信号が入力されており、△／Ｄ ＢＵ
ＳＹ信号が゛１パレベルの時にのみＸＰＡパルスを通過
させる。４はゲート２を通過したＸ線パルスをサンプル
ホールドするホールド回路、５はＸ線パルスのピーク位
置を検出しパルスを出力するピーク検出回路である。
。図において、１は入力Ｘ線パルスを受ける電圧フォロ
ワ、２は該電圧フォロワ１の出力を通過させるゲートで
ある。該ゲート２には△／′Ｄスタート回路３からΔ／
Ｄ ＢＵＳＹ信号が入力されており、△／Ｄ ＢＵ
ＳＹ信号が゛１パレベルの時にのみＸＰＡパルスを通過
させる。４はゲート２を通過したＸ線パルスをサンプル
ホールドするホールド回路、５はＸ線パルスのピーク位
置を検出しパルスを出力するピーク検出回路である。
ＣＩはホールド回路４の出力に接続された電圧ホールド
用コンデンサ、６はポールドロ路４出力と０レベルとを
比較するコンパレータ、７はコンデンサＣｓに定電流を
注入して放電を行う定電流源である。８はピーク検出回
路５及びコンパレータ６の出力を受ｔプてゲート制御信
号を出力するゲート制御回路、９は外部制御信号により
その出力クロック周波数を可変することができるクロッ
ク発生器、１０は該クロック発生器９の出力クロックを
通過させるゲートである。
用コンデンサ、６はポールドロ路４出力と０レベルとを
比較するコンパレータ、７はコンデンサＣｓに定電流を
注入して放電を行う定電流源である。８はピーク検出回
路５及びコンパレータ６の出力を受ｔプてゲート制御信
号を出力するゲート制御回路、９は外部制御信号により
その出力クロック周波数を可変することができるクロッ
ク発生器、１０は該クロック発生器９の出力クロックを
通過させるゲートである。
ゲート１０は、ゲート制御回路８の制御信号によりその
ゲートを開くようになっている。１１はゲート１０を通
過したクロックをカウントするカウンタである。又、定
電流源７はゲート制御回路８によりその出力のオンオフ
が制御させるようになっている。第２図は各部の動作波
形を示すタイミングチャートである。このように構成さ
れた回路の動作を説明すれば、以下の通りである。
ゲートを開くようになっている。１１はゲート１０を通
過したクロックをカウントするカウンタである。又、定
電流源７はゲート制御回路８によりその出力のオンオフ
が制御させるようになっている。第２図は各部の動作波
形を示すタイミングチャートである。このように構成さ
れた回路の動作を説明すれば、以下の通りである。
Ａ 、／ Ｄ Ｂ Ｕ Ｓ Ｙが１１１１ルベルの状
態でＡ点に加えられたＸ線パルスは、ゲート２を通過し
た後、ホールド回路４にホールドされコンデンサＣ１に
ピーク電圧として蓄えられる（第２図（イ））。一方、
ピーク検出回路５はＸ線パルスのピーク位置を検出し、
第２図（ロ）に示すようなパルスを出力する。ゲート制
御回路８は、ピーク検出回路５の出力パルスを受けて第
２図（ニ）に示すように１１１１＋に立上る。
態でＡ点に加えられたＸ線パルスは、ゲート２を通過し
た後、ホールド回路４にホールドされコンデンサＣ１に
ピーク電圧として蓄えられる（第２図（イ））。一方、
ピーク検出回路５はＸ線パルスのピーク位置を検出し、
第２図（ロ）に示すようなパルスを出力する。ゲート制
御回路８は、ピーク検出回路５の出力パルスを受けて第
２図（ニ）に示すように１１１１＋に立上る。
定電流源７はゲート制御８の立上り信号を受けると、コ
ンデンサＣＩのホールド電圧とは逆向きの定電流をコン
デン’７ＣＩに注入する。この結果、Ｂ点の電圧は第２
図（イ）に示ずようにリニアに減少していく。この間、
ゲート１０はゲート制御回路８の出力の立上りで開き、
クロック発生器９の出力クロック（第２図（ホ）参照）
を通過させる。カウンタ１１は通過したクロックを第２
図（へ）に示すようにカウントする。
ンデンサＣＩのホールド電圧とは逆向きの定電流をコン
デン’７ＣＩに注入する。この結果、Ｂ点の電圧は第２
図（イ）に示ずようにリニアに減少していく。この間、
ゲート１０はゲート制御回路８の出力の立上りで開き、
クロック発生器９の出力クロック（第２図（ホ）参照）
を通過させる。カウンタ１１は通過したクロックを第２
図（へ）に示すようにカウントする。
コンデンサＣ１の電圧が漸減し、０レベルになると、コ
ンパレータ６が動作し、第２図（ハ）に示すようなパル
スを出力する。このパルスはゲート制御回路８に入力さ
れ、その出力は第２図（ニ）に示すようにＯ″に立下る
。この結果、ゲート１０も第２図（へ）に示すように閉
じる。この結果、カウンタ１１はゲート制御回路８の出
力が″１″レベルにある期間Ｔの間のクロックをカウン
トする。ここで、コンデンサＣ＋の放？！！する期間下
は入力Ｘ線パルスのピーク値に比例づる。従って、カウ
ンタ１１のカウント値は、入力Ｘ線パルスのピーク値に
対応したものとなる。
ンパレータ６が動作し、第２図（ハ）に示すようなパル
スを出力する。このパルスはゲート制御回路８に入力さ
れ、その出力は第２図（ニ）に示すようにＯ″に立下る
。この結果、ゲート１０も第２図（へ）に示すように閉
じる。この結果、カウンタ１１はゲート制御回路８の出
力が″１″レベルにある期間Ｔの間のクロックをカウン
トする。ここで、コンデンサＣ＋の放？！！する期間下
は入力Ｘ線パルスのピーク値に比例づる。従って、カウ
ンタ１１のカウント値は、入力Ｘ線パルスのピーク値に
対応したものとなる。
ゲート１０が閉じるのに同期してゲート制御回路８はＡ
／Ｄスタート回路３にＡ／Ｄ変換終了信号を送り、Ａ／
Ｄ ＢＵＳＹ出力を”Ｏ”１．：す８゜次にＣ１ｅａ
ｒ信号（Ａ／Ｄスタート）が入ればＡ／Ｄ ＢｔＪＳ
Ｙは再び１′°になり、△／Ｄ変換が開始される。Ｘ線
計測用Ａ／Ｄ変換器の場合、第２図（ト）に示すカウン
タ１１の出力（カウント値Ｍ）は第３図に示すようにＸ
線スペクトルのチャネル（ＣＨ）値となり、同時に又メ
モリユニット（図示せず）のアドレスとなる。この後、
当該アドレスのデータ（Ｘ線カウント値）を第３図に示
すように＋１することによりＸ線パルスがそのエネルギ
ーにおいてカウントされたことになる。
／Ｄスタート回路３にＡ／Ｄ変換終了信号を送り、Ａ／
Ｄ ＢＵＳＹ出力を”Ｏ”１．：す８゜次にＣ１ｅａ
ｒ信号（Ａ／Ｄスタート）が入ればＡ／Ｄ ＢｔＪＳ
Ｙは再び１′°になり、△／Ｄ変換が開始される。Ｘ線
計測用Ａ／Ｄ変換器の場合、第２図（ト）に示すカウン
タ１１の出力（カウント値Ｍ）は第３図に示すようにＸ
線スペクトルのチャネル（ＣＨ）値となり、同時に又メ
モリユニット（図示せず）のアドレスとなる。この後、
当該アドレスのデータ（Ｘ線カウント値）を第３図に示
すように＋１することによりＸ線パルスがそのエネルギ
ーにおいてカウントされたことになる。
第３図で縦軸はアドレスデータ（Ｘ線カウント値）を、
横軸はＸ線スペクトルのチャネルを示す。
横軸はＸ線スペクトルのチャネルを示す。
ところで、前述したようにＡ／Ｄ変換データは、ゲート
１０の時間間隔Ｔの間にクロックが幾つカウントされる
かで決まり、これがＡ／Ｄ変換器のゲインつまりＸ線ス
ペクトル上の横軸であるチャネル（スケール）となる。
１０の時間間隔Ｔの間にクロックが幾つカウントされる
かで決まり、これがＡ／Ｄ変換器のゲインつまりＸ線ス
ペクトル上の横軸であるチャネル（スケール）となる。
つまり、横軸を校正のために調節したいのであれば、ク
ロックの周波数を変えてカウント値を変化させればよい
ことになる。そこで、クロック発生器９を図に示すよう
に外部制御信号（周波数制御信号）により出力クロック
周波数が可変できるようにする。即ち、標準としてＣ○
（：］パル１−）からの放射線１４．４Ｋｅ Ｖ、
６．４Ｋｅ ＶをＣＰＵ制御のもとて自動的にカウント
し、予めメモリユニットにセットされている本来のカウ
ント値を表わすデータを用いてこのカウント値のずれ川
をＣＰＵにより算出し、更にこのずれ聞をＯにするため
の周波数制御信号を外部制御Ｉ信号としてＣＰＬＪより
発生させる。
ロックの周波数を変えてカウント値を変化させればよい
ことになる。そこで、クロック発生器９を図に示すよう
に外部制御信号（周波数制御信号）により出力クロック
周波数が可変できるようにする。即ち、標準としてＣ○
（：］パル１−）からの放射線１４．４Ｋｅ Ｖ、
６．４Ｋｅ ＶをＣＰＵ制御のもとて自動的にカウント
し、予めメモリユニットにセットされている本来のカウ
ント値を表わすデータを用いてこのカウント値のずれ川
をＣＰＵにより算出し、更にこのずれ聞をＯにするため
の周波数制御信号を外部制御Ｉ信号としてＣＰＬＪより
発生させる。
△／Ｄ変換を高精麿に行う必要から、クロック発生器と
しては、発振子として水晶を用いた水晶発振回路が用い
られており、非常に安定なりロックを発生する。第４図
（イ）に水晶発振回路の一例を示す。図のＸが水晶撮動
子である。しかしながら、発振回路の諸定数を変化させ
るとごくわずかの出力変化を与えることができ、この変
化量はＡ／Ｄ変換器のゲイン調節用としては十分である
。
しては、発振子として水晶を用いた水晶発振回路が用い
られており、非常に安定なりロックを発生する。第４図
（イ）に水晶発振回路の一例を示す。図のＸが水晶撮動
子である。しかしながら、発振回路の諸定数を変化させ
るとごくわずかの出力変化を与えることができ、この変
化量はＡ／Ｄ変換器のゲイン調節用としては十分である
。
又、発振回路の諸定数のうち、静電容量を例えば電圧可
変信号ダイオードを用いて外部から電圧を加え静電容量
を変化させるようにしたとすると、発振周波数を外部電
圧により変化させることができる。コンピュータ等で電
圧可変信号をクロック発生器に与える場合には、Ｄ／Ａ
変換器を用いてディジタルデータをアナログ電圧に変換
してやればよい。
変信号ダイオードを用いて外部から電圧を加え静電容量
を変化させるようにしたとすると、発振周波数を外部電
圧により変化させることができる。コンピュータ等で電
圧可変信号をクロック発生器に与える場合には、Ｄ／Ａ
変換器を用いてディジタルデータをアナログ電圧に変換
してやればよい。
第４図（ロ）はＶＣＯ（ボルテージ・コンドロールド・
オツシレータ）を用いた水晶発振回路の例を示す。振動
子としては水晶Ｘを用い、入力電圧を可変すればその出
力周波数は入力電圧に応じて図に示すように変化する。
オツシレータ）を用いた水晶発振回路の例を示す。振動
子としては水晶Ｘを用い、入力電圧を可変すればその出
力周波数は入力電圧に応じて図に示すように変化する。
そして、上述した外部制御可能な発振回路は、全てクロ
ック発生器９（第１図）として利用することができる。
ック発生器９（第１図）として利用することができる。
上述の説明ではクロック発生器９として水晶直接制御形
のものを用いたが、本発明はこれに限るものではなく、
例えばシンセサイザ形のものであってもよい。又、Ａ／
Ｄ変換の方式も第１図に示すような積分型のものに限る
ものではなく、入力電圧の大きさに応じたパルス幅をつ
くり、そのパルス幅だけクロックをカウントさせる方式
のＡ／Ｄ変換器全てに適用することができる。
のものを用いたが、本発明はこれに限るものではなく、
例えばシンセサイザ形のものであってもよい。又、Ａ／
Ｄ変換の方式も第１図に示すような積分型のものに限る
ものではなく、入力電圧の大きさに応じたパルス幅をつ
くり、そのパルス幅だけクロックをカウントさせる方式
のＡ／Ｄ変換器全てに適用することができる。
（発明の効果）
以上詳細に説明したように、本発明によれば、Ａ／Ｄ変
換用のクロック発生器の出力周波数を外部制御可能にす
ることによりＡ／Ｄ変換時のゲインの調節を烏精度に自
動的に行うことができる。
換用のクロック発生器の出力周波数を外部制御可能にす
ることによりＡ／Ｄ変換時のゲインの調節を烏精度に自
動的に行うことができる。
これによりＸ線スペクトルの横軸（チャネル）の校正を
自動化することができる。
自動化することができる。
第１図は本発明の一実施例を示す構成ブロック図、第２
図は各部の動作波形を示すタイミングチャート、第３図
はＸ線スペクトルを示す図、第４図は水晶発振回路例を
示す図である。 １・・・電圧フォロワ ２．１０・・・ゲート３
・・・Ａ／Ｄスタート回路 ４・・・ホールド回路５・
・・ピーク検出回路 ６・・・コンパレータ７・・
・定電流源 ８・・・ゲート制御回路９・・
・クロック発生器 １１・・・カウンタＣ１・・・
コンデンサ Ｘ・・・水晶振動子特許出願人
日 本 電 子 株 式 会 社
代 理 人 弁 理 士 井
島 藤 冶外１名 第２図 ： −口−９゜ （Ａ） 、 。 （ニ） Ｔ
Ｅ点（ホ） １ｌｌｌｌｌｌｌｌｌｌ
ｌｌｌｉｌｌｌｌｌｌｌｌｌｌｌｌｌｌｌｌｌｌ Ｆ−
屯第３図 第４図
図は各部の動作波形を示すタイミングチャート、第３図
はＸ線スペクトルを示す図、第４図は水晶発振回路例を
示す図である。 １・・・電圧フォロワ ２．１０・・・ゲート３
・・・Ａ／Ｄスタート回路 ４・・・ホールド回路５・
・・ピーク検出回路 ６・・・コンパレータ７・・
・定電流源 ８・・・ゲート制御回路９・・
・クロック発生器 １１・・・カウンタＣ１・・・
コンデンサ Ｘ・・・水晶振動子特許出願人
日 本 電 子 株 式 会 社
代 理 人 弁 理 士 井
島 藤 冶外１名 第２図 ： −口−９゜ （Ａ） 、 。 （ニ） Ｔ
Ｅ点（ホ） １ｌｌｌｌｌｌｌｌｌｌ
ｌｌｌｉｌｌｌｌｌｌｌｌｌｌｌｌｌｌｌｌｌｌ Ｆ−
屯第３図 第４図
Claims (1)
- 入力電圧に応じたパルス幅をつくり、このパルス幅を通
過するクロック数をカウントして出力とするＡ／Ｄ変換
器において、前記クロックを発生するクロック発生器の
出力周波数を外部制御可能とし、外部からクロック発生
器の出力を制御するように構成したことを特徴とするＡ
／Ｄ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27498586A JPS63127622A (ja) | 1986-11-18 | 1986-11-18 | Ａ／ｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27498586A JPS63127622A (ja) | 1986-11-18 | 1986-11-18 | Ａ／ｄ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63127622A true JPS63127622A (ja) | 1988-05-31 |
Family
ID=17549303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27498586A Pending JPS63127622A (ja) | 1986-11-18 | 1986-11-18 | Ａ／ｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63127622A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0875554A (ja) * | 1990-02-13 | 1996-03-22 | Ultrakust Electron Gmbh | 赤外線温度センサ |
| JP2009504004A (ja) * | 2005-07-28 | 2009-01-29 | ケアストリーム ヘルス インク | デジタル放射線撮影での低雑音データ取り込み |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5731044A (en) * | 1980-08-01 | 1982-02-19 | Hitachi Ltd | Multipurpose digital integral device |
| JPS58161420A (ja) * | 1982-03-18 | 1983-09-26 | Nec Corp | モノリシツク・アナログ・デイジタル変換器 |
-
1986
- 1986-11-18 JP JP27498586A patent/JPS63127622A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5731044A (en) * | 1980-08-01 | 1982-02-19 | Hitachi Ltd | Multipurpose digital integral device |
| JPS58161420A (ja) * | 1982-03-18 | 1983-09-26 | Nec Corp | モノリシツク・アナログ・デイジタル変換器 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0875554A (ja) * | 1990-02-13 | 1996-03-22 | Ultrakust Electron Gmbh | 赤外線温度センサ |
| JP2009504004A (ja) * | 2005-07-28 | 2009-01-29 | ケアストリーム ヘルス インク | デジタル放射線撮影での低雑音データ取り込み |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4305041A (en) | Time compensated clock oscillator | |
| US4943955A (en) | Atomic clock | |
| US4513259A (en) | Closed loop temperature compensated frequency reference | |
| US4380745A (en) | Digitally controlled temperature compensated oscillator system | |
| GB2104690A (en) | Electronic timepiece having a quartz crystal oscillator circuit | |
| JPH01502933A (ja) | 周波数カウント装置および方法 | |
| US4118698A (en) | Analog-to-digital converter recalibration method and apparatus | |
| US3919634A (en) | Current arrangement for correcting the measured voltage of an analog speed transducer | |
| JPS63127622A (ja) | Ａ／ｄ変換器 | |
| US3943341A (en) | Computing apparatus | |
| JP2924162B2 (ja) | 周波数制御回路 | |
| NL8104415A (nl) | Afstemschakeling met een frequentiesyntheseschakeling. | |
| GB2106732A (en) | Signal generator | |
| RU2136006C1 (ru) | Стробоскопические преобразователи | |
| JPS62143524A (ja) | デジタル／アナログ変換装置 | |
| SU1702513A1 (ru) | Формирователь частотно-модулированных сигналов | |
| SU1388815A1 (ru) | Измеритель сигналов датчика с низкочастотным выходом | |
| JP3284145B2 (ja) | Ｐｌｌ同期式測定装置 | |
| JP2780613B2 (ja) | 圧電振動子の周波数調整方法 | |
| JPS6029025A (ja) | Ａ−ｄ変換器のオフセット・ドリフト補正回路 | |
| JP2551560B2 (ja) | Ｐｌｌ発振器 | |
| JPH05264659A (ja) | 遅延時間発生制御回路 | |
| SU533879A1 (ru) | Фазометрическое устройство | |
| SU1216824A1 (ru) | Формирователь напр жени развертки | |
| JPS60206326A (ja) | 帰還形パルス幅変調方式ａ／ｄ変換器 |