JPS62143524A - デジタル／アナログ変換装置 - Google Patents
デジタル／アナログ変換装置Info
- Publication number
- JPS62143524A JPS62143524A JP28531385A JP28531385A JPS62143524A JP S62143524 A JPS62143524 A JP S62143524A JP 28531385 A JP28531385 A JP 28531385A JP 28531385 A JP28531385 A JP 28531385A JP S62143524 A JPS62143524 A JP S62143524A
- Authority
- JP
- Japan
- Prior art keywords
- sampling
- pulse
- saw tooth
- clock pulse
- output level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
この発明はマイクロプロセッサを用いたデジタル信号処
理システムにおいて、演算結果をアナログ信号として外
部に出力するデジタル／アナログ変換装置にかんする。
理システムにおいて、演算結果をアナログ信号として外
部に出力するデジタル／アナログ変換装置にかんする。
デジタル信号をアナログ信号に変換する方法として、最
もよく用いられてきているラダー抵抗によるＤ／Ａ変換
器を例に従来技術を説明する。 第４図において１は定電圧源、２は抵抗値Ｒまたは２Ｒ
の抵抗ラダーネットワーク、３はアナログスイッチ、４
は演算増幅器である。デジタル信号でアナログスイッチ
を切り替えると演算増幅器の帰還ループを流れる電流が
変化するため出力電圧もそれに応じて変化する。ラダー
抵抗を図のような比にしておけば各スイッチによって流
れる各分岐電流は２倍ずつの比で重みづけられるので２
進数をアナログ量に変換できる。この変換器の長所は設
定時間（デジタル信号を与えてからアナログ信号のレベ
ルが確定するまでの時間）を短くできる（たとえば数マ
イクロ５ｅｃ）ため、出力信号の帯域がかなり広くても
対応できることである。この変換器の特性にもっとも強
い影響を及ぼすのはラダー抵抗の精度、温度特性（絶対
精度のほか。 相対的にバラつきが少ない事が重要）、アナログスイッ
チの性能（導通時の残留抵抗、温度特性）であり、高精
度の個別素子を選別して回路を構成せねばならないので
、一般には専用ＩＣをもちいることが多い。このような
専用ＩＣは回路定数のバラつきを補正して所要の精度を
実現するために製造工程でレーザートリミング等の方法
で回路定数の微調整を行う場合が多く、相対的に高価な
ものにならざるを得ない。しかも数十Ｈ２以下の周波数
成分しかない信号を扱う多くの応用分野（例えば計測分
野）では必ずしもこのような短い設定時間は必要でなく
、簡易、安価に装置を構成出来るデジタル／アナログ変
換手段が求められていた。
もよく用いられてきているラダー抵抗によるＤ／Ａ変換
器を例に従来技術を説明する。 第４図において１は定電圧源、２は抵抗値Ｒまたは２Ｒ
の抵抗ラダーネットワーク、３はアナログスイッチ、４
は演算増幅器である。デジタル信号でアナログスイッチ
を切り替えると演算増幅器の帰還ループを流れる電流が
変化するため出力電圧もそれに応じて変化する。ラダー
抵抗を図のような比にしておけば各スイッチによって流
れる各分岐電流は２倍ずつの比で重みづけられるので２
進数をアナログ量に変換できる。この変換器の長所は設
定時間（デジタル信号を与えてからアナログ信号のレベ
ルが確定するまでの時間）を短くできる（たとえば数マ
イクロ５ｅｃ）ため、出力信号の帯域がかなり広くても
対応できることである。この変換器の特性にもっとも強
い影響を及ぼすのはラダー抵抗の精度、温度特性（絶対
精度のほか。 相対的にバラつきが少ない事が重要）、アナログスイッ
チの性能（導通時の残留抵抗、温度特性）であり、高精
度の個別素子を選別して回路を構成せねばならないので
、一般には専用ＩＣをもちいることが多い。このような
専用ＩＣは回路定数のバラつきを補正して所要の精度を
実現するために製造工程でレーザートリミング等の方法
で回路定数の微調整を行う場合が多く、相対的に高価な
ものにならざるを得ない。しかも数十Ｈ２以下の周波数
成分しかない信号を扱う多くの応用分野（例えば計測分
野）では必ずしもこのような短い設定時間は必要でなく
、簡易、安価に装置を構成出来るデジタル／アナログ変
換手段が求められていた。
この発明は上述のような従来技術の欠点を補い、取り扱
う信号が比較的低い周波数領域にあるときに有効な安価
で、かつ容易に構成できるデジタル／アナログ変換手段
を提供することにある。
う信号が比較的低い周波数領域にあるときに有効な安価
で、かつ容易に構成できるデジタル／アナログ変換手段
を提供することにある。
この発明は、クロックパルスと一定周期で割り込み信号
を発生する手段と、デジタル信号が変換されるべきアナ
ログ信号レベルの設定値に基づいてデジタル信号をクロ
ックパルス計数設定値に変換し、且つ割り込み信号によ
ってプログラムタイマーに対してスタート指令とクロッ
クパルス計数設定値を出力するマイクロプロセッサ（Ｃ
Ｐ Ｕ）と、このＣＰＵが出力するスタート指令を受け
るとＣＰＵが出力するクロックパルス計数設定値を書き
込んでスタートし、クロックパルスをクロックパルス計
数設定値に達するまで計数して一定周期でデユーティ比
（一定周期のうちパルスレベルが旧ｇｈになっている時
間比）が変化するパルス列として出力するプログラムタ
イマーと、前記割り込み信号によってリセット・スター
トを繰り返して一定周期で鋸歯状波を出力する鋸歯状波
発生回路と、前記デユーティ比が一定周期で変化するパ
ルス列のパルスが立ち下るのをとらえてサンプリングパ
ルスを発生させると同時に、前記鋸歯状波の出力レベル
をサンプリングして次のサンプリングパルスが発生する
までの間ホールドしておくサンプル／ホールド回路とに
よって外部付加回路要素の少ないデジタル／アナログ変
換装置を構成したものである。
を発生する手段と、デジタル信号が変換されるべきアナ
ログ信号レベルの設定値に基づいてデジタル信号をクロ
ックパルス計数設定値に変換し、且つ割り込み信号によ
ってプログラムタイマーに対してスタート指令とクロッ
クパルス計数設定値を出力するマイクロプロセッサ（Ｃ
Ｐ Ｕ）と、このＣＰＵが出力するスタート指令を受け
るとＣＰＵが出力するクロックパルス計数設定値を書き
込んでスタートし、クロックパルスをクロックパルス計
数設定値に達するまで計数して一定周期でデユーティ比
（一定周期のうちパルスレベルが旧ｇｈになっている時
間比）が変化するパルス列として出力するプログラムタ
イマーと、前記割り込み信号によってリセット・スター
トを繰り返して一定周期で鋸歯状波を出力する鋸歯状波
発生回路と、前記デユーティ比が一定周期で変化するパ
ルス列のパルスが立ち下るのをとらえてサンプリングパ
ルスを発生させると同時に、前記鋸歯状波の出力レベル
をサンプリングして次のサンプリングパルスが発生する
までの間ホールドしておくサンプル／ホールド回路とに
よって外部付加回路要素の少ないデジタル／アナログ変
換装置を構成したものである。
次に図を参照して本発明の詳細な説明する。
第１図は本発明の実施例を示すブロック図であり、通常
のデジタルシステムの構成要素に鋸歯状波発生回路２８
とサンプル／ホールド回路２９を付加した構成となって
いる。同図において２１はシステムクロック発生回路、
２２はシステムクロック発生回路２１の発生するクロッ
クを適当な回数分周して後述のプログラムタイマー２４
へクロックパルス３１と、これも後述の鋸歯状波発生回
路２８とＣＰＵ２３とに対して割り込み信号３０を同一
のタイミングで出力する分周回路である。したがって鋸
歯状波およびＣＰＵへの割り込み信号は分周回路２２の
設定できまる一定の周期をもつ。また、 （クロックパ
ルスの周期）〈〈（割り込み発生の周期）とする。 ＣＰＵ２３は装置全体の制御およびデジタル信号を所定
のアナログ信号に変換するために必要な後述の演算を行
う。ＩＮＴは外部割り込み端子であり、前述の分周回路
２２よりの割り込み信号３０により、一定の周期で割り
込みサービスプログラムが起動される。２４はプログラ
ムタイマーであり前述の分周回路２２よりクロックパル
スを順次カウントアツプしてゆく。このプログラムタイ
マーはプログラム可能であり、ＣＰＵ２２からのスター
ト指令によりクロックパルス計数設定値を書き込んでス
タートし、順次クロックパルスを計数した結果がこのク
ロックパルス計数設定値に達すると外部に信号を出力す
る。２５はシステムバスであり、アドレスバス、データ
バス、コントロール信号ヲ一括して記述したものである
。このバスを介してプログラムタイマー２４、ＲＡＭ２
６、ＲＯＭ２７が接続されているが、図に示した以外に
もシステムの要求仕様に応じて種々のペリフェラルを接
続できるのは熱論である。２８は鋸歯状波発生回路であ
り、前述の分周回路２２が発生する一定周期の割り込み
信号３０によりリセット、スタートを繰り返し、同一周
期の鋸歯状波を発生する。この回路は例えば一定容量の
コンデンサと、それを一定電流で充電してコンデンサの
電圧を一定の割合で上昇させるドライブ回路、外部から
の指令でこのコンデンサを急速に放電させることにより
鋸歯状波をリセットするためのアナログスイッチ等より
なる。２９はサンプル／ホールド回路で、この回路への
アナログ入力は前述の鋸歯状波であり、サンプル／ホー
ルドモードの選択は前述のプログラムタイマー２４から
の出力によりなされる。 次に第２図を参照してＤ／Ａ変換が行われる過程を説明
する。同図において３０は前述の分周回路２２より発生
する定周期パルスであり、鋸歯状波発生回路に対するリ
セット・スタート信号およびＣＰＵにたいする割り込み
信号として機能する。３６は鋸歯状波であり一定周期を
もち、波高値■。は鋸歯状波発生回路の定数設定で決ま
る定数である。 ３２は前述のプログラムタイマー２４の出力信号である
。このプログラムタイマーはＣＰＵ２３が割り込み信号
を受は付けると、ＣＰＵの割り込みサービスプログラム
によってクロックパルス計数設定値を書き込まれてスタ
ートし、順次クロックパルスを計数してゆき、設定値に
達すると出力を反転させる。３３は前述のプログラムタ
イマーが出力するパルスの立ち下りをとらえてサンプル
／ホールド回路のなかで発生する一定幅のサンプリング
パルスである。サンプル／ホールド回路２９はサンプリ
ングパルスの発生と同時に鋸歯状波発生回路２８の出力
する鋸歯状波３６の波高値をサンプリングしてその値を
ホールドする。したがってサンプル／ホールド回路２９
の出力と、その入力である鋸歯状波の関係は第２図に示
される如きものになる。このときサンプル／ホールド回
路２９の出力は図から明らかなようにプログラムタイマ
ー２４のクロックパルス計数設定値にしたがって変化す
る。 割り込み信号３０の発生する周期をＴ、プログラムタイ
マーのクロックパルス計数設定値をＴｈ。 鋸歯状波の波高値を■。とすれば、鋸歯状波のレベルは
時間と共に変化するのでサンプル／ホールド回路２９の
出力Ｘとこれら数値との関係はＶ−１ｈ／Ｔ）・■。 で与えられる。Ｔと■。はシステム定数であるから結局
クロックパルス計数設定値Ｔｈに比例した出力が得られ
ることになる。 次にプログラムでどのような処理をすればよいかを説明
する。上記の説明で明らかなようにもしプログラムタイ
マーの時間設定をＴにすれば出力は■。になる。したが
って所望のアナログ出力電圧を■とすれば Ｔ ｈ ／ Ｔ −Ｖ ／ Ｖ 。 なる関係が成り立つことから Ｔｈ＝Ｔ・（Ｖ／Ｖ。） を計算することによって、デジタル信号に対応するＣＰ
Ｕの内部変数をクロックパルス計数設定値Ｔｈにスケー
ル変換し、これをプログラムタイマー２４に書き込めば
よい。このさい上記のスケール変換をメインプログラム
で実行して結果をＲＡＭ２６に保存しておき、前述の一
定周期で行われる割り込みサービスを行う際に、プログ
ラムタイマー２４にクロックパルス計数設定値Ｔｈを書
き込むのが効率がよい。この場合の割り込みサービスで
の処理内容の例を第３図に示した。 また以上の説明ではタイマーとＣＰＵは別のＩＣとして
説明してきたが、プログラムタイマー。 メモリ等の機能を内蔵したワンチップＣＰＵを使用して
も同様の方法で演算可能であり、回路構成をさらに簡単
にすることができる。
のデジタルシステムの構成要素に鋸歯状波発生回路２８
とサンプル／ホールド回路２９を付加した構成となって
いる。同図において２１はシステムクロック発生回路、
２２はシステムクロック発生回路２１の発生するクロッ
クを適当な回数分周して後述のプログラムタイマー２４
へクロックパルス３１と、これも後述の鋸歯状波発生回
路２８とＣＰＵ２３とに対して割り込み信号３０を同一
のタイミングで出力する分周回路である。したがって鋸
歯状波およびＣＰＵへの割り込み信号は分周回路２２の
設定できまる一定の周期をもつ。また、 （クロックパ
ルスの周期）〈〈（割り込み発生の周期）とする。 ＣＰＵ２３は装置全体の制御およびデジタル信号を所定
のアナログ信号に変換するために必要な後述の演算を行
う。ＩＮＴは外部割り込み端子であり、前述の分周回路
２２よりの割り込み信号３０により、一定の周期で割り
込みサービスプログラムが起動される。２４はプログラ
ムタイマーであり前述の分周回路２２よりクロックパル
スを順次カウントアツプしてゆく。このプログラムタイ
マーはプログラム可能であり、ＣＰＵ２２からのスター
ト指令によりクロックパルス計数設定値を書き込んでス
タートし、順次クロックパルスを計数した結果がこのク
ロックパルス計数設定値に達すると外部に信号を出力す
る。２５はシステムバスであり、アドレスバス、データ
バス、コントロール信号ヲ一括して記述したものである
。このバスを介してプログラムタイマー２４、ＲＡＭ２
６、ＲＯＭ２７が接続されているが、図に示した以外に
もシステムの要求仕様に応じて種々のペリフェラルを接
続できるのは熱論である。２８は鋸歯状波発生回路であ
り、前述の分周回路２２が発生する一定周期の割り込み
信号３０によりリセット、スタートを繰り返し、同一周
期の鋸歯状波を発生する。この回路は例えば一定容量の
コンデンサと、それを一定電流で充電してコンデンサの
電圧を一定の割合で上昇させるドライブ回路、外部から
の指令でこのコンデンサを急速に放電させることにより
鋸歯状波をリセットするためのアナログスイッチ等より
なる。２９はサンプル／ホールド回路で、この回路への
アナログ入力は前述の鋸歯状波であり、サンプル／ホー
ルドモードの選択は前述のプログラムタイマー２４から
の出力によりなされる。 次に第２図を参照してＤ／Ａ変換が行われる過程を説明
する。同図において３０は前述の分周回路２２より発生
する定周期パルスであり、鋸歯状波発生回路に対するリ
セット・スタート信号およびＣＰＵにたいする割り込み
信号として機能する。３６は鋸歯状波であり一定周期を
もち、波高値■。は鋸歯状波発生回路の定数設定で決ま
る定数である。 ３２は前述のプログラムタイマー２４の出力信号である
。このプログラムタイマーはＣＰＵ２３が割り込み信号
を受は付けると、ＣＰＵの割り込みサービスプログラム
によってクロックパルス計数設定値を書き込まれてスタ
ートし、順次クロックパルスを計数してゆき、設定値に
達すると出力を反転させる。３３は前述のプログラムタ
イマーが出力するパルスの立ち下りをとらえてサンプル
／ホールド回路のなかで発生する一定幅のサンプリング
パルスである。サンプル／ホールド回路２９はサンプリ
ングパルスの発生と同時に鋸歯状波発生回路２８の出力
する鋸歯状波３６の波高値をサンプリングしてその値を
ホールドする。したがってサンプル／ホールド回路２９
の出力と、その入力である鋸歯状波の関係は第２図に示
される如きものになる。このときサンプル／ホールド回
路２９の出力は図から明らかなようにプログラムタイマ
ー２４のクロックパルス計数設定値にしたがって変化す
る。 割り込み信号３０の発生する周期をＴ、プログラムタイ
マーのクロックパルス計数設定値をＴｈ。 鋸歯状波の波高値を■。とすれば、鋸歯状波のレベルは
時間と共に変化するのでサンプル／ホールド回路２９の
出力Ｘとこれら数値との関係はＶ−１ｈ／Ｔ）・■。 で与えられる。Ｔと■。はシステム定数であるから結局
クロックパルス計数設定値Ｔｈに比例した出力が得られ
ることになる。 次にプログラムでどのような処理をすればよいかを説明
する。上記の説明で明らかなようにもしプログラムタイ
マーの時間設定をＴにすれば出力は■。になる。したが
って所望のアナログ出力電圧を■とすれば Ｔ ｈ ／ Ｔ −Ｖ ／ Ｖ 。 なる関係が成り立つことから Ｔｈ＝Ｔ・（Ｖ／Ｖ。） を計算することによって、デジタル信号に対応するＣＰ
Ｕの内部変数をクロックパルス計数設定値Ｔｈにスケー
ル変換し、これをプログラムタイマー２４に書き込めば
よい。このさい上記のスケール変換をメインプログラム
で実行して結果をＲＡＭ２６に保存しておき、前述の一
定周期で行われる割り込みサービスを行う際に、プログ
ラムタイマー２４にクロックパルス計数設定値Ｔｈを書
き込むのが効率がよい。この場合の割り込みサービスで
の処理内容の例を第３図に示した。 また以上の説明ではタイマーとＣＰＵは別のＩＣとして
説明してきたが、プログラムタイマー。 メモリ等の機能を内蔵したワンチップＣＰＵを使用して
も同様の方法で演算可能であり、回路構成をさらに簡単
にすることができる。
この発明によればＣＰＵへの一定周期の割り込み信号に
より同期をとった一定周期の鋸歯状波の出力電圧を、同
一の割り込み信号でスタートし、デジタル信号が変換さ
れるべきアナログ信号の出力レベルの設定値に基づいて
、ＣＰＵにおいて主プログラムで計算して求められたタ
イミングで、プログラムタイマーからの信号でサンプリ
ングしてその値を次のサンプリングまで保持するように
なしたことにより、通常のデジタルシステム以外に必要
なアナログ回路構成要素として、鋸歯状波発生回路とサ
ンプル／ホールド回路のみですむデジタル／アナログ信
号変換手段を実現できる。また、ソフトウェアの負担増
も従来Ｄ／Ａ変換器の操作に比較してプログラムタイマ
ーをコントロールするための割り込み処理だけですむ利
点がある。
より同期をとった一定周期の鋸歯状波の出力電圧を、同
一の割り込み信号でスタートし、デジタル信号が変換さ
れるべきアナログ信号の出力レベルの設定値に基づいて
、ＣＰＵにおいて主プログラムで計算して求められたタ
イミングで、プログラムタイマーからの信号でサンプリ
ングしてその値を次のサンプリングまで保持するように
なしたことにより、通常のデジタルシステム以外に必要
なアナログ回路構成要素として、鋸歯状波発生回路とサ
ンプル／ホールド回路のみですむデジタル／アナログ信
号変換手段を実現できる。また、ソフトウェアの負担増
も従来Ｄ／Ａ変換器の操作に比較してプログラムタイマ
ーをコントロールするための割り込み処理だけですむ利
点がある。
第１図は本発明のデジタル／アナログ変換装置を示すブ
ロック図、第２図は本発明の装置を用いたデジタル／ア
ナログ変換の過程における主要信号の変化を示す概略図
、第３図は一定周期の割り込み信号で起動され為サービ
スルーチンでの処理を示す流れ図、第４図は従来技術に
よるＤ／Ａ変換器の例を示す回路図である。 ２２・−分周回路、２３−・−・ＣＰＵ、２４− プ
ログラムタイマー、２８−・鋸歯状波発生回路、２９−
サンプル／ホールド回路、３〇−割り込み信号、３
１・−クロックパルス、３２− デユーティ比の異ナ
ルハ）Ｌ／ ス列、３３ ’−サンプリングパルス、３
６−鋸歯状波、３７・・−・サンプル／ホールド回路の
出力。
ロック図、第２図は本発明の装置を用いたデジタル／ア
ナログ変換の過程における主要信号の変化を示す概略図
、第３図は一定周期の割り込み信号で起動され為サービ
スルーチンでの処理を示す流れ図、第４図は従来技術に
よるＤ／Ａ変換器の例を示す回路図である。 ２２・−分周回路、２３−・−・ＣＰＵ、２４− プ
ログラムタイマー、２８−・鋸歯状波発生回路、２９−
サンプル／ホールド回路、３〇−割り込み信号、３
１・−クロックパルス、３２− デユーティ比の異ナ
ルハ）Ｌ／ ス列、３３ ’−サンプリングパルス、３
６−鋸歯状波、３７・・−・サンプル／ホールド回路の
出力。
Claims (1)
- クロックパルスと一定周期で割り込み信号とを発生する
手段と、デジタル信号が変換されるべきアナログ信号の
出力レベルの設定値に基づいて前記デジタル信号をクロ
ックパルス計数設定値に変換し、且つ前記割り込み信号
によりスタート指令と前記クロックパルス計数設定値と
を出力するＣＰＵと、該ＣＰＵからの前記スタート指令
により前記クロックパルス計数設定値を書きこんで起動
し、前記クロックパルスを前記クロックパルス計数設定
値に達するまで計数して一定周期でデューティ比が変化
するパルスを出力するプログラムタイマーと、前記割り
込み信号によってリセット・スタートを繰り返して一定
周期で鋸歯状波を出力する鋸歯状波発生回路と、前記デ
ューティ比が一定周期で変化するパルス列のパルスが立
ち下るのをとらえて、サンプリングパルスを発生させる
と同時に、前記鋸歯状波の出力レベルをサンプリングし
て次のサンプリングパルスが発生するまで保持するサン
プル／ホールド回路とをえたことを特徴とするデジタル
／アナログ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28531385A JPS62143524A (ja) | 1985-12-18 | 1985-12-18 | デジタル／アナログ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28531385A JPS62143524A (ja) | 1985-12-18 | 1985-12-18 | デジタル／アナログ変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62143524A true JPS62143524A (ja) | 1987-06-26 |
Family
ID=17689912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28531385A Pending JPS62143524A (ja) | 1985-12-18 | 1985-12-18 | デジタル／アナログ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62143524A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0192797A (ja) * | 1987-10-05 | 1989-04-12 | Hitachi Ltd | 中間調表示装置 |
| JPH02264294A (ja) * | 1989-04-04 | 1990-10-29 | Sharp Corp | 表示装置のための駆動回路 |
| JPH02264295A (ja) * | 1989-04-04 | 1990-10-29 | Sharp Corp | 表示装置 |
| JPH07306663A (ja) * | 1995-03-13 | 1995-11-21 | Hitachi Ltd | 中間調表示装置 |
-
1985
- 1985-12-18 JP JP28531385A patent/JPS62143524A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0192797A (ja) * | 1987-10-05 | 1989-04-12 | Hitachi Ltd | 中間調表示装置 |
| JPH02264294A (ja) * | 1989-04-04 | 1990-10-29 | Sharp Corp | 表示装置のための駆動回路 |
| JPH02264295A (ja) * | 1989-04-04 | 1990-10-29 | Sharp Corp | 表示装置 |
| JPH07306663A (ja) * | 1995-03-13 | 1995-11-21 | Hitachi Ltd | 中間調表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0447330B2 (ja) | ||
| JPH0573176B2 (ja) | ||
| JPS6166167A (ja) | デジタル・オシロスコープ用トリガ・ホールドオフ装置 | |
| JPS62143524A (ja) | デジタル／アナログ変換装置 | |
| US3979715A (en) | Method and system for achieving vibrator phase lock | |
| EP0535124B1 (en) | Analog-to-digital converter | |
| US5353025A (en) | Methods and apparatus for digitally encoding repetitive analog waveforms | |
| JPS5952383B2 (ja) | 実効値変換回路 | |
| JP3373742B2 (ja) | Ａｃ／ｄｃ変換装置及び方法 | |
| JPS58162127A (ja) | タイマ装置 | |
| JPH02135904A (ja) | 掃引信号発生器 | |
| JP2974129B2 (ja) | 信号スペクトラム計測装置 | |
| JP3284145B2 (ja) | Ｐｌｌ同期式測定装置 | |
| SU1053029A1 (ru) | Устройство дл контрол времени задержки многовыходовых приборов | |
| SU1182414A1 (ru) | Устройство дл выделени посто нной составл ющей переменного напр жени | |
| SU1309055A1 (ru) | Устройство дл моделировани сигнала короткого замыкани | |
| JPS63127622A (ja) | Ａ／ｄ変換器 | |
| SU1388815A1 (ru) | Измеритель сигналов датчика с низкочастотным выходом | |
| JPH07307669A (ja) | Ａ／ｄ変換装置 | |
| JPH05264659A (ja) | 遅延時間発生制御回路 | |
| SU1711234A2 (ru) | Измеритель параметров аналогового запоминающего устройства | |
| JPH0548461A (ja) | Ａ／ｄ変換装置 | |
| JPS61149869A (ja) | 波形解析システム | |
| SU1697213A1 (ru) | Устройство преобразовани широтно-импульсных колебаний в аналоговый сигнал | |
| SU1448305A1 (ru) | Измеритель параметров R @ С @ (R @ L @ ) двухполюсников |