JP2780613B2 - 圧電振動子の周波数調整方法 - Google Patents
圧電振動子の周波数調整方法Info
- Publication number
- JP2780613B2 JP2780613B2 JP5271045A JP27104593A JP2780613B2 JP 2780613 B2 JP2780613 B2 JP 2780613B2 JP 5271045 A JP5271045 A JP 5271045A JP 27104593 A JP27104593 A JP 27104593A JP 2780613 B2 JP2780613 B2 JP 2780613B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- digital signal
- circuit
- input
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、圧電振動子と発振回路
からなる圧電発振器とその周波数の調整方法に関する。
からなる圧電発振器とその周波数の調整方法に関する。
【０００２】
【従来の技術】従来、水晶発振器などの圧電発振器にお
いては、周波数の微調整を行う手段として、発振回路に
可変容量を使用し容量を変化させたり、あるいは、バリ
キャップを用いた電圧制御発振器に可変抵抗器を付加し
て制御電圧を変化させる方法が用いられている。通常、
周波数の微調整は、発振回路などを収容した容器に蓋を
して封止する前に行うか、あらかじめこの容器に調整用
の穴を設けておき、蓋をした後に穴からドライバー等に
より調整するなどの方法が採られている。
いては、周波数の微調整を行う手段として、発振回路に
可変容量を使用し容量を変化させたり、あるいは、バリ
キャップを用いた電圧制御発振器に可変抵抗器を付加し
て制御電圧を変化させる方法が用いられている。通常、
周波数の微調整は、発振回路などを収容した容器に蓋を
して封止する前に行うか、あらかじめこの容器に調整用
の穴を設けておき、蓋をした後に穴からドライバー等に
より調整するなどの方法が採られている。
【０００３】
【発明が解決しようとする課題】上述した従来の圧電発
振器では、例えば、周波数の微調整を行った後に密封す
る場合、蓋が持つ容量の影響を受けて密封前後で周波数
が変化するため、精度の高い周波数調整ができないとい
う問題がある。また、容器の一部に穴を開けておく方法
では周波数の調整精度は向上するものの、調整後に穴を
塞いでも完全な密封状態とならないため、圧電発振器を
プリント板取付後に有機溶剤等によって洗浄できないと
いう欠点がある。
振器では、例えば、周波数の微調整を行った後に密封す
る場合、蓋が持つ容量の影響を受けて密封前後で周波数
が変化するため、精度の高い周波数調整ができないとい
う問題がある。また、容器の一部に穴を開けておく方法
では周波数の調整精度は向上するものの、調整後に穴を
塞いでも完全な密封状態とならないため、圧電発振器を
プリント板取付後に有機溶剤等によって洗浄できないと
いう欠点がある。
【０００４】本発明の目的は、上述の問題を解決して、
完全密封状態で精度の高い周波数調整を行うことができ
る圧電発振器を提供することにある。
完全密封状態で精度の高い周波数調整を行うことができ
る圧電発振器を提供することにある。
【０００５】
【課題を解決するための手段】上述の欠点を除去するた
めに、本発明の圧電発振器は、圧電振動子と直流電圧に
より容量を変化させるバリキャップを直列接続した電圧
制御発振器と、電圧制御発振器の出力と周波数基準クロ
ック入力との位相差を検出して、検出結果をディジタル
信号として出力する位相比較器と、位相比較器から出力
されるディジタル信号を記憶する記憶回路と、記憶回路
に記憶されたディジタル信号と位相比較器から出力され
るディジタル信号を選択する選択回路と、選択回路によ
り選択されたディジタル信号をアナログ信号に変換し
て、電圧制御発振器に出力するＤ／Ａ変換器と、外部か
らのモード設定信号入力に従って書き込み制御信号を前
記記憶回路に出力すると同時に、切替制御信号を前記選
択回路に出力する制御回路とを具備したことを特徴とし
ている。
めに、本発明の圧電発振器は、圧電振動子と直流電圧に
より容量を変化させるバリキャップを直列接続した電圧
制御発振器と、電圧制御発振器の出力と周波数基準クロ
ック入力との位相差を検出して、検出結果をディジタル
信号として出力する位相比較器と、位相比較器から出力
されるディジタル信号を記憶する記憶回路と、記憶回路
に記憶されたディジタル信号と位相比較器から出力され
るディジタル信号を選択する選択回路と、選択回路によ
り選択されたディジタル信号をアナログ信号に変換し
て、電圧制御発振器に出力するＤ／Ａ変換器と、外部か
らのモード設定信号入力に従って書き込み制御信号を前
記記憶回路に出力すると同時に、切替制御信号を前記選
択回路に出力する制御回路とを具備したことを特徴とし
ている。
【０００６】本発明は上述の構成からなる圧電発振器に
おいて、電圧制御発振器の出力と周波数基準クロック入
力から入力の位相差を位相比較器により検出してディジ
タル信号を出力し、ディジタル信号を記憶回路に記憶さ
せ、一方で位相比較器により検出された位相差をＤ／Ａ
変換器によりアナログ電圧に変換し、電圧制御発振器に
入力する。このような系ではＰＬＬ（Ｐｈａｓｅ Ｌｏ
ｃｋｅｄ Ｌｏｏｐ）が形成されるので、定常状態では
ディジタル信号は一定値になり、電圧制御発振器の出力
の周波数は周波数基準クロックの周波数に一致する。定
常状態になった後、外部から入力されるモード設定信号
入力の周波数調整完了信号により、選択回路の入力端を
記憶回路側に切替えて、記憶回路に記憶された周波数を
Ｄ／Ａ変換器を通して変換し、電圧制御発振器に入力す
るようにした圧電発振器の周波数の調整方法を特徴とし
ている。
おいて、電圧制御発振器の出力と周波数基準クロック入
力から入力の位相差を位相比較器により検出してディジ
タル信号を出力し、ディジタル信号を記憶回路に記憶さ
せ、一方で位相比較器により検出された位相差をＤ／Ａ
変換器によりアナログ電圧に変換し、電圧制御発振器に
入力する。このような系ではＰＬＬ（Ｐｈａｓｅ Ｌｏ
ｃｋｅｄ Ｌｏｏｐ）が形成されるので、定常状態では
ディジタル信号は一定値になり、電圧制御発振器の出力
の周波数は周波数基準クロックの周波数に一致する。定
常状態になった後、外部から入力されるモード設定信号
入力の周波数調整完了信号により、選択回路の入力端を
記憶回路側に切替えて、記憶回路に記憶された周波数を
Ｄ／Ａ変換器を通して変換し、電圧制御発振器に入力す
るようにした圧電発振器の周波数の調整方法を特徴とし
ている。
【０００７】
【実施例】図面を参照して本発明の一実施例を詳細に説
明する。
明する。
【０００８】図１は本発明の圧電発振器の一実施例のブ
ロック図である。本発明の圧電発振器は、電圧制御発振
器１に加えて、制御回路２、位相比較器３、記憶回路
４、選択回路５、Ｄ／Ａ変換器６を備えている。電圧制
御発振器１は、圧電振動子と直流電圧により容量を変化
させるバリキャップが直列接続されており、Ｄ／Ａ変換
器６から入力される直流電圧により、圧電振動子の周波
数が変化される。電圧制御発振器１からの出力は、圧電
発振器出力として外部に出力されるとともに、途中で分
岐されて一部が位相比較器３に入力される。
ロック図である。本発明の圧電発振器は、電圧制御発振
器１に加えて、制御回路２、位相比較器３、記憶回路
４、選択回路５、Ｄ／Ａ変換器６を備えている。電圧制
御発振器１は、圧電振動子と直流電圧により容量を変化
させるバリキャップが直列接続されており、Ｄ／Ａ変換
器６から入力される直流電圧により、圧電振動子の周波
数が変化される。電圧制御発振器１からの出力は、圧電
発振器出力として外部に出力されるとともに、途中で分
岐されて一部が位相比較器３に入力される。
【０００９】一方、位相比較器３の他の入力端には周波
数基準クロックが入力できるようになっている。位相比
較器３は、電圧制御発振器の出力と周波数基準クロック
入力の位相差を比較し、その結果をディジタル信号とし
て出力する。このような機能を有する位相比較器は、例
えば、Ｄｒ．Ｒｏｌａｎｄ Ｅ．Ｂｅｓｔ著、”ＰＨＡ
ＳＥ−ＬＯＣＫＥＤ ＬＯＯＰＳ Ｔｈｅｏｒｙ，Ｄｅ
ｓｉｇｎ，ａｎｄ Ａｐｐｌｉｃａｔｉｏｎｓ” Ｍｃ
ＧＲＡＷ−ＨＩＬＬＢＯＯＫ ＣＯＭＰＡＮＹ出版の８
９ページに記載されるＡｌｌ−ｄｉｇｉｔａｌ ＰＤｓ
を用いれば、これを実現することができる。位相比較器
３の出力端は途中で分岐され、一方は直接選択回路５の
入力端に接続され、他方は、記憶回路４を介して選択回
路５の入力端に接続されている。記憶回路４、および選
択回路５は、制御回路２に入力されるモード設定信号に
応じて制御回路２から出力される制御信号が入力される
ようになっている。すなわち、モード設定信号により、
記憶回路４は位相比較器出力を記憶するか、またはしな
いを制御することができ、選択回路５は記憶回路４およ
び位相比較器３の一方の出力を選択することができるよ
うになっている。選択回路５を通ったディジタル信号
は、Ｄ／Ａ変換器によりアナログ電圧に変換されて、電
圧制御発振器１に入力される。
数基準クロックが入力できるようになっている。位相比
較器３は、電圧制御発振器の出力と周波数基準クロック
入力の位相差を比較し、その結果をディジタル信号とし
て出力する。このような機能を有する位相比較器は、例
えば、Ｄｒ．Ｒｏｌａｎｄ Ｅ．Ｂｅｓｔ著、”ＰＨＡ
ＳＥ−ＬＯＣＫＥＤ ＬＯＯＰＳ Ｔｈｅｏｒｙ，Ｄｅ
ｓｉｇｎ，ａｎｄ Ａｐｐｌｉｃａｔｉｏｎｓ” Ｍｃ
ＧＲＡＷ−ＨＩＬＬＢＯＯＫ ＣＯＭＰＡＮＹ出版の８
９ページに記載されるＡｌｌ−ｄｉｇｉｔａｌ ＰＤｓ
を用いれば、これを実現することができる。位相比較器
３の出力端は途中で分岐され、一方は直接選択回路５の
入力端に接続され、他方は、記憶回路４を介して選択回
路５の入力端に接続されている。記憶回路４、および選
択回路５は、制御回路２に入力されるモード設定信号に
応じて制御回路２から出力される制御信号が入力される
ようになっている。すなわち、モード設定信号により、
記憶回路４は位相比較器出力を記憶するか、またはしな
いを制御することができ、選択回路５は記憶回路４およ
び位相比較器３の一方の出力を選択することができるよ
うになっている。選択回路５を通ったディジタル信号
は、Ｄ／Ａ変換器によりアナログ電圧に変換されて、電
圧制御発振器１に入力される。
【００１０】次に、本発明の一実施例の圧電発振器の周
波数調整方法について、図２、図３および図４を参照し
て説明する。
波数調整方法について、図２、図３および図４を参照し
て説明する。
【００１１】図４は、本発明の圧電発振器の周波数を調
整するための調整・測定系を示している。圧電発振器１
４の周波数基準クロック入力１２には、任意の周波数を
発生させることができる周波数基準クロック発生器１５
が、モード設定信号入力１１にはモード設定信号発生器
１７が、それぞれ接続されている。また、圧電発振器出
力１３には周波数測定器１６が接続されている。
整するための調整・測定系を示している。圧電発振器１
４の周波数基準クロック入力１２には、任意の周波数を
発生させることができる周波数基準クロック発生器１５
が、モード設定信号入力１１にはモード設定信号発生器
１７が、それぞれ接続されている。また、圧電発振器出
力１３には周波数測定器１６が接続されている。
【００１２】まず最初に、最終的に合わせ込みたい周波
数と等しい周波数の周波数基準クロックが周波数基準ク
ロック発生器１５から送出されて周波数基準クロック入
力１２より圧電発振器１４に入力される。また、周波数
基準クロック１５の基準クロック周波数は、分岐され一
部が周波数比較器１８に入力される。
数と等しい周波数の周波数基準クロックが周波数基準ク
ロック発生器１５から送出されて周波数基準クロック入
力１２より圧電発振器１４に入力される。また、周波数
基準クロック１５の基準クロック周波数は、分岐され一
部が周波数比較器１８に入力される。
【００１３】周波数基準クロックが圧電発振器１４に入
力されると同時に、周波数測定器１６により圧電発振器
１４の周波数が測定される。この結果は周波数比較器１
８に出力され、ここで基準クロック周波数と測定された
圧電発振器１４の周波数が比較される。
力されると同時に、周波数測定器１６により圧電発振器
１４の周波数が測定される。この結果は周波数比較器１
８に出力され、ここで基準クロック周波数と測定された
圧電発振器１４の周波数が比較される。
【００１４】周波数調整開始直後は、基準クロックの周
波数と測定された周波数には、通常大きな差がある。こ
の周波数の差に対してあらかじめ基準値が設定されてお
り、この基準値より大きいときはモード設定信号発生器
から調整中を示すモード設定信号、例えば、ビット”
１”が出力されるようになっている。調整開始からある
時間は周波数の差は基準値以上になっているので、制御
回路２からは、記憶回路４が位相比較器から出力される
ディジタル信号を記憶し、選択回路は記憶回路側に切替
えられるように制御信号が送出される。位相比較器３で
は、電圧制御発振器１の出力と周波数基準クロック入力
１２の入力が比較され、その結果は、数ビットのディジ
タル信号として選択回路５に入力される。図２に示され
るように、選択回路５は位相比較器３の出力端側に切替
られており（図中、破線で示される側）、そのままＤ／
Ａ変換器６に入力されアナログ電圧に変換されて、電圧
制御発振器１に圧電振動子の周波数を制御する制御電圧
として入力される。一方、調整中の状態では、圧電発振
器１４の内部で制御回路２から記憶回路４に対して書き
込み実行を命令する、例えばラッチパルス等の制御信号
により位相比較器３からの出力を記憶する信号が送出さ
れている。
波数と測定された周波数には、通常大きな差がある。こ
の周波数の差に対してあらかじめ基準値が設定されてお
り、この基準値より大きいときはモード設定信号発生器
から調整中を示すモード設定信号、例えば、ビット”
１”が出力されるようになっている。調整開始からある
時間は周波数の差は基準値以上になっているので、制御
回路２からは、記憶回路４が位相比較器から出力される
ディジタル信号を記憶し、選択回路は記憶回路側に切替
えられるように制御信号が送出される。位相比較器３で
は、電圧制御発振器１の出力と周波数基準クロック入力
１２の入力が比較され、その結果は、数ビットのディジ
タル信号として選択回路５に入力される。図２に示され
るように、選択回路５は位相比較器３の出力端側に切替
られており（図中、破線で示される側）、そのままＤ／
Ａ変換器６に入力されアナログ電圧に変換されて、電圧
制御発振器１に圧電振動子の周波数を制御する制御電圧
として入力される。一方、調整中の状態では、圧電発振
器１４の内部で制御回路２から記憶回路４に対して書き
込み実行を命令する、例えばラッチパルス等の制御信号
により位相比較器３からの出力を記憶する信号が送出さ
れている。
【００１５】以上の系はＰＬＬを構成しており、定常状
態に近づくにしたがって、圧電発振器１３の周波数は周
波数基準クロック入力１２のクロック信号の周波数に一
致するようになる。すなわち、圧電発振器１４の出力周
波数は、基準クロック周波数に一致するようになる。そ
して、定常状態では、圧電発振器１３の周波数は周波数
基準クロック入力１２のクロック信号の周波数に完全に
一致する。
態に近づくにしたがって、圧電発振器１３の周波数は周
波数基準クロック入力１２のクロック信号の周波数に一
致するようになる。すなわち、圧電発振器１４の出力周
波数は、基準クロック周波数に一致するようになる。そ
して、定常状態では、圧電発振器１３の周波数は周波数
基準クロック入力１２のクロック信号の周波数に完全に
一致する。
【００１６】上述の周波数の差を判定する基準値より
も、周波数比較器１８で測定される周波数の差が小さく
なったときに、モード設定信号発生器１７からは、調整
終了を示す信号、例えば、ビット”０”が圧電発振器１
４に入力される。すると、図３に示されるように、制御
回路２から、例えばラッチパルスを停止する等により記
憶回路４に対する書き込みを禁止する制御信号が送出さ
れ、同時に選択回路５に対しては記憶回路４側に入力端
を切替える切替信号が送出される（図中、破線で示され
る側）。その結果、周波数調整時に記憶回路４に記憶さ
れていたディジタル信号に対応した制御電圧が、Ｄ／Ａ
変換器によりアナログ電圧に変換された後、電圧制御発
振器１に入力されることとなる。この制御電圧は、周波
数調整時の制御電圧そのままであるため、圧電振動子へ
の制御電圧の周波数は周波数調整時のそれと完全に等し
くなる。これにより、周波数の調整が完了する。この状
態で周波数基準クロックを抜去しても、常に記憶回路４
に記憶された制御電圧が電圧制御発振器に入力されるた
め、その後は周波数は変化せず安定する。なお、調整終
了の判定は、周波数の差に基準値を与えておき、これと
実際に測定により得られる周波数の差を比較することに
より行ったが、基準クロックの周波数は参照せず、圧電
発振器からの出力周波数の変化を観測して、変動量があ
る一定値以下になれば定常状態になったものとして調整
終了を判断してもよい。
も、周波数比較器１８で測定される周波数の差が小さく
なったときに、モード設定信号発生器１７からは、調整
終了を示す信号、例えば、ビット”０”が圧電発振器１
４に入力される。すると、図３に示されるように、制御
回路２から、例えばラッチパルスを停止する等により記
憶回路４に対する書き込みを禁止する制御信号が送出さ
れ、同時に選択回路５に対しては記憶回路４側に入力端
を切替える切替信号が送出される（図中、破線で示され
る側）。その結果、周波数調整時に記憶回路４に記憶さ
れていたディジタル信号に対応した制御電圧が、Ｄ／Ａ
変換器によりアナログ電圧に変換された後、電圧制御発
振器１に入力されることとなる。この制御電圧は、周波
数調整時の制御電圧そのままであるため、圧電振動子へ
の制御電圧の周波数は周波数調整時のそれと完全に等し
くなる。これにより、周波数の調整が完了する。この状
態で周波数基準クロックを抜去しても、常に記憶回路４
に記憶された制御電圧が電圧制御発振器に入力されるた
め、その後は周波数は変化せず安定する。なお、調整終
了の判定は、周波数の差に基準値を与えておき、これと
実際に測定により得られる周波数の差を比較することに
より行ったが、基準クロックの周波数は参照せず、圧電
発振器からの出力周波数の変化を観測して、変動量があ
る一定値以下になれば定常状態になったものとして調整
終了を判断してもよい。
【００１７】以上の周波数調整工程は、モード設定信号
入力および周波数基準クロック入力用の外部端子を付加
するだけでよく、これらの入力端子から周波数を自由に
設定できるので、容器密封前に限らず、密封した後でも
周波数の微調整を行うことができる。したがって、本発
明の圧電発振器の周波数調整方法によれば、周波数調整
の精度を向上させることができる。
入力および周波数基準クロック入力用の外部端子を付加
するだけでよく、これらの入力端子から周波数を自由に
設定できるので、容器密封前に限らず、密封した後でも
周波数の微調整を行うことができる。したがって、本発
明の圧電発振器の周波数調整方法によれば、周波数調整
の精度を向上させることができる。
【００１８】構成上、従来の圧電発振器にくらべ、回路
の規模が増大するという欠点があるが、新たに付加され
た回路を構成する素子は、いずれも容易に実現できるも
のであり、ＬＳＩ化することにより価格上昇を抑えるこ
とは十分可能である。一方、図４に示されるような、機
械的な可変抵抗器や可変容量を用いた圧電発振器にくら
べ、これらの素子が不要になる分、低価格化が可能であ
る。さらに、出力周波数をこの圧電発振器内部で検知で
きるようにし、上記調整終了の判定をして制御回路２に
モード設定信号を行うようにすれば、圧電発振器自身で
自動調整も可能であり、調整時間を大幅に短縮すること
もできる。また、周波数調整時に圧電発振器の出力周波
数は全く測定せず、すなわちフィードバックすることな
く、調整開始から一定時間経過後は定常状態になるもの
とみなして選択回路を切替えるようにして、調整工程を
大幅に簡略化することも可能である。
の規模が増大するという欠点があるが、新たに付加され
た回路を構成する素子は、いずれも容易に実現できるも
のであり、ＬＳＩ化することにより価格上昇を抑えるこ
とは十分可能である。一方、図４に示されるような、機
械的な可変抵抗器や可変容量を用いた圧電発振器にくら
べ、これらの素子が不要になる分、低価格化が可能であ
る。さらに、出力周波数をこの圧電発振器内部で検知で
きるようにし、上記調整終了の判定をして制御回路２に
モード設定信号を行うようにすれば、圧電発振器自身で
自動調整も可能であり、調整時間を大幅に短縮すること
もできる。また、周波数調整時に圧電発振器の出力周波
数は全く測定せず、すなわちフィードバックすることな
く、調整開始から一定時間経過後は定常状態になるもの
とみなして選択回路を切替えるようにして、調整工程を
大幅に簡略化することも可能である。
【００１９】
【発明の効果】以上説明したように、本発明の圧電発振
器は密封後に周波数基準クロック入力により、周波数を
調整し、調整後はモード設定信号入力により選択回路を
切替えて調整時に記憶させておいた周波数に切替るの
で、密封後に周波数の微調整を極めて精度よく行うこと
ができる。また、これらの周波数調整工程の自動化も容
易にでき、機械的な可変抵抗器や可変容量などの部品が
不要となるので、圧電発振器が低価格化できるという効
果も得られる。
器は密封後に周波数基準クロック入力により、周波数を
調整し、調整後はモード設定信号入力により選択回路を
切替えて調整時に記憶させておいた周波数に切替るの
で、密封後に周波数の微調整を極めて精度よく行うこと
ができる。また、これらの周波数調整工程の自動化も容
易にでき、機械的な可変抵抗器や可変容量などの部品が
不要となるので、圧電発振器が低価格化できるという効
果も得られる。
【図１】本発明の圧電発振器の一実施例のブロック図
【図２】図１の圧電発振器において、周波数調整時にお
ける選択回路の状態を示す図
ける選択回路の状態を示す図
【図３】図１の圧電発振器において、周波数調整完了後
の選択回路の状態を示す図
の選択回路の状態を示す図
【図４】図１の圧電発振器の周波数調整を行うための調
整・測定系を示す図
整・測定系を示す図
１ 電圧制御発振器 ２ 制御回路 ３ 位相比較器 ４ 記憶回路 ５ 選択回路 ６ Ｄ／Ａ変換器 ７ 可変抵抗器 １１ モード設定信号入力 １２ 周波数基準クロック入力 １３ 圧電発振器出力 １４ 圧電発振器 １５ 基準クロック周波数発生器 １６ 周波数測定器 １７ 周波数比較器 １８ 信号発生器
Claims (1)
- 【請求項１】 圧電振動子と、 発振回路と、 前記圧電振動子と直流電圧により容量を変化させるバリ
キャップが直列接続された電圧制御発振器と、 ディジタル信号をアナログ信号に変換して前記電圧制御
発振器に出力するＤ／Ａ変換器と、 前記電圧制御発振器の出力と周波数基準クロック入力と
の位相差を検出して、該検出結果をディジタル信号とし
て出力する位相比較器と、 前記周波数基準クロック入力が入力されるクロック入力
端子を有し、前記圧電振動子と前記発振回路と前記電圧
制御発振器と前記Ｄ／Ａ変換器とを収容する容器とを備
えた圧電発振器であって、 前記圧電振動子は、前記容器内部にさらに前記位相比較
器から出力される前記ディジタル信号を記憶する記憶回
路と、 前記記憶回路に記憶された前記ディジタル信号と前記位
相比較器から直接出力されるディジタル信号を選択する
選択回路と、 前記モード設定信号入力に従って書き込み制御信号を前
記記憶回路に出力すると同時に、切替制御信号を前記選
択回路に出力する制御回路とを備えており、 前記電圧制御発振器の出力と前記周波数基準クロック入
力から入力の位相差を前記位相比較器により検出してデ
ィジタル信号を出力し、該ディジタル信号を前記記憶回
路に記憶させる第１の工程と、 前記位相比較器より出力される前記ディジタル信号を前
記Ｄ／Ａ変換器によりアナログ電圧に変換して、前記電
圧制御発振器に入力する第２の工程と、 前記容器を密封する第３の工程と、前記第１の工程の開始から予め定められた時間を経過し
た 後に、前記選択回路により前記記憶回路に記憶された
前記ディジタル信号が前記Ｄ／Ａ変換器に入力されるよ
うに切替える第４の工程と、 前記ディジタル信号をアナログ電圧に変換して、前記電
圧制御発振器に入力する第５の工程とを含む圧電発振器
の周波数調整方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5271045A JP2780613B2 (ja) | 1993-10-28 | 1993-10-28 | 圧電振動子の周波数調整方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5271045A JP2780613B2 (ja) | 1993-10-28 | 1993-10-28 | 圧電振動子の周波数調整方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07131246A JPH07131246A (ja) | 1995-05-19 |
| JP2780613B2 true JP2780613B2 (ja) | 1998-07-30 |
Family
ID=17494640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5271045A Expired - Lifetime JP2780613B2 (ja) | 1993-10-28 | 1993-10-28 | 圧電振動子の周波数調整方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2780613B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6801093B2 (en) | 2001-05-29 | 2004-10-05 | Nec Corporation | Frequency synchronous apparatus and frequency synchronous control method |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5409143B2 (ja) * | 2009-06-30 | 2014-02-05 | 京セラクリスタルデバイス株式会社 | 発振器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01179503A (ja) * | 1988-01-11 | 1989-07-17 | Fujitsu Ltd | 水晶発振器の周波数調整方法 |
| JPH03247019A (ja) * | 1990-02-23 | 1991-11-05 | Japan Radio Co Ltd | 発振回路 |
| JPH0438002A (ja) * | 1990-06-04 | 1992-02-07 | Nec Corp | ディジタル温度補償圧電発振回路 |
| JPH05102729A (ja) * | 1991-10-09 | 1993-04-23 | Olympus Optical Co Ltd | 発振回路及びその発振周波数調整回路 |
-
1993
- 1993-10-28 JP JP5271045A patent/JP2780613B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6801093B2 (en) | 2001-05-29 | 2004-10-05 | Nec Corporation | Frequency synchronous apparatus and frequency synchronous control method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07131246A (ja) | 1995-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5651035A (en) | Apparatus for reducing jitter of a spectrum spread clock signal and method therefor | |
| CN101262202B (zh) | 温度补偿型振荡器 | |
| JP3324401B2 (ja) | Ｐｌｌ回路 | |
| US4297657A (en) | Closed loop temperature compensated frequency reference | |
| EP0671080A1 (en) | Temperature compensated oscillator circuit | |
| KR101035827B1 (ko) | 전압 제어형 발진기 사전 설정 회로 및 사전 설정 방법 | |
| US5268654A (en) | Phase locked loop clock changeover apparatus in which the VCO is set to an initial value | |
| US6304119B1 (en) | Timing generating apparatus with self-calibrating capability | |
| JP2780613B2 (ja) | 圧電振動子の周波数調整方法 | |
| US4947382A (en) | Direct digital locked loop | |
| JP4454126B2 (ja) | 温度補償発振器の調整方法 | |
| JPH04369927A (ja) | Ｐｌｌ発振器 | |
| JP3293756B2 (ja) | 電圧制御回路及びそれを用いた温度補償型圧電発振器 | |
| JPH08274635A (ja) | 位相ロック回路 | |
| JPH07113829A (ja) | 時間・周波数測定装置 | |
| JPS5847331A (ja) | 信号発生器 | |
| US5204552A (en) | Voltage controlled oscillator and an operating method thereof | |
| JP2703263B2 (ja) | 位相基準信号形成回路装置 | |
| JPH0530089B2 (ja) | ||
| JP2748474B2 (ja) | デジタル温度補償型圧電発振器 | |
| AU674444B2 (en) | Phase detector | |
| JP2002181971A (ja) | リアルタイムクロック | |
| JP2995375B2 (ja) | Ｔｄｍａ衛星通信系における自動周波数制御装置 | |
| JP2819890B2 (ja) | スキュー調整回路 | |
| JP3416652B2 (ja) | 自動較正機能を有するタイミング発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980414 |