JP5409143B2 - 発振器 - Google Patents

発振器 Download PDF

Info

Publication number
JP5409143B2
JP5409143B2 JP2009155067A JP2009155067A JP5409143B2 JP 5409143 B2 JP5409143 B2 JP 5409143B2 JP 2009155067 A JP2009155067 A JP 2009155067A JP 2009155067 A JP2009155067 A JP 2009155067A JP 5409143 B2 JP5409143 B2 JP 5409143B2
Authority
JP
Japan
Prior art keywords
terminal
output
output signal
oscillator
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009155067A
Other languages
English (en)
Other versions
JP2011014991A (ja
Inventor
具央 大家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Crystal Device Corp
Original Assignee
Kyocera Crystal Device Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Crystal Device Corp filed Critical Kyocera Crystal Device Corp
Priority to JP2009155067A priority Critical patent/JP5409143B2/ja
Publication of JP2011014991A publication Critical patent/JP2011014991A/ja
Application granted granted Critical
Publication of JP5409143B2 publication Critical patent/JP5409143B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)

Description

本発明は、発振器に関する。
従来、発振器としては、種々のものが開発されており、例えば圧電素子として水晶振動子を使用する発振器がある。かかる発振器は、例えば携帯電話機などの電子機器に搭載され、携帯電話機は、発振器から出力される出力信号をクロック信号として使用する。
ところで、発振器の表面には、複数の外部接続端子が形成され、これら外部接続端子を介して、当該発振器が搭載される電子機器内の他の信号処理回路と、種々のデータを送受信する。これら外部接続端子を形成する際には、一定の大きさを有する領域を発振器の表面に確保しなければならず、発振器を小型化する際の妨げとなっている。
そこで、発振器を小型化することを目的として、複数の外部接続端子のうち、例えば、制御電圧入力端子VC及びクロック端子CLKを共用する共用端子VC/CLKを設けることにより、端子数を1つ削減することが提案されている(例えば、特許文献1参照)。
ここで、図3に、制御電圧入力端子VC及びクロック端子CLKを共用する共用端子VC/CLKが設けられた発振器1の構成を示す。この発振器1を形成する発振回路2は、内部に圧電素子を有し、所望の発振周波数を有する出力信号を生成する。
一方、メモリ3には、例えば、出力信号の発振周波数を調整する際に必要なデータなど、種々のデータが記憶されている。発振回路2は、このメモリ3に記憶されているデータに基づいて、出力信号の発振周波数を調整しながら、当該出力信号を生成する。
ところで、この発振器1は、外部接続端子として、電源電圧入力端子Vddと、共用端子VC/CLKと、データ入出力端子DIOと、チップセレクト端子CSと、グランド端子GNDと、出力端子Foutとを有する。
なお、電源電圧入力端子Vddは、電源電圧を発振器1内に入力するための外部接続端子である。共用端子VC/CLKは、発振回路2から出力される出力信号の発振周波数を調整する際に使用する制御電圧を、発振回路2に入力するための制御電圧入力端子VC、又はクロック信号をメモリ3に入力するためのクロック端子CLKとして使用される外部接続端子である。データ入出力端子DIOは、書き込み対象のデータをメモリ3に入力するための外部接続端子である。
チップセレクト端子CSは、メモリ3の動作状態を、データの書き込みを許可する書込み許可状態又はデータの書き込みを禁止する書込み禁止状態に切り換えるためのチップセレクト信号を、メモリ3に入力するための外部接続端子である。出力端子Foutは、発振回路2から出力される出力信号を外部に出力するための外部接続端子である。
特開2009−77079号公報
ところで、かかる発振器1を製造する製造工程を実行する際、共用端子VC/CLKをクロック端子CLKとして使用する場合には、クロック信号を供給するための装置を共用端子VC/CLKに接続し、共用端子VC/CLKを制御電圧入力端子VCとして使用する場合には、制御電圧を供給するための装置を共用端子VC/CLKに接続する。
このように、共用端子VC/CLKを有する発振器1を製造する際には、必要に応じて、共用端子VC/CLKに接続する装置を付け替える必要があることから、発振器1を製造する際に要する時間が増大するという問題があった。
本発明は、端子数の削減によって小型化を図りつつ、製造に要する時間を短縮することができる発振器を提供することを目的とする。
本発明の一態様による発振器は、圧電素子を有し、所望の発振周波数を有する出力信号を生成し出力する発振部と、前記発振部から出力される前記出力信号をクロック信号として使用することにより、外部から供給されるデータの書き込み動作を実行する記憶部とを備え、前記発振部は、前記記憶部に記憶されているデータに基づいて、前記出力信号の発振周波数を調整した上で、前記出力信号を出力し、電源電圧を入力するための電源電圧入力端子と、前記発振部から出力される前記出力信号の発振周波数を調整する際に使用する制御電圧を、前記発振部に入力するための制御電圧入力端子と、書き込み対象のデータを前記記憶部に入力するためのデータ入出力端子と、前記記憶部の動作状態を、データの書き込みを許可する書込み許可状態又はデータの書き込みを禁止する書込み禁止状態に切り換えるためのチップセレクト信号を、前記記憶部に入力するためのチップセレクト端子と、グランド端子と、前記発振部から出力される前記出力信号を外部に出力するための出力端子とを備える。
また、本発明の一態様による発振器は、前記チップセレクト端子を介して入力される前記チップセレクト信号に基づいて、その接続状態を切り換えることにより、前記発振部から出力される前記出力信号を前記記憶部に送出することを許可又は禁止するスイッチをさらに備える。
本発明の発振器によれば、当該発振器の小型化を図りながら、当該発振器の製造に要する時間を短縮することができる。
また、本発明の発振器によれば、発振部から出力される出力信号をクロック信号として使用することにより、クロック端子を別途設ける必要がなく、その分、端子数を削減することができる。
また、本発明の発振器によれば、発振器が電子機器に搭載された後には、出力信号が記憶部に入力されることを禁止することにより、記憶部が誤動作することを防止することができる。
本発明の実施の形態による発振器の構成を示すブロック図である。 本発明の他の実施の形態による発振器の構成を示すブロック図である。 従来の発振器の構成を示すブロック図である。
以下、本発明の実施の形態について図面を参照して説明する。
図1に、本発明の実施の形態による発振器10の構成を示す。この発振器10は、例えば携帯電話機などの電子機器に搭載され、当該電子機器において要求される発振周波数を有する出力信号を生成し出力する。かかる電子機器は、発振器10から出力される出力信号をクロック信号として使用することにより、内蔵する各種回路の動作を制御する。
発振器10を形成する発振回路20は、発振部に対応し、内部に圧電素子を有し、所望の発振周波数を有する出力信号を生成する。この場合、発振回路20は、生成した出力信号を出力端子Foutを介して外部に出力すると共に、当該出力信号をクロック信号としてメモリ30に出力する。
このように、本実施の形態の場合には、発振回路20から出力される出力信号をクロック信号として使用することにより、クロック端子CLKを別途設ける必要がなく、その分、端子数を削減することができる。
メモリ30には、例えば、出力信号の発振周波数を調整する際に必要なデータなど、種々のデータが記憶されている。発振回路20は、このメモリ30に記憶されているデータに基づいて、出力信号の発振周波数を調整した上で、当該出力信号を出力する。
ところで、本実施の形態の発振器10は、外部接続端子として、電源電圧入力端子Vddと、制御電圧入力端子VCと、データ入出力端子DIOと、チップセレクト端子CSと、グランド端子GNDと、出力端子Foutとを有する。
なお、電源電圧入力端子Vddは、電源電圧を発振器10内に入力するための外部接続端子である。制御電圧入力端子VCは、発振回路20から出力される出力信号の発振周波数を調整する際に使用する制御電圧を、発振回路20に入力するための外部接続端子である。データ入出力端子DIOは、書き込み対象のデータをメモリ30に入力するための外部接続端子である。
チップセレクト端子CSは、メモリ30の動作状態を、データの書き込みを許可する書込み許可状態又はデータの書き込みを禁止する書込み禁止状態に切り換えるためのチップセレクト信号を、メモリ30に入力するための外部接続端子である。出力端子Foutは、発振回路20から出力される出力信号を外部に出力するための外部接続端子である。
ところで、発振器10を製造する製造工程のうち、周波数調整工程を実行する際には、電源電圧入力端子Vddを介して電源電圧を発振器10内に供給することにより、発振回路20を動作状態にする。
発振回路20は、制御電圧入力端子VCを介して入力される制御電圧に基づいて、所望の発振周波数を有する出力信号を生成する。この場合、発振回路20は、生成した出力信号を出力端子Foutを介して外部に出力すると共に、当該出力信号をクロック信号としてメモリ30に出力する。
そして、このクロック信号に同期するようにして、チップセレクト信号をチップセレクト端子CSを介してメモリ30に供給することにより、メモリ30の動作状態を、データの書き込みを許可する書込み許可状態にする。
これと共に、このクロック信号に同期するようにして、書き込み対象のデータをデータ入出力端子DIOを介してメモリ30に供給することにより、メモリ30に当該データを書き込み、記憶する。
このようにして、記憶部に対応するメモリ30は、発振回路20から出力される出力信号をクロック信号として使用することにより、外部から供給されるデータの書き込み動作を実行する。
発振回路20は、メモリ30に記憶されているデータに基づいて、出力信号の発振周波数を調整した上で、当該調整された発振周波数を有する出力信号を出力端子Foutを介して外部に出力すると共に、当該出力信号をクロック信号としてメモリ30に出力する。
そして、この発振器10の出力端子Foutから出力された出力信号の発振周波数を測定することにより、当該出力信号の発振周波数を、目的とする所望の発振周波数に一致させるように、メモリ30に対する書き込み対象のデータを決定する。
続いて、発振回路20からメモリ30に供給されるクロック信号に同期するようにして、書き込み対象のデータをデータ入出力端子DIOを介してメモリ30に供給することにより、メモリ30に当該データを書き換え、記憶する。
これ以降、発振器10の出力端子Foutから出力される出力信号の発振周波数が、目的とする所望の発振周波数に一致するまで、上述の動作を繰り返す。
このように本実施の形態によれば、発振回路20から出力される出力信号をクロック信号として使用することにより、クロック端子CLKを別途設ける必要がなく、その分、端子数を削減することができる。
ところで、制御電圧入力端子VCをクロック端子CLKとしても使用する発振器、すなわち制御電圧入力端子VC及びクロック端子CLKを共用する共用端子が設けられた発振器では、共用端子を制御電圧入力端子VCとして使用する場合と、共用端子をクロック端子CLKとして使用する場合との間で、共用端子に接続する装置を付け替える必要がある。
これに対して、本実施の形態によれば、共用端子を設けていないことから、外部接続端子に接続する接続対象の装置を付け替える必要がなく、その分、発振器10の製造に要する時間を短縮することができる。
従って、本実施の形態によれば、端子数を削減することにより発振器10の小型化を図りつつも、発振器10の製造に要する時間を短縮することができる。
なお、上述の実施の形態は一例であって、本発明を限定するものではない。例えば図2に示す発振器100のように、発振回路20とメモリ30との間にスイッチSWを接続し、チップセレクト端子CSを介して入力されるチップセレクト信号に基づいて、その接続状態を切り換えるようにしても良い。
この場合、発振器100を製造する製造工程を実行する際には、スイッチSWをオン状態にし、当該製造工程が終了し、出荷しようとする際に、スイッチSWをオフ状態にすれば良い。
このように、スイッチSWは、チップセレクト端子を介して入力されるチップセレクト信号に基づいて、その接続状態を切り換えることにより、発振回路20から出力される出力信号をメモリ30に送出することを許可又は禁止する。
この場合、発振器100が例えば携帯電話機などの電子機器に搭載された後には、クロック信号がメモリ30に入力されることを禁止することにより、メモリ30が誤動作することを防止することができる。
1、10、100 発振器
2、20 発振回路
3、30 メモリ
Vdd 電源電圧入力端子
VC 制御電圧入力端子
DIO データ入出力端子
CS チップセレクト端子
GND グランド端子
Fout 出力端子
SW スイッチ

Claims (2)

  1. 圧電素子を有し、所望の発振周波数を有する出力信号を生成し出力する発振部と、
    前記発振部から出力される前記出力信号をクロック信号として使用することにより、外部から供給されるデータの書き込み動作を実行する記憶部とを備え、
    前記発振部は、
    前記記憶部に記憶されているデータに基づいて、前記出力信号の発振周波数を調整した上で、前記出力信号を出力し、
    電源電圧を入力するための電源電圧入力端子と、
    前記発振部から出力される前記出力信号の発振周波数を調整する際に使用する制御電圧を、前記発振部に入力するための制御電圧入力端子と、
    書き込み対象のデータを前記記憶部に入力するためのデータ入出力端子と、
    前記記憶部の動作状態を、データの書き込みを許可する書込み許可状態又はデータの書き込みを禁止する書込み禁止状態に切り換えるためのチップセレクト信号を、前記記憶部に入力するためのチップセレクト端子と、
    グランド端子と、
    前記発振部から出力される前記出力信号を外部に出力するための出力端子と
    を備えることを特徴とする発振器。
  2. 前記チップセレクト端子を介して入力される前記チップセレクト信号に基づいて、その接続状態を切り換えることにより、前記発振部から出力される前記出力信号を前記記憶部に送出することを許可又は禁止するスイッチ
    をさらに備えることを特徴とする請求項1に記載の発振器。
JP2009155067A 2009-06-30 2009-06-30 発振器 Expired - Fee Related JP5409143B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009155067A JP5409143B2 (ja) 2009-06-30 2009-06-30 発振器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009155067A JP5409143B2 (ja) 2009-06-30 2009-06-30 発振器

Publications (2)

Publication Number Publication Date
JP2011014991A JP2011014991A (ja) 2011-01-20
JP5409143B2 true JP5409143B2 (ja) 2014-02-05

Family

ID=43593497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009155067A Expired - Fee Related JP5409143B2 (ja) 2009-06-30 2009-06-30 発振器

Country Status (1)

Country Link
JP (1) JP5409143B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5861675B2 (ja) * 2013-07-05 2016-02-16 タイヨーエレック株式会社 遊技機

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0730329A (ja) * 1993-07-12 1995-01-31 Seiko Epson Corp 発振器
JP2780613B2 (ja) * 1993-10-28 1998-07-30 日本電気株式会社 圧電振動子の周波数調整方法
JPH10224147A (ja) * 1997-01-31 1998-08-21 Sanyo Electric Co Ltd 発振回路の周波数調整装置
DE19738718A1 (de) * 1997-09-04 1999-03-25 Siemens Ag Oszillatorschaltung mit einem Schwingquarz
JP2001257531A (ja) * 2000-03-14 2001-09-21 Toyo Commun Equip Co Ltd 水晶発振器
JP3702768B2 (ja) * 2000-09-18 2005-10-05 セイコーエプソン株式会社 クロック信号供給装置
JP3960037B2 (ja) * 2001-12-21 2007-08-15 松下電器産業株式会社 温度補償型水晶発振器
JP4016795B2 (ja) * 2002-10-21 2007-12-05 株式会社村田製作所 デジタル制御温度補償基準発振器およびそれを用いた電子装置
JP4370893B2 (ja) * 2003-12-01 2009-11-25 エプソントヨコム株式会社 圧電発振器、及び製造方法
JP2006303837A (ja) * 2005-04-20 2006-11-02 Nec Saitama Ltd 無線基地局装置及びそれらに用いる周波数調整方法
JP4659627B2 (ja) * 2006-01-30 2011-03-30 富士通東芝モバイルコミュニケーションズ株式会社 電子機器

Also Published As

Publication number Publication date
JP2011014991A (ja) 2011-01-20

Similar Documents

Publication Publication Date Title
CN103580606B (zh) 半导体器件及其控制方法
KR20130004352A (ko) 파워 온 리셋 신호를 제어하기 위한 시스템 및 방법
US8988159B2 (en) Oscillator and IC chip
US9118459B2 (en) Wireless communication device and activation method of the wireless communication device
JP5409143B2 (ja) 発振器
JP5970275B2 (ja) 高安定度の発振器
JP2008099093A (ja) 発振回路及び半導体装置
JP2006229630A (ja) 発振回路
JP5291564B2 (ja) 発振器
JP2006287765A (ja) 水晶発振回路
TWI437816B (zh) 電感電容共振腔(LC-tank)震盪裝置與輸出時脈方法
JP2011135536A (ja) 温度補償型水晶発振制御用集積回路
WO2020017026A1 (ja) 画像処理装置
JP2009290381A (ja) 発振器
JP4026585B2 (ja) リセット信号生成装置
JP2009290380A (ja) 発振器
JP2007013717A (ja) 圧電発振器の調整方法
JP4765671B2 (ja) 半導体装置
JP2010057068A (ja) 発振器
JP5178457B2 (ja) 発振器
JP3965877B2 (ja) 発振器及び発振器の通信方法
JP2006202172A (ja) バスタイミング制御回路
JP2005167509A (ja) 圧電発振器
US7496331B2 (en) Oscillation device and oscillation method
US9954516B1 (en) Timing device having multi-purpose pin with proactive function

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131105

R150 Certificate of patent or registration of utility model

Ref document number: 5409143

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees