JPH10224147A - 発振回路の周波数調整装置 - Google Patents
発振回路の周波数調整装置Info
- Publication number
- JPH10224147A JPH10224147A JP9019143A JP1914397A JPH10224147A JP H10224147 A JPH10224147 A JP H10224147A JP 9019143 A JP9019143 A JP 9019143A JP 1914397 A JP1914397 A JP 1914397A JP H10224147 A JPH10224147 A JP H10224147A
- Authority
- JP
- Japan
- Prior art keywords
- oscillation frequency
- circuit
- correction data
- oscillation
- nonvolatile memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】
【課題】 発振回路の期待する発振周波数を容易に得ら
れる様にする。 【解決手段】 期待する発振周波数と現状の発振周波数
との誤差に相当する補正データを不揮発性メモリ１０に
事前に書き込んでおく。１チップマイクロコンピュータ
がリセット解除されると、ＲＯＭ１１の特定番地に記憶
されたプログラム命令の解読結果に基づき、補正データ
が不揮発性メモリから読み出されてレジスタにセットさ
れる。これより、スイッチ回路９−１〜９−ｎが開閉制
御され、発振周波数が調整される。その後、ＲＯＭ１１
は先頭番地にジャンプし、通常動作が実行される。
れる様にする。 【解決手段】 期待する発振周波数と現状の発振周波数
との誤差に相当する補正データを不揮発性メモリ１０に
事前に書き込んでおく。１チップマイクロコンピュータ
がリセット解除されると、ＲＯＭ１１の特定番地に記憶
されたプログラム命令の解読結果に基づき、補正データ
が不揮発性メモリから読み出されてレジスタにセットさ
れる。これより、スイッチ回路９−１〜９−ｎが開閉制
御され、発振周波数が調整される。その後、ＲＯＭ１１
は先頭番地にジャンプし、通常動作が実行される。
Description
【０００１】
【発明の属する技術分野】本発明は、集積回路に使用さ
れる発振回路の発振周波数を誤差調整するのに好適な発
振回路の周波数調整装置に関する。
れる発振回路の発振周波数を誤差調整するのに好適な発
振回路の周波数調整装置に関する。
【０００２】
【従来の技術】クロック信号入力を必要とするマイクロ
コンピュータ等の集積回路は、発振回路を外部接続し自
分自身でクロック信号を作成する集積回路、外部からク
ロック信号の供給を受ける集積回路、の２種類に大別さ
れる。前者の集積回路において、発振回路は、構成素子
の一部である発振振動子及び入出力コンデンサを集積回
路に外部接続するものである。ここで、発振回路の発振
周波数は、集積回路の１ロット毎にばらついており、期
待する発振周波数となる様に現状の誤差を有する発振周
波数を調整する必要がある。
コンピュータ等の集積回路は、発振回路を外部接続し自
分自身でクロック信号を作成する集積回路、外部からク
ロック信号の供給を受ける集積回路、の２種類に大別さ
れる。前者の集積回路において、発振回路は、構成素子
の一部である発振振動子及び入出力コンデンサを集積回
路に外部接続するものである。ここで、発振回路の発振
周波数は、集積回路の１ロット毎にばらついており、期
待する発振周波数となる様に現状の誤差を有する発振周
波数を調整する必要がある。
【０００３】発振回路の発振周波数の調整方法として、
（１）入出力コンデンサの一方を可変容量コンデンサ
（トリマー）とし、各集積回路毎に、可変容量コンデン
サの容量を調整して期待する発振周波数に合わせ込む方
法、（２）ロット内から代表サンプルを任意選択し、入
出力コンデンサの容量を期待する発振周波数となる様に
合わせ込み、当該容量の入出力コンデンサを各集積回路
に外部接続する方法等があり、従来は何れかの方法で対
応していた。
（１）入出力コンデンサの一方を可変容量コンデンサ
（トリマー）とし、各集積回路毎に、可変容量コンデン
サの容量を調整して期待する発振周波数に合わせ込む方
法、（２）ロット内から代表サンプルを任意選択し、入
出力コンデンサの容量を期待する発振周波数となる様に
合わせ込み、当該容量の入出力コンデンサを各集積回路
に外部接続する方法等があり、従来は何れかの方法で対
応していた。
【０００４】
【発明が解決しようとする課題】しかしながら、調整方
法（１）の場合、各集積回路毎に可変容量コンデンサを
設けてその容量を調整しなければならない為、期待する
発振周波数は得られる様になるが、その反面、手間が掛
かると共にコスト高となる問題がある。また、調整方法
（２）の場合、ロット内の代表サンプルを任意選択する
だけで入出力コンデンサの容量を固定してしまう為、ロ
ット内で素子特性のバラツキがある場合は、発振周波数
が期待値から外れてしまう問題がある。
法（１）の場合、各集積回路毎に可変容量コンデンサを
設けてその容量を調整しなければならない為、期待する
発振周波数は得られる様になるが、その反面、手間が掛
かると共にコスト高となる問題がある。また、調整方法
（２）の場合、ロット内の代表サンプルを任意選択する
だけで入出力コンデンサの容量を固定してしまう為、ロ
ット内で素子特性のバラツキがある場合は、発振周波数
が期待値から外れてしまう問題がある。
【０００５】そこで、本発明は、発振回路の発振周波数
を容易に調整できる発振回路の周波数調整装置を提供す
ることを目的とする。
を容易に調整できる発振回路の周波数調整装置を提供す
ることを目的とする。
【０００６】
【課題を解決するための手段】本発明は、前記問題点を
解決する為に成されたものであり、発振振動子、及び、
該発振振動子の両端と接地との間に接続される入出力コ
ンデンサが発振回路の構成素子として外部接続又は内蔵
された集積回路であって、前記発振回路の発振周波数を
調整する装置において、前記入力コンデンサと選択的に
並列接続される複数の発振周波数調整用コンデンサと、
前記集積回路の内部素子のバラツキに起因する前記発振
回路の発振周波数の誤差を調整する為の補正データが予
め記憶されて成る書き換え可能な不揮発性メモリと、リ
セット解除後、前記不揮発性メモリから前記補正データ
を読み出す為のプログラム命令が読み出される様に構成
されて成るプログラムメモリと、前記プログラム命令に
基づき前記不揮発性メモリからの補正データがセットさ
れ、当該補正データに従って前記複数の発振周波数調整
用コンデンサの何れかを選択するレジスタと、を集積回
路の内部に設けたことを特徴とする。
解決する為に成されたものであり、発振振動子、及び、
該発振振動子の両端と接地との間に接続される入出力コ
ンデンサが発振回路の構成素子として外部接続又は内蔵
された集積回路であって、前記発振回路の発振周波数を
調整する装置において、前記入力コンデンサと選択的に
並列接続される複数の発振周波数調整用コンデンサと、
前記集積回路の内部素子のバラツキに起因する前記発振
回路の発振周波数の誤差を調整する為の補正データが予
め記憶されて成る書き換え可能な不揮発性メモリと、リ
セット解除後、前記不揮発性メモリから前記補正データ
を読み出す為のプログラム命令が読み出される様に構成
されて成るプログラムメモリと、前記プログラム命令に
基づき前記不揮発性メモリからの補正データがセットさ
れ、当該補正データに従って前記複数の発振周波数調整
用コンデンサの何れかを選択するレジスタと、を集積回
路の内部に設けたことを特徴とする。
【０００７】また、前記複数の発振周波数調整用コンデ
ンサは、順次、２のｎ乗（ｎ＝０、１、２・・・）の容
量を有することを特徴とする。また、前記不揮発性メモ
リには、期待する発振周波数と実際の発振周波数との誤
差に相当する補正データが前記集積回路毎に測定されて
書き込まれることを特徴とする。
ンサは、順次、２のｎ乗（ｎ＝０、１、２・・・）の容
量を有することを特徴とする。また、前記不揮発性メモ
リには、期待する発振周波数と実際の発振周波数との誤
差に相当する補正データが前記集積回路毎に測定されて
書き込まれることを特徴とする。
【０００８】
【発明の実施の形態】本発明の詳細を図面に従って具体
的に説明する。図１は本発明の発振回路の周波数調整装
置を示す回路ブロック図であり、１チップマイクロコン
ピュータに適用されるものとする。図１において、水晶
等の発振振動子（１）は端子（２）（３）間に外部接続
され、コンデンサ（４）（５）は各々端子（２）（３）
と接地との間に外部接続され、インバータ（６）及び抵
抗（７）は端子（２）（３）間に並列接続されている。
前記発振振動子（１）、コンデンサ（４）（５）、イン
バータ（６）及び抵抗（７）から発振回路が構成され、
発振クロックＣＬＫが得られる。尚、コンデンサ（４）
（５）の容量（例えばｐＦ単位）は、理想状態において
期待する発振周波数が得られる値に固定されている。
的に説明する。図１は本発明の発振回路の周波数調整装
置を示す回路ブロック図であり、１チップマイクロコン
ピュータに適用されるものとする。図１において、水晶
等の発振振動子（１）は端子（２）（３）間に外部接続
され、コンデンサ（４）（５）は各々端子（２）（３）
と接地との間に外部接続され、インバータ（６）及び抵
抗（７）は端子（２）（３）間に並列接続されている。
前記発振振動子（１）、コンデンサ（４）（５）、イン
バータ（６）及び抵抗（７）から発振回路が構成され、
発振クロックＣＬＫが得られる。尚、コンデンサ（４）
（５）の容量（例えばｐＦ単位）は、理想状態において
期待する発振周波数が得られる値に固定されている。
【０００９】発振周波数調整用コンデンサ（８−１）〜
（８−ｎ）及びスイッチ回路（９−１）〜（９−ｎ）か
ら成る直列体は、抵抗（７）の一端と接地との間に並列
接続される。即ち、前記直列体は、スイッチ回路（９−
１）〜（９−ｎ）の開閉に応じてコンデンサ（４）と並
列接続されるものである。従って、前記直列体は、スイ
ッチ回路（９−１）〜（９−ｎ）の開閉に応じて前記発
振回路の一方のコンデンサ（４）側の容量を変化させ、
発振周波数を調整させるものである。コンデンサ（４）
及び発振周波数調整用コンデンサ（８−１）〜（８−
ｎ）は並列接続される為、単純な足し算でコンデンサ
（４）側の容量を可変とできる。発振周波数調整用コン
デンサ（８−１）〜（８−ｎ）の容量（例えばｐＦ単
位）は各々２↑０〜２↑（ｎ−１）に設定される。但
し、↑はべき乗を表す。これより、コンデンサ（４）側
の容量は、スイッチ回路（９−１）〜（９−ｎ）の開閉
の組み合わせに応じて１ｐＦ単位での調整が可能とな
る。
（８−ｎ）及びスイッチ回路（９−１）〜（９−ｎ）か
ら成る直列体は、抵抗（７）の一端と接地との間に並列
接続される。即ち、前記直列体は、スイッチ回路（９−
１）〜（９−ｎ）の開閉に応じてコンデンサ（４）と並
列接続されるものである。従って、前記直列体は、スイ
ッチ回路（９−１）〜（９−ｎ）の開閉に応じて前記発
振回路の一方のコンデンサ（４）側の容量を変化させ、
発振周波数を調整させるものである。コンデンサ（４）
及び発振周波数調整用コンデンサ（８−１）〜（８−
ｎ）は並列接続される為、単純な足し算でコンデンサ
（４）側の容量を可変とできる。発振周波数調整用コン
デンサ（８−１）〜（８−ｎ）の容量（例えばｐＦ単
位）は各々２↑０〜２↑（ｎ−１）に設定される。但
し、↑はべき乗を表す。これより、コンデンサ（４）側
の容量は、スイッチ回路（９−１）〜（９−ｎ）の開閉
の組み合わせに応じて１ｐＦ単位での調整が可能とな
る。
【００１０】（１０）はデータの書き換えが可能な不揮
発性メモリ（紫外線消去を行うＥＰＲＯＭ、電気消去を
行うＥＥＰＲＯＭ等）であり、スイッチ回路（９−１）
〜（９−ｎ）を開閉制御する為の補正データが外部テス
タ等による測定結果に基づき書き込まれるものである。
前記補正データは、期待する発振周波数と現状の発振周
波数との誤差に相当するｎビットの２進データであり、
各ビットが個々のスイッチ回路（９−１）〜（９−ｎ）
の開閉制御に対応する。因みに、前記補正データが論理
値「１」の時、対応するスイッチ回路は閉じ、前記補正
データが論理値「０」の時、対応するスイッチ回路は開
くものとする。本発明の実施の形態では、不揮発性メモ
リ（１０）の１ワードはｎビットとする。尚、不揮発性
メモリ（１０）は、前記補正データを一旦書き込んでし
まえば電源を遮断しても直前の記憶状態を維持できる
為、前記補正データの保持に好適である。前記補正デー
タの書き込みは、１チップマイクロコンピュータの出荷
時に行われる。
発性メモリ（紫外線消去を行うＥＰＲＯＭ、電気消去を
行うＥＥＰＲＯＭ等）であり、スイッチ回路（９−１）
〜（９−ｎ）を開閉制御する為の補正データが外部テス
タ等による測定結果に基づき書き込まれるものである。
前記補正データは、期待する発振周波数と現状の発振周
波数との誤差に相当するｎビットの２進データであり、
各ビットが個々のスイッチ回路（９−１）〜（９−ｎ）
の開閉制御に対応する。因みに、前記補正データが論理
値「１」の時、対応するスイッチ回路は閉じ、前記補正
データが論理値「０」の時、対応するスイッチ回路は開
くものとする。本発明の実施の形態では、不揮発性メモ
リ（１０）の１ワードはｎビットとする。尚、不揮発性
メモリ（１０）は、前記補正データを一旦書き込んでし
まえば電源を遮断しても直前の記憶状態を維持できる
為、前記補正データの保持に好適である。前記補正デー
タの書き込みは、１チップマイクロコンピュータの出荷
時に行われる。
【００１１】（１１）はＲＯＭ（プログラムメモリ）で
あり、１チップマイクロコンピュータを動作制御する為
のプログラム命令が予め記憶されたものである。尚、Ｒ
ＯＭ（１１）の特定番地（斜線）は、不揮発性メモリ
（１０）に書き込み済みの前記補正データを読み出す為
のプログラム命令が記憶された領域であり、１チップマ
イクロコンピュータのリセット解除後に最初に指定され
る領域である。
あり、１チップマイクロコンピュータを動作制御する為
のプログラム命令が予め記憶されたものである。尚、Ｒ
ＯＭ（１１）の特定番地（斜線）は、不揮発性メモリ
（１０）に書き込み済みの前記補正データを読み出す為
のプログラム命令が記憶された領域であり、１チップマ
イクロコンピュータのリセット解除後に最初に指定され
る領域である。
【００１２】（１２）はｎビットのレジスタであり、Ｒ
ＯＭ（１１）の特定番地のプログラム命令の解読結果に
従って、不揮発性メモリ（１０）から読み出された前記
補正データがセットされ、スイッチ回路（９−１）〜
（９−ｎ）を開閉制御するものである。これより、発振
回路の発振周波数は期待値に調整される。ＲＯＭ（１
１）は、特定番地のプログラム命令に基づく発振回路の
発振周波数の調整が終了した後、先頭番地にジャンプ
し、通常動作が開始される。
ＯＭ（１１）の特定番地のプログラム命令の解読結果に
従って、不揮発性メモリ（１０）から読み出された前記
補正データがセットされ、スイッチ回路（９−１）〜
（９−ｎ）を開閉制御するものである。これより、発振
回路の発振周波数は期待値に調整される。ＲＯＭ（１
１）は、特定番地のプログラム命令に基づく発振回路の
発振周波数の調整が終了した後、先頭番地にジャンプ
し、通常動作が開始される。
【００１３】以上より、不揮発性メモリ（１０）の補正
データに基づきスイッチ回路（９−１）〜（９−ｎ）の
開閉制御を行う様に構成した為、発振回路から期待する
発振周波数を容易に得ることができる。
データに基づきスイッチ回路（９−１）〜（９−ｎ）の
開閉制御を行う様に構成した為、発振回路から期待する
発振周波数を容易に得ることができる。
【００１４】
【発明の効果】本発明によれば、不揮発性メモリの補正
データに基づき発振回路の発振周波数を制御できる様に
構成した為、発振回路から期待する発振周波数を容易に
得ることができ、従来の問題点を解決できる。
データに基づき発振回路の発振周波数を制御できる様に
構成した為、発振回路から期待する発振周波数を容易に
得ることができ、従来の問題点を解決できる。
【図１】本発明の発振回路の周波数調整装置を示す回路
ブロック図である。
ブロック図である。
（１） 発振振動子 （４）（５） コンデンサ （８−１）〜（８−ｎ） 発振周波数調整用コンデンサ （９−１）〜（９−ｎ） スイッチ回路 （１０） 不揮発性メモリ （１１） ＲＯＭ （１２） レジスタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 舘川 克己 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内
Claims (3)
- 【請求項１】 発振振動子、及び、該発振振動子の両端
と接地との間に接続される入出力コンデンサが発振回路
の構成素子として外部接続又は内蔵された集積回路であ
って、前記発振回路の発振周波数を調整する装置におい
て、 前記入力コンデンサと選択的に並列接続される複数の発
振周波数調整用コンデンサと、 前記集積回路の内部素子のバラツキに起因する前記発振
回路の発振周波数の誤差を調整する為の補正データが予
め記憶されて成る書き換え可能な不揮発性メモリと、 リセット解除後、前記不揮発性メモリから前記補正デー
タを読み出す為のプログラム命令が読み出される様に構
成されて成るプログラムメモリと、 前記プログラム命令に基づき前記不揮発性メモリからの
補正データがセットされ、当該補正データに従って前記
複数の発振周波数調整用コンデンサの何れかを選択する
レジスタと、 を集積回路の内部に設けたことを特徴とする発振回路の
周波数調整装置。 - 【請求項２】 前記複数の発振周波数調整用コンデンサ
は、順次、２のｎ乗（ｎ＝０、１、２・・・）の容量を
有することを特徴とする請求項１記載の発振回路の周波
数調整装置。 - 【請求項３】 前記不揮発性メモリには、期待する発振
周波数と実際の発振周波数との誤差に相当する補正デー
タが前記集積回路毎に測定されて書き込まれることを特
徴とする請求項１記載の発振回路の周波数調整装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9019143A JPH10224147A (ja) | 1997-01-31 | 1997-01-31 | 発振回路の周波数調整装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9019143A JPH10224147A (ja) | 1997-01-31 | 1997-01-31 | 発振回路の周波数調整装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10224147A true JPH10224147A (ja) | 1998-08-21 |
Family
ID=11991238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9019143A Pending JPH10224147A (ja) | 1997-01-31 | 1997-01-31 | 発振回路の周波数調整装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10224147A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011014991A (ja) * | 2009-06-30 | 2011-01-20 | Kyocera Kinseki Corp | 発振器 |
| US8890632B2 (en) | 2006-12-07 | 2014-11-18 | Semiconductor Components Industries, Llc | Oscillator circuit |
-
1997
- 1997-01-31 JP JP9019143A patent/JPH10224147A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8890632B2 (en) | 2006-12-07 | 2014-11-18 | Semiconductor Components Industries, Llc | Oscillator circuit |
| JP2011014991A (ja) * | 2009-06-30 | 2011-01-20 | Kyocera Kinseki Corp | 発振器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5945695A (ja) | Ｉｃメモリ | |
| JP2006039830A5 (ja) | ||
| JPH06325185A (ja) | マイクロプロセッサ、メモリ及び内部構成可能な周辺装置を備える集積回路 | |
| JPH10241375A (ja) | 強誘電体記憶装置 | |
| JPH10229326A (ja) | 発振回路の周波数調整装置 | |
| US7352643B2 (en) | Regulating voltages for refresh operation using flash trim bits in semiconductor memory devices | |
| JPH10224147A (ja) | 発振回路の周波数調整装置 | |
| US5880992A (en) | Electrically erasable and programmable read only memory | |
| JPH10229327A (ja) | 発振回路の周波数調整装置 | |
| JPH10224146A (ja) | 発振回路の周波数調整装置 | |
| JP4107877B2 (ja) | 半導体不揮発性メモリ装置 | |
| JPH117783A (ja) | 半導体集積回路装置 | |
| KR100763850B1 (ko) | 통합 발진 회로를 구비하는 플래시 메모리 장치 및 상기메모리 장치의 동작 방법 | |
| CN107196651B (zh) | 应用于f2f解码芯片中的片上时钟校准方法和装置 | |
| US6590414B2 (en) | Circuit architecture for performing a trimming operation on integrated circuits | |
| JPH02105393A (ja) | プログラマブル・リードオンリ・メモリ | |
| JP2005502972A (ja) | マイクロコントローラおよびｅｅｐｒｏｍを含む回路装置の駆動方法 | |
| US6081472A (en) | Cell refresh circuit of memory device | |
| KR20010061458A (ko) | 플래시 메모리의 어드레스 버퍼 | |
| JP3849757B2 (ja) | 発振回路、電子機器および時計 | |
| JPH05226599A (ja) | ワンタイムｐｒｏｍ | |
| JPH01126724A (ja) | プログラマブル集積回路 | |
| JPH1186575A (ja) | 不揮発性半導体記憶装置 | |
| US7516372B2 (en) | Processor control system for supplying control instructions to a processor | |
| JP2002208289A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031211 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060627 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061031 |