JP4370893B2

JP4370893B2 - 圧電発振器、及び製造方法

Info

Publication number: JP4370893B2
Application number: JP2003402097A
Authority: JP
Inventors: 雅史服部
Original assignee: Miyazaki Epson Corp
Current assignee: Miyazaki Epson Corp
Priority date: 2003-12-01
Filing date: 2003-12-01
Publication date: 2009-11-25
Anticipated expiration: 2023-12-01
Also published as: JP2005167509A

Description

本発明は、圧電発振器に関し、さらに詳しくは、１チップ集積回路化された圧電発振器の調整用端子の数を削減する技術の改良に関するものである。

近年、携帯電話の普及はめざましく技術開発競争が激化している。それに伴って携帯電話に使用される温度補償型水晶発振器に対しても、小型化、ローコスト化、更に高性能化が要求されている。しかし、携帯電話に使用されている水晶素子（Ａｔ−Ｃｕｔ）の温度特性は、図６に示すように３次関数に近い特性を示すが、これだけでは特性上十分ではなくこの特性を相殺するような温度補償が必要となる。従来の温度補償方式は大きく直接温度補償方式と間接温度補償方式に分けることができる。特に間接温度補償方式は、温度補償特性を得るための温度補償電圧を発生させる温度補償電圧発生部を発振回路ループ外に設け、温度補償電圧を発振ループ内に設けた可変容量ダイオードに印加し温度補償を行うものである。そして温度補償電圧発生部は、半導体の接合電位の温度特性を使用した温度センサと抵抗等により構成したものがある。
そして、ＩＣ化した温度補償電圧発生部付き水晶発振器（以下、ＴＣＸＯ（Temperature Compensated Crystal Oscillator）と記す）を構成する際には、水晶素子の温度特性のバラツキと、増幅回路等の増幅率およびオフセット電圧の製造バラツキに伴う発振周波数の変動分を補償できるような温度補償電圧が得られるように、ＩＣ内の抵抗網等の回路パラメータを設定する必要がある。この回路パラメータの設定のためのデータをＴＣＸＯの組立が完成した後に、外部からＴＣＸＯのパッケージに備えた４つの調整用端子を介してＩＣチップ内のメモリに書き込む必要がある。また、メモリへのデータの書き込みに対しては、書き込まれたデータによって、温度検出回路と制御電圧発生回路が所望の電圧を発生できるようになっているかどうかを確認する必要がある。

図５は従来のＴＣＸＯ・ＩＣの調整端子が４端子の場合の調整時のシステム構成を示すブロック図である。ＴＣＸＯ・ＩＣ１００は、インバータ増幅器１１５と、両端に印加される電位差により容量が変化する可変容量ダイオード１１４と、発振回路に挿入されるコンデンサ１３４と、周囲温度により電気的パラメータが変化する感温素子１１７と、感温素子１１７のパラメータに基づいて温度制御電圧を生成する温度補償／発振等回路（以下、周波数温度補償回路と記す）１１８と、アナログ信号をスイッチングするスイッチＳＷ１０３、１０４と、デジタル信号をスイッチングするスイッチＳＷ１０１、１０２とを備えて構成される。
調整回路１１９は、コマンド信号を発生するデジタル・アウト回路１２１と、周波数温度補償回路１１８のデジタル・アウト端子からの信号を受信するデジタル・イン回路１２２と、周波数温度補償回路１１８のアナログ・アウト端子からの信号を受信するデジタル・マルチ・メータ（ＤＭＭ）１２３と、周波数温度補償回路１１８のアナログ・イン端子に所定の電圧を印加する電源１２４と、アナログ信号をスイッチングするスイッチＳＷ１０７、１０８と、デジタル信号をスイッチングするスイッチＳＷ１０５、１０６と、デジタル・アウト回路１２１、デジタル・イン回路１２２及び周波数温度補償回路１１８にクロックを供給するＳＣＬＫ１２０を備えて構成される。尚、デジタル・アウト回路１２１、デジタル・イン回路１２２、デジタル・マルチ・メータ（ＤＭＭ）１２３及び電源１２４を制御回路１２５としてもよい。
そして、ＴＣＸＯ・ＩＣ１００は、Ｘｏｕｔ端子１１１、Ｘｉｎ端子１１３、ＯＵＴ端子１２８、ＳＣＬＫ端子１３０、調整端子（ＤＡＴＡＩ／Ｏ）１３１、調整端子（ＵＴＩＬＩＴＹ）１２９、ＣＳ端子１３２、ＶＡＦＣ端子１３３を備え、ＯＵＴ端子１２８はコンデンサ１３５を介して調整回路１１９の温特データ等１２６として入力され、ＳＣＬＫ端子１３０は調整回路１１９の端子１３３からＳＣＬＫ信号が供給され、調整端子（ＤＡＴＡＩ／Ｏ）１３１にはデジタル信号がやり取りされ、調整端子（ＵＴＩＬＩＴＹ）１２９にはアナログ信号がやり取りされる。

図６は図５のＳＷ１０１〜ＳＷ１０８の開閉状態をテーブルにした図である。尚、図中「ｏｎ」はＳＷが接続状態を表し、「ｏｆ」はＳＷが切断状態を表す。初期状態では、ＳＷ１０１とＳＷ１０５が「ｏｎ」となり命令待ち状態となる。
ＶＲＥＦモニタモード１のコマンドを「Digital OUT」１２１から周波数温度補償回路１１８の「Digital IN」に送信するためにＳＷ１０１とＳＷ１０５が「ｏｎ」となり、同時にレギュレータ電圧値を測定するためにＳＷ１０４とＳＷ１０７が「ｏｎ」となり、周波数温度補償回路１１８の「Analog OUT」パッドからのレギュレータ電圧値がＤＭＭ１２３により測定される。そして調整値をＳＷ１０１とＳＷ１０５の経路からＥＥＰＲＯＭに書き込む。
ＴＳＥＮＳＯＲモニタモードのコマンドを「Digital OUT」１２１から周波数温度補償回路１１８の「Digital IN」に送信するためにＳＷ１０１とＳＷ１０５が「ｏｎ」となり、同時にＴＳＥＮＳＯＲ電圧値を測定するためにＳＷ１０４とＳＷ１０７が「ｏｎ」となり、周波数温度補償回路１１８の「Analog OUT」パッドからのレギュレータ電圧値がＤＭＭ１２３により測定される。そして調整値、ＶＣ基準電圧値、発振器電流値をＳＷ１０１とＳＷ１０５の経路からＥＥＰＲＯＭに書き込む。
ＴＣＸＯモードのコマンドを「Digital OUT」１２１から周波数温度補償回路１１８の「Digital IN」に送信するためにＳＷ１０１とＳＷ１０５が「ｏｎ」となり、周波数を設定する。続いて周波数ラフオフセットモードにより調整値をＳＷ１０１とＳＷ１０５の経路からＥＥＰＲＯＭに書き込む。
ＶＣ外部入力モードのコマンドを「Digital OUT」１２１から周波数温度補償回路１１８の「Digital IN」に送信するためにＳＷ１０１とＳＷ１０５が「ｏｎ」となり、同時に電源１２４から周波数温度補償回路１１８の「Analog IN」パッドにＶＣ電圧を入力するためにＳＷ１０３とＳＷ１０８が「ｏｎ」となる。その状態で周波数の測定とＶＣ感度測定を行い、ＳＷ１０３とＳＷ１０８が「ｏｆ」としてＶＣＸＯゲイン値をＳＷ１０１とＳＷ１０５の経路からＥＥＰＲＯＭに書き込む。
ＴＣＸＯモードのコマンドを「Digital OUT」１２１から周波数温度補償回路１１８の「Digital IN」に送信するためにＳＷ１０１とＳＷ１０５が「ｏｎ」となりＡＦＣを測定し、測定値に基づいて調整値をＳＷ１０１とＳＷ１０５の経路からＥＥＰＲＯＭに書き込む。
ＶＣ外部入力モードのコマンドを「Digital OUT」１２１から周波数温度補償回路１１８の「Digital IN」に送信するためにＳＷ１０１とＳＷ１０５が「ｏｎ」となり、同時に電源１２４から周波数温度補償回路１１８の「Analog IN」パッドにＶＣ電圧を入力するためにＳＷ１０３とＳＷ１０８が「ｏｎ」となる。

ＶＣモニタモードのコマンドを「Digital OUT」１２１から周波数温度補償回路１１８の「Digital IN」に送信するためにＳＷ１０１とＳＷ１０５が「ｏｎ」となり、同時に周波数温度補償回路１１８の「Analog OUT」パッドからＤＭＭ１２３によりＶＣ電圧を測定するにＳＷ１０４とＳＷ１０７が「ｏｎ」となる。その状態でＶＣ電圧の測定を行い、その後ＳＷ１０４とＳＷ１０７を「ｏｆ」として、ＴＯ調整値、３次成分ゲイン調整値、１次成分ゲイン調整値をＳＷ１０１とＳＷ１０５の経路からＥＥＰＲＯＭに書き込む。
ＴＣＸＯモードのコマンドを「Digital OUT」１２１から周波数温度補償回路１１８の「Digital IN」に送信するためにＳＷ１０１とＳＷ１０５が「ｏｎ」となり、周波数を設定する。続いて周波数ファインオフセットモードにより調整値をＳＷ１０１とＳＷ１０５の経路からＥＥＰＲＯＭに書き込む。
一方、特開平１１−１３６０３２号公報には、４つの調整端子を必要とする調整方式のＩＣにおいて、全ての調整専用端子を削除する方法について開示されている。それによると、Ｖｃｃの値を変化又はリセットしたことをＩＣが検知することにより命令を解釈させて、クロックや各調整データの入出力をＶｃｏｎｔ端子から行い、このとき詳細な命令内容は、電源がある値にある間に入力されたクロック数によって識別するものである。
特開平１１−１３６０３２号公報

しかし、従来のＴＣＸＯ・ＩＣでは、データの書き込みと確認をおこなうために、温度補償型発振器を使用する上で必要となる外部制御電圧入力端子、電源供給端子、接地電位端子、発振出力端子の他に、余分にクロック入力端子とデータ入力端子とチップセレクト端子と電圧出力端子が必要になり、パッケージの小型化の阻害要因となるだけでなく、調整検査工程の生産性の低下及び検査治具類のコストアップを招くといった問題がある。
また特許文献１に開示されている従来技術は、全ての調整端子を削除することはできるが、複数回に亘り電源電圧値を設定し直す等、検査方法と手順が複雑となり、更に複雑な回路制御するための回路部を水晶発振器が備えたものとなるため、結果的に調整検査工程の生産性の低下及び検査治具類のコストアップ及び水晶発振器の大型化を招くといった問題を抱えている。
本発明は、かかる課題に鑑み、水晶発振器の回路規模を小さく保ちつつ調整端子の数を最小限にしてパッケージの小型化及びコストダウンを容易にすると共に、調整工程の生産性を高めた圧電発振器を提供することを目的とする。

本発明はかかる課題を解決するために、請求項１は、所定の周波数で励振される圧電素子を備えた圧電振動子と、集積回路と、を備え、前記集積回路が該圧電素子に電流を流して励振させる発振用増幅器と、不揮発性メモリと、前記不揮発性メモリに情報を書き込むために必要な第１のアナログ信号および第１のデジタル信号を入力するための端子機能ならびに前記集積回路の外に第２のアナログ信号および第２のデジタル信号を出力するための端子機能を兼ね備えた調整端子と、前記集積回路内であって前記アナログ信号ならびに前記デジタル信号の伝送路を断接するスイッチ回路と、当該圧電発振器の発振周波数を１／Ｎ（Ｎは整数）に分周する第１の分周回路と、を備えた圧電発振器であって、前記第１の分周回路により分周された信号が前記不揮発性メモリに情報を書き込む際の基準クロックであり、前記スイッチ回路が、前記集積回路に入力される前記第１のアナログ信号を断接するためのスイッチと、前記集積回路に入力される前記第１のデジタル信号を断接するためのスイッチと、前記集積回路から出力された前記第２のアナログ信号を断接するためのスイッチと、前記集積回路から出力された前記第２のデジタル信号を断接するためのスイッチと、を備えたものであることを特徴とする。
請求項２は、所定の周波数で励振される圧電素子を備えた圧電振動子と、集積回路と、を備え、前記集積回路が該圧電素子に電流を流して励振させる発振用増幅器と、不揮発性メモリと、前記不揮発性メモリに情報を書き込むために必要な第１のアナログ信号および第１のデジタル信号を入力するための端子機能ならびに前記集積回路の外に第２のアナログ信号および第２のデジタル信号を出力するための端子機能を兼ね備えた調整端子と、を備えると共に、前記集積回路内であって前記集積回路に入力される前記第１のアナログ信号を断接するためのスイッチと、前記集積回路に入力される第２のデジタル信号を断接するためのスイッチと、前記集積回路から出力される第２のアナログ信号を断接するためのスイッチと、前記集積回路から出力される第２のデジタル信号を断接するためのスイッチとを備えたスイッチ回路と、当該圧電発振器の発振周波数を１／Ｎ（Ｎは整数）に分周する第１の分周回路と、を備え、前記第１の分周回路により分周された信号が前記不揮発性メモリに情報を書き込む際の基準クロックである構成を有する圧電発振器の製造方法であり、前記調整端子を介して前記アナログ信号及びデジタル信号の送受信を司る制御回路と、前記圧電発振器の発振周波数を１／Ｎ（Ｎは整数）に分周する第２の分周回路とを備えたものであり、前記第２の分周回路の出力信号が前記第１の分周回路の出力信号と同期した信号であると共に前記制御回路の基準クロックである構成を備えた調整回路を準備する工程と、前記スイッチ回路を制御して前記第１のアナログ信号または前記第２のデジタル信号を前記集積回路に供給し、前記圧電発振器の回路機能を設定する工程と、前記スイッチ回路を制御して前記集積回路への前記第１のアナログ信号と前記第１のデジタル信号の供給を絶つと共に、前記第２のアナログ信号または前記第２のデジタル信号を前記調整回路に供給し、前記圧電発振器の機能を確認する工程と、を含むことを特徴とする。

請求項３は、前記第２の分周回路は、前記第１の分周回路の分周比Ｎと等しくするために当該第２の分周回路の分周比Ｎを調整可能とした請求項２に記載の圧電発振器の製造方法を特徴とする。

請求項１の発明によれば、第１の分周回路により分周された信号を、不揮発性メモリに情報を書き込む際の基準クロックとし、スイッチ回路に集積回路に入力される第１のアナログ信号を断接するためのスイッチと、集積回路に入力される第１のデジタル信号を断接するためのスイッチと、集積回路から出力された第２のアナログ信号を断接するためのスイッチと、集積回路から出力された第２のデジタル信号を断接するためのスイッチと、を備えたことで、調整端子を大幅に削減することができる。
また請求項２の発明によれば、圧電発振器の発振周波数を第２の分周回路により１／Ｎに分周し、この第２の分周回路の出力信号を制御回路の基準クロックとした調整回路を準備する工程と、スイッチ回路を制御して第１のアナログ信号または第２のデジタル信号を前記集積回路に供給し、圧電発振器の回路機能を設定する工程と、スイッチ回路を制御して集積回路への第１のアナログ信号と第１のデジタル信号の供給を絶つと共に、第２のアナログ信号または第２のデジタル信号を調整回路に供給し、圧電発振器の機能を確認する工程と、を含むことで、調整端子を大幅に削減した圧電発振器を外部にクロック発生源を設けることなく製造することが可能になる。
また請求項３の発明によれば、第１の分周回路の分周比Ｎと等しくするために第２の分周回路の分周比Ｎを調整可能としたので、圧電発振器の周波数に幅広く対応することができる。

以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
図１は本発明のＴＣＸＯ・ＩＣの調整端子が１端子の場合の温度補償型水晶発振器とこれを調整するための調整回路のブロック図である。ＴＣＸＯ・ＩＣ１０は、インバータ増幅器１５と、両端に印加される電位差により容量が変化する可変容量ダイオード１４と、発振回路に挿入されるコンデンサ３４と、発振周波数を１／Ｎに分周する分周回路１６と、周囲温度によりパラメータが変化する感温素子１７と、感温素子１７のパラメータに基づいて温度制御電圧を生成する周波数温度補償回路１８と、アナログ信号をスイッチングするスイッチＳＷ３、４と、デジタル信号をスイッチングするスイッチＳＷ１、２とを備えて構成される。
調整回路１９は、発振周波数を１／ｎに分周する分周回路２０と、コマンド信号を発生するデジタル・アウト回路２１と、周波数温度補償回路１８のデジタル・アウト端子からの信号を受信するデジタル・イン回路２２と、周波数温度補償回路１８のアナログ・アウト端子からの信号を受信するデジタル・マルチ・メータ（ＤＭＭ）２３と、周波数温度補償回路１８のアナログ・イン端子に所定の電圧を印加する電源２４と、アナログ信号をスイッチングするスイッチＳＷ７、８と、デジタル信号をスイッチングするスイッチＳＷ５、６とを備えて構成される。尚、デジタル・アウト回路２１、デジタル・イン回路２２、デジタル・マルチ・メータ（ＤＭＭ）２３及び電源２４を制御回路２５としてもよい。
そして、ＴＣＸＯ・ＩＣ１０は、Ｘｏｕｔ端子１１、Ｘｉｎ端子１３、ＯＵＴ端子２８、調整端子２９、ＶＡＦＣ端子３６を備え、ＯＵＴ端子２８はコンデンサ３５を介して調整回路１９の温特データ等２６として入力され、調整端子２９にはアナログ信号とデジタル信号がやり取りされる。
図１と図５から明らかなように、図１が図５と異なる点は、図５のＴＣＸＯ・ＩＣ１００の調整端子が４つに対して、図１のＴＣＸＯ・ＩＣ１０の調整端子は１つであり、３つの調整端子が削減されているところにある。このような構成は、図５の調整回路１１９では発振器の外部にＳＣＬＫ１２０があるのに対して、図１の調整回路１９にはそれに代わって分周回路２０によって発振周波数を分周する仕組みであり、且つ分周回路２０による分周信号と同期する信号がＴＣＸＯ・ＩＣ１０内でも生成できるようＴＣＸＯ・ＩＣ１０側にも分周回路１６を備えたこと、更に、図５の調整回路１１９のスイッチはアナログ信号とデジタル信号を分離するために、調整端子の経路を分けているが、図１の調整回路１９では全て共通にして１系統にしたことにより実現したものである。

図２及び図３は本発明のＴＣＸＯ・ＩＣ１０を調整するときの動作フローチャートである。この調整方法の特徴とするところは、スイッチの開閉状態が従来の場合は図５のように調整端子１２９、１３１に接続されたアナログＳＷとデジタルＳＷが並行して開閉したのに対して、本発明の場合は、信号線（調整端子２９）が共通のためタイミングをずらして開閉している点である。そこで図２及び図３の動作フローチャートを説明した後、図４のスイッチの開閉状態を対比しながら説明する。尚、各ステップに書かれた電圧値は一例であり、これに限定されるものではない。
まず電源が投入されると、周波数温度補償回路１８内の不揮発性メモリ（ＥＥＰＲＯＭ）の設定を基準状態に設定する（Ｓ１）。次に、周囲温度を常温（Ｔ０）に設定してＶＡＦＣ（ＡＦＣ制御電圧）に基準値電圧として例えば１．５Ｖを入力する（Ｓ２）。次にＶＲＥＦ値を測定して規定の電圧値として例えば２．３Ｖが得られるように設定する（ＥＶＲＥＦの設定）＜ＶＲＥＦモニタモード＞（Ｓ３）。これは各ＩＣ間のレギュレータのバラツキ補正の工程である。次に感温素子（ＴＳＥＮＳＯＲ）１７出力を測定し、常温Ｔ０において感温素子のセンサ特性のバラツキを調整する（ＥＴ０Ｃの設定）＜ＴＳＥＮＳＯＲモニタモード＞（Ｓ４）。次に発振周波数を設定し＜ＴＣＸＯモード＞、ＥＲＯＦ設定によりラフな周波数オフセットを調整し＜周波数ラフオフセットモード＞、併せて発振段電流、ＶＣ基準値（温度補償電圧の基準電圧）を設定する（ＥＶＣＣ、ＥＲＯＦ、ＥＩＯＳを設定）（Ｓ５）。次にＳＷ３、ＳＷ８をＯＮして外部電圧値を印加してＶＣＸＯゲインを測定し、測定値に基づいてGAIN CONTを調整する（ＥＸＯＧの設定）＜ＶＣ外部入力モード＞（Ｓ６）。これは補償回路のゲインを調整してＶＣＸＯの感度を修正する工程である。次にＡＦＣゲインを測定し、測定値に基づいてAFC GAIN CONTを調整する（ＥＡＦＣの設定）＜ＴＣＸＯモード＞（Ｓ７）。これはＩＣチップの固体間のダイオード等のバラツキを補正する工程である。次に周囲を任意温度に設定する。例えば、−２５℃、０℃、２５℃、５０℃、７５℃、の５点に設定する（Ｓ８）。次にその温度における発振周波数−温度特性を補償するＶＣ値（ＶＣ＿ＣＡＬ）を測定する＜ＶＣ外部入力モード＞（Ｓ９）。これはＶＣをいくつにすればΔｆ／ｆ＝０ｐｐｍになるかを測定することである。次にその温度におけるＶＣ電圧の温度特性（ＶＣ＿ＴＭＰ）を測定する＜ＶＣモニタモード＞（Ｓ１０）。これは実際にそのＶＣを入力してΔｆ／ｆを測定することである。そして各温度を５回繰り返し（Ｓ１１）、ＶＣ＿ＣＡＬ、ＶＣ＿ＴＭＰの最適３次関数係数を算出し、ＶＣ＿ＴＭＰ＝ＶＣ＿ＣＡＬとなるＶＣ調整回路の設定値を算出して不揮発性メモリ（ＥＥＰＲＯＭ）に書き込む（ＥＴ０Ｃ、ＥＶ３Ｇ、ＥＶ１Ｇ、ＥＦＯＦを設定）＜ＴＣＸＯモード＞（Ｓ１２）。次に室温での周波数を測定し、再度周波数オフセットの微調整を行う（ＥＦＯＦを再設定）＜Ｆファインオフセットモード＞（Ｓ１３）。
以上のように、従来の調整装置２００においては、デジタル信号とアナログ信号の経路が分かれていたので、本発明の調整装置３００においては、これらの経路のスイッチが並行して動作可能であった。

図４は図１の本発明のＳＷ１〜ＳＷ８の開閉状態をテーブルにした図である。尚、図中「ｏｎ」はＳＷが接続状態を表し、「ｏｆ」はＳＷが切断状態を表す。図２及び図３の動作フローチャートに沿って説明する。ステップＳ１、Ｓ２の初期状態では、ＳＷ１とＳＷ５が「ｏｎ」となり命令待ち状態となる。
ステップＳ３のＶＲＥＦモニタモード１のコマンドを「Digital OUT」２１から周波数温度補償回路１８の「Digital IN」に送信する。続いてＳＷ１とＳＷ５を「ｏｆ」にして、レギュレータ電圧値を測定するために所定の時間或いは所定のクロック数ＳＷ４とＳＷ７が「ｏｎ」となり、周波数温度補償回路１８の「Analog OUT」パッドからのレギュレータ電圧値がＤＭＭ２３により測定される。そして再びＳＷ１とＳＷ５を「ｏｎ」にして調整値をＥＥＰＲＯＭに書き込む。
ステップＳ４のＴＳＥＮＳＯＲモニタモードのコマンドをＳＷ１とＳＷ５が「ｏｎ」の間に「Digital OUT」２１から周波数温度補償回路１８の「Digital IN」に送信する。続いてＴＳＥＮＳＯＲ電圧値を測定するために所定の時間或いは所定のクロック数ＳＷ４とＳＷ７が「ｏｎ」となり、周波数温度補償回路１８の「Analog OUT」パッドからのレギュレータ電圧値がＤＭＭ２３により測定される。そして再びＳＷ１とＳＷ５を「ｏｎ」にして調整値、ＶＣ基準電圧値、発振器電流値をＳＷ１とＳＷ５の経路からＥＥＰＲＯＭに書き込む。
ステップＳ５のＴＣＸＯモードのコマンドを「Digital OUT」２１から周波数温度補償回路１８の「Digital IN」に送信するためにＳＷ１とＳＷ５が「ｏｎ」となり周波数を設定する。続いて周波数ラフオフセットモードにより調整値をＳＷ１とＳＷ５の経路からＥＥＰＲＯＭに書き込む。
ステップＳ６のＶＣ外部入力モードのコマンドをＳＷ１とＳＷ５が「ｏｎ」の間に「Digital OUT」２１から周波数温度補償回路１８の「Digital IN」に送信する。続いて電源２４から周波数温度補償回路１８の「Analog IN」パッドにＶＣ電圧を入力するために所定の時間或いは所定のクロック数ＳＷ３とＳＷ８が「ｏｎ」となりＶＣ電圧を入力する。続いてＳＷ１とＳＷ５が「ｏｎ」となり命令待ち状態となり、周波数測定コマンドを受け取る。続いて所定の時間或いは所定のクロック数ＳＷ３とＳＷ８が「ｏｎ」となり、その状態でＶＣ感度測定を行う。続いてＳＷ１とＳＷ５が「ｏｎ」となり命令待ち状態となり、ＶＣＸＯゲイン調整コマンドを受け取り、調整値をＥＥＰＲＯＭに書き込む。

ステップＳ７のＴＣＸＯモードのコマンドをＳＷ１とＳＷ５が「ｏｎ」の間に「Digital OUT」２１から周波数温度補償回路１８の「Digital IN」に送信してＡＦＣを測定し、測定値に基づいて調整値をＳＷ１とＳＷ５の経路からＥＥＰＲＯＭに書き込む。
ステップＳ９のＶＣ外部入力モードのコマンドをＳＷ１とＳＷ５が「ｏｎ」の間に「Digital OUT」２１から周波数温度補償回路１８の「Digital IN」に送信する。続いて電源２４から周波数温度補償回路１８の「Analog IN」パッドにＶＣ電圧を入力するためにＳＷ３とＳＷ８が「ｏｎ」となる。続いてＳＷ１とＳＷ５が「ｏｎ」となり命令待ち状態となる。
ステップＳ１０のＶＣモニタモードのコマンドをＳＷ１とＳＷ５が「ｏｎ」の間に「Digital OUT」２１から周波数温度補償回路１８の「Digital IN」に送信する。続いて周波数温度補償回路１８の「Analog OUT」パッドからＤＭＭ２３によりＶＣ電圧を測定するためにＳＷ４とＳＷ７が「ｏｎ」となる。続いてＳＷ１とＳＷ５が「ｏｎ」となり命令待ち状態となる。そしてＴＯ調整値、３次成分ゲイン調整値、１次成分ゲイン調整値をＳＷ１とＳＷ５の経路からＥＥＰＲＯＭに書き込む。
ステップＳ１２のＴＣＸＯモードのコマンドをＳＷ１とＳＷ５が「ｏｎ」の間に「Digital OUT」２１から周波数温度補償回路１８の「Digital IN」に送信して周波数を設定する。続いて周波数ファインオフセットモードにより調整値をＳＷ１とＳＷ５の経路からＥＥＰＲＯＭに書き込む。
以上の工程を行うことによって調整端子を一つに減らしてもＴＣＸＯ−ＩＣに調整値を書き込むことが可能となる。

本発明のＴＣＸＯ・ＩＣの調整端子が１端子の場合のブロック図。本発明の動作フローチャート。本発明の動作フローチャート。本発明の図１のＳＷ１〜ＳＷ８の開閉状態をテーブルにした図。従来のＴＣＸＯ・ＩＣの調整端子が４端子の場合のブロック図。図５の従来のＳＷ１０１〜ＳＷ１０８の開閉状態をテーブルにした図。水晶素子（Ａｔ−Ｃｕｔ）の切断角度の違いによる温度特性を表す図。

符号の説明

１０ＴＣＸＯ・ＩＣ、１４可変容量ダイオード、１５インバータ増幅器、１６分周回路、１７感温素子、１８周波数温度補償回路、１９調整回路、２０分周回路、２５制御回路、３４コンデンサ、ＳＷ３、４、７、８アナログスイッチ、ＳＷ１、２、５、６デジタルスイッチ

Claims

所定の周波数で励振される圧電素子を備えた圧電振動子と、集積回路と、を備え、前記集積回路が該圧電素子に電流を流して励振させる発振用増幅器と、不揮発性メモリと、前記不揮発性メモリに情報を書き込むために必要な第１のアナログ信号および第１のデジタル信号を入力するための端子機能ならびに前記集積回路の外に第２のアナログ信号および第２のデジタル信号を出力するための端子機能を兼ね備えた調整端子と、前記集積回路内であって前記アナログ信号ならびに前記デジタル信号の伝送路を断接するスイッチ回路と、当該圧電発振器の発振周波数を１／Ｎ（Ｎは整数）に分周する第１の分周回路と、を備えた圧電発振器であって、
前記第１の分周回路により分周された信号が前記不揮発性メモリに情報を書き込む際の基準クロックであり、
前記スイッチ回路が、前記集積回路に入力される前記第１のアナログ信号を断接するためのスイッチと、前記集積回路に入力される前記第１のデジタル信号を断接するためのスイッチと、前記集積回路から出力された前記第２のアナログ信号を断接するためのスイッチと、前記集積回路から出力された前記第２のデジタル信号を断接するためのスイッチと、を備えたものであることを特徴とする圧電発振器。
所定の周波数で励振される圧電素子を備えた圧電振動子と、集積回路と、を備え、前記集積回路が該圧電素子に電流を流して励振させる発振用増幅器と、不揮発性メモリと、前記不揮発性メモリに情報を書き込むために必要な第１のアナログ信号および第１のデジタル信号を入力するための端子機能ならびに前記集積回路の外に第２のアナログ信号および第２のデジタル信号を出力するための端子機能を兼ね備えた調整端子と、を備えると共に、前記集積回路内であって前記集積回路に入力される前記第１のアナログ信号を断接するためのスイッチと、前記集積回路に入力される第２のデジタル信号を断接するためのスイッチと、前記集積回路から出力される第２のアナログ信号を断接するためのスイッチと、前記集積回路から出力される第２のデジタル信号を断接するためのスイッチとを備えたスイッチ回路と、当該圧電発振器の発振周波数を１／Ｎ（Ｎは整数）に分周する第１の分周回路と、を備え、
前記第１の分周回路により分周された信号が前記不揮発性メモリに情報を書き込む際の基準クロックである構成を有する圧電発振器の製造方法であり、
前記調整端子を介して前記アナログ信号及びデジタル信号の送受信を司る制御回路と、前記圧電発振器の発振周波数を１／Ｎ（Ｎは整数）に分周する第２の分周回路とを備えたものであり、前記第２の分周回路の出力信号が前記第１の分周回路の出力信号と同期した信号であると共に前記制御回路の基準クロックである構成を備えた調整回路を準備する工程と、
前記スイッチ回路を制御して前記第１のアナログ信号または前記第２のデジタル信号を前記集積回路に供給し、前記圧電発振器の回路機能を設定する工程と、
前記スイッチ回路を制御して前記集積回路への前記第１のアナログ信号と前記第１のデジタル信号の供給を絶つと共に、前記第２のアナログ信号または前記第２のデジタル信号を前記調整回路に供給し、前記圧電発振器の機能を確認する工程と、を含むことを特徴とする圧電発振器の製造方法。
前記第２の分周回路は、前記第１の分周回路の分周比Ｎと等しくするために当該第２の分周回路の分周比Ｎを調整可能としたことを特徴とする請求項２に記載の圧電発振器の製造方法。