JP4659627B2

JP4659627B2 - 電子機器

Info

Publication number: JP4659627B2
Application number: JP2006020819A
Authority: JP
Inventors: 克彦池田
Original assignee: Fujitsu Toshiba Mobile Communication Ltd
Current assignee: Fujitsu Mobile Communications Ltd
Priority date: 2006-01-30
Filing date: 2006-01-30
Publication date: 2011-03-30
Anticipated expiration: 2026-01-30
Also published as: JP2007200221A

Description

本発明は、ＣＰＵによりシステムクロック制御を行う電子機器に関する。

（背景技術１）
図６は、従来例に係る電子機器の関連部分のブロック図である。ＣＰＵ１１がウェイクアップ状態の時に出力するＴＣＸＯＥＮ（温度補償発振器許可）信号により、電源スイッチ１２をオンにしてＴＣＸＯ１３（温度補償発振器）への電源供給と起動を行う。そして、ＴＣＸＯ１３出力をバッファ１４を経由して、システムクロック１４ａとしている。システムクロック１４ａは、電子機器２００の共通のシステムクロックとして、ＣＰＵ１１やＣＰＵ以外の他のデバイス１５に供給される。ＣＰＵ１１は、処理タスクがない期間はスリープ状態に移行して省電力状態となる。この時、ＣＰＵ１１が出力するＴＣＸＯＥＮ信号が否定状態になり、電源スイッチ１２がオフになりＴＣＸＯ１３が停止し、システムクロック１４ａが停止し、ＴＣＸＯ１３も省電力状態となる。このスリープ状態の時にも動作する必要がある他のデバイス１５がある場合、ＣＰＵ１１自身はスリープ状態に入れるにも関わらず、他のデバイス１５にシステムクロック１４ａを供給する必要があるために、ＣＰＵ１１はウェイクアップ状態となってＴＣＸＯＥＮ信号を肯定状態にしてＴＣＸＯ１３を起動してシステムクロック１４ａを発生するようにしている。このため、ＣＰＵ１１がスリープ状態に入れず、ＣＰＵ１１自体の省電力を行うことができないという問題があった。

（背景技術２）
従来から、ＤＲＡＭのリフレッシュ動作を行なうＤＲＡＭリフレッシュ方式がある（例えば、特許文献１参照。）。この特許文献１では、マイクロプロセッサ１は、リフレッシュコントローラ２、クロックジェネレータコントローラ３及びＣＰＵ４を内蔵する。クロックジェネレータコントローラ３は、リフレッシュコントローラ２とＣＰＵ４へ別々のクロックを供給する。そして、ＣＰＵ４のスタンバイモード時、クロックジェネレータコントローラ３は、ＣＰＵ４へのクロック供給を停止し、リフレッシュコントローラ２へのみクロックを供給する。これにより、ＣＰＵスタンバイモード時、ＤＲＡＭのリフレッシュを行えないという問題、または、ＤＲＡＭリフレッシュが必要なためにＣＰＵのスタンバイモードが実行できず、低消費電力化が難しいという問題を解決している。
特開平２−１５２０９１号公報（第１〜３頁、図）

背景技術１の問題点を解決するために、背景技術２（特許文献１）を適用すると、クロックジェネレータコントローラを新たに備えて、クロックジェネレータコントローラがＣＰＵ１１用クロックと他のデバイス１５用クロックの２系統を出力する必要がある。しかし、背景技術２（特許文献１）では、クロックジェネレータコントローラ３がクロックをコントロールしているが、クロックの原振となる発振器およびその発振器の起動に関する記載がなく、発振器自体の省電力に関する記載がない。また、ＣＰＵ４のスタンバイモード時とクロックジェネレータコントローラ３のクロックコントロールとの相関についての具体的な記載がない。従って、ＣＰＵ１１とＴＣＸＯ１３の省電力を行いつつ、他のデバイス６へクロックを供給することができないという問題点がある。そこで、本発明は、上記の問題点を解決するためになされたもので、ＣＰＵ自体およびＴＣＸＯ自体の省電力を行うことができる電子機器を提供することを目的とする。

上記目的を達成するために、本発明の電子機器は、ＣＰＵと、汎用Ｉ／Ｏと、水晶発振器と、水晶発振器への電源スイッチ手段と、システムクロックの供給を受けるデバイスを有する電子機器にあって、前記ＣＰＵのウェイクアップ状態を表すウェイクアップ状態信号と前記汎用Ｉ／Ｏ出力信号との論理和出力により前記電源スイッチをオンにして前記水晶発振器を立ち上げ、前記水晶発振器の出力をバッファへ入力し、当該バッファ出力をシステムクロックとして前記ＣＰＵ及び前記デバイスへ供給することを特徴とする。

本発明によれば、ＣＰＵ自体およびＴＣＸＯ自体の省電力を行うことが可能となる。

以下、本発明の実施例を、図面を参照して説明する。

図１は、本発明の実施例１に係る電子機器の関連部分のブロック図である。電子機器１００は、ＣＰＵ１、ＯＲゲート２、電源スイッチ３、ＴＣＸＯ（温度補償発振器）４、バッファ５、他のデバイス６などにより構成されている。ＣＰＵ１の出力端子のＧＰＩＯ信号は、ＣＰＵ１に内蔵する汎用Ｉ／Ｏの出力信号であり、ＣＰＵ１が実行するプログラムにより制御される。なお、汎用Ｉ／Ｏは、レジスタなどであってもよいし、ＣＰＵ１の外付けであってもよい。電源スイッチ３は、トランジスタなどのスイッチでもよい。

ＣＰＵ１は、電子機器１００全体の制御を行い、処理タスクを実行中はウェイクアップ状態となり、処理タスクがない時はスリープ状態になり省電力状態になる。ＣＰＵ１は、このウェイクアップ状態の時には、出力端子からＴＣＸＯＥＮ（温度補償発振器許可）信号を肯定状態にして出力し、スリープ状態の時には、ＴＣＸＯＥＮ信号を否定状態にして出力する。ＣＰＵ１の入力端子のＣＰＵＣＫは、ＣＰＵ１への入力クロック端子である。

ＯＲゲート２は、ＧＰＩＯ信号とＴＣＸＯＥＮ信号の論理和出力を電源スイッチ３へ出力する。電源スイッチ３は、ＯＲゲート２の出力の肯定状態によりオンとなり、ＴＣＸＯ４へ電源供給を行う。ＴＣＸＯ４は、電源供給されて起動し、発振する。ＴＣＸＯ４の発振出力は、バッファ５へ供給される。バッファ５は、ＣＰＵ１や他のデバイス６などの多数の負荷へ共通のシステムクロック５ａを供給する。

ＣＰＵ１の動作について、次に説明する。
図２は、本発明の実施例１および実施例２に係る電子機器のＣＰＵのシステムクロック制御のフローチャートである。ＣＰＵ１は、処理すべきタスクがある場合、タスク実行を行う（ステップＳ１）。そのタスク実行の監視を行い、終了を確認する（ステップＳ２で「終了」）。次に、ＣＰＵ１スリープ中にも他のデバイス６が動作する必要のあるモードであるかをチェックし（ステップＳ３）、ＹＥＳならばＧＰＩＯ信号をオンにする（ステップＳ４）。これがＯＲゲート２（図１）の一方の入力端に供給される。この時点で、ＯＲゲート２の出力は肯定状態になり、ＴＣＸＯ４の発振が継続される状態となり、他のデバイス６へのシステムクロック５ａが継続される状態となる。

ステップＳ３でＮＯならばＧＰＩＯ信号をオフにする（ステップＳ５）。次に、ＴＣＸＯＥＮ信号をオフ（否定状態）にする（ステップＳ６）。これにより、ステップＳ５を経由してステップＳ６を実行した時点では、ＯＲゲート２の両方の入力が否定状態になり、ＴＣＸＯ４の発振は停止し、ＴＣＸＯ４は省電力状態になる。

次に、上記ＴＣＸＯ４の発振継続か停止かに関わらず、ＣＰＵ１はスリープ状態に入り、省電力状態になる（ステップＳ７）。ＣＰＵ１は、スリープ状態中も全機能が停止したわけではなく、例えば、割込みに対しては、一部機能が動作する。このスリープ状態中に、例えば、図示しないキー操作などがあると割込みが発生し（ステップＳ８で「ＹＥＳ」）、ＣＰＵ１は、ＴＣＸＯＥＮ信号をオン（肯定状態）にして（ステップＳ９）、システムクロック５ａが継続されるようにする。そして、ＣＰＵウェイクアップ状態に入る（ステップＳ１０）。次に、ＧＰＩＯ信号をオフにする（ステップＳ１１）。そして、ステップＳ１に戻る。

実施例１によれば、ＣＰＵ用クロックと他のデバイス用クロックを共通の１系統とすることが可能となる。この場合、ＣＰＵ１がスリープ中にもＣＰＵ１に対してシステムクロック５ａが供給されるが、ＣＰＵ１自体はスリープ状態になっており、問題ない。また、モードに応じて、ＣＰＵ自体およびＴＣＸＯ自体の省電力を行うことが可能となる。

図３は、本発明の実施例２に係る電子機器の関連部分のブロック図である。実施例１（図１）との相違点を主に説明する。相違点は、ＣＰＵ１のＣＰＵＣＫ端子に供給するクロックは、システムクロック５ａそのものではなく、システムクロック５ａをＴＣＸＯＥＮ信号でゲートしたＡＮＤゲート７出力信号である点である。ＣＰＵ１のＧＰＩＯ信号とＴＣＸＯＥＮ信号により、ＯＲゲート２、電源スイッチ３、ＴＣＸＯ４、バッファ５を経由してシステムクロック５ａを発生するところは同じである。また、その部分の動作も、図２のフローチャートで説明した内容と同じであり、詳細説明を省略する。

ＡＮＤゲート７の一方の入力端に供給されるＴＣＸＯＥＮ信号は、ＣＰＵ１がウェイクアップ状態の時に肯定状態となり、スリープ状態の時に否定状態となる信号である。従って、ＣＰＵ１がスリープ状態で他のデバイス６が動作中の時に、ＣＰＵ１の外部でＡＮＤゲート７により強制的にＣＰＵＣＫ端子へのクロック供給を止めることにより、ＣＰＵ１内部のスリープ時の余分なＣＰＵＣＫ端子部でのクロック動作も停止することができ、実施例１に比べて更に、ＣＰＵ１自体の省電力を確かなものにすることができる。
実施例２によれば、ＣＰＵ１自体の省電力を確かなものにすることができると共に、モードに応じて、ＣＰＵ自体およびＴＣＸＯ自体の省電力を行うことが可能となる。

図４は、本発明の実施例３に係る電子機器の関連部分のブロック図である。実施例１（図１）との相違点を主に説明する。相違点は、ＣＰＵ１のＯＲゲート２がセレクタ８に替わった点である。セレクタ８の一方の被セレクト入力端は、常時ＥＮ（常時許可）状態、つまり、肯定状態、例えば、常時ハイレベルにプルアップしてある。セレクタ８の他方の被セレクト入力端には、ＴＣＸＯＥＮ信号が供給される。セレクタ８のセレクト端子には、ＧＰＩＯ信号が接続される。

この動作について、次に説明する。
図５は、本発明の実施例３に係る電子機器のＣＰＵのシステムクロック制御のフローチャートである。実施例１（図２）と同じ処理は同じステップ番号を付して、実施例１（図２）との動作の相違点を主に説明する。ＣＰＵ１は、タスク実行が終了すると（ステップＳ２で「終了」）、次に、システムクロック５ａが常時動作か、ＣＰＵ１ウェイクアップ時のみ動作のモードかをチェックする（ステップＳ３１）。

ＣＰＵ１のウェイクアップやスリープ動作に無関係にシステムクロック５ａを常時発生させたい動作モードの場合には、ＧＰＩＯ信号をオンにして、常時ＥＮを選択する（ステップＳ４１）。この時点で、セレクタ８の出力は常時肯定状態になり、ＴＣＸＯ４の発振が継続される状態となり、他のデバイス６へのシステムクロック５ａが継続される状態となる。

ステップＳ３１で「ＣＰＵウェイクアップ時のみ動作」のモードであれば、ＧＰＩＯ信号をオフにして、ＴＣＸＯＥＮを選択する（ステップＳ５１）。次に、ＴＣＸＯＥＮ信号をオフ（否定状態）にする（ステップＳ６）。これにより、ステップＳ５１を経由してステップＳ６を実行した時点では、セレクタ８の出力はＴＣＸＯＥＮ信号が出力される状態となり、ＣＰＵ１自体のウェイクアップやスリープ状態に則ったＴＣＸＯＥＮ信号によるＴＣＸＯ４の発振状態となる。つまり、ＣＰＵ１がスリープ状態の時には、ＴＣＸＯ４の発振は停止し、ＴＣＸＯ４は省電力状態になる。

次に、上記システムクロック５ａを常時発生させたい動作モードかＣＰＵ１ウェイクアップ時のみ動作のモードかに関わらず、ＣＰＵ１はスリープ状態に入り、省電力状態になる（ステップＳ７）。割込みなどにより、ウェイクアップ状態になると（ステップＳ１０）、ＧＰＩＯ信号をオフにして、ＴＣＸＯＥＮ信号を選択する（ステップＳ１１１）。そして、ステップＳ１へ戻る。

なお、システムクロック５ａを他のデバイス６およびＣＰＵ１への共通のクロックとしたが、実施例２と同様に、ＣＰＵ１へのクロックをＡＮＤゲートでゲートを掛けるようにしてもよい。
実施例３によれば、モードに応じて、ＣＰＵ自体およびＴＣＸＯ自体の省電力を行うことが可能となる。

なお、本発明の各実施例において、電子機器１００は、携帯電話機、パーソナルコンピュータ、ＰＤＡ等のＣＰＵを備える機器に適用できる。

本発明の実施例１に係る電子機器の関連部分のブロック図。本発明の実施例１および実施例２に係る電子機器のＣＰＵのシステムクロック制御のフローチャート。本発明の実施例２に係る電子機器の関連部分のブロック図。本発明の実施例３に係る電子機器の関連部分のブロック図。本発明の実施例３に係る電子機器のＣＰＵのシステムクロック制御のフローチャート。従来例に係る電子機器の関連部分のブロック図。

符号の説明

１ＣＰＵ
２ＯＲゲート
３電源スイッチ
４ＴＣＸＯ（温度補償発振器）
５バッファ
６他のデバイス
７ＡＮＤゲート
８セレクタ
１００電子機器

Claims

ＣＰＵと、汎用Ｉ／Ｏと、水晶発振器と、水晶発振器への電源スイッチ手段と、システムクロックの供給を受けるデバイスを有する電子機器にあって、
前記ＣＰＵのウェイクアップ状態を表すウェイクアップ状態信号と前記汎用Ｉ／Ｏ出力信号との論理和出力により前記電源スイッチをオンにして前記水晶発振器を立ち上げ、前記水晶発振器の出力をバッファへ入力し、当該バッファ出力をシステムクロックとして前記ＣＰＵ及び前記デバイスへ供給することを特徴とする電子機器。
ＣＰＵと、汎用Ｉ／Ｏと、水晶発振器と、水晶発振器への電源スイッチ手段と、システムクロックの供給を受けるデバイスを有する電子機器にあって、
前記ＣＰＵのウェイクアップ状態を表すウェイクアップ状態信号と前記汎用Ｉ／Ｏ出力信号との論理和出力により前記電源スイッチをオンにして前記水晶発振器を立ち上げ、前記水晶発振器の出力をバッファへ入力し、当該バッファ出力をシステムクロックとして前記デバイスへ供給し、当該バッファ出力と前記ウェイクアップ状態信号との論理積出力を前記ＣＰＵへ供給することを特徴とする電子機器。
前記ＣＰＵは、前記ウェイクアップ状態中において、前記デバイスがＣＰＵスリープ状態中に動作するモードであるかをチェックし、当該ＣＰＵスリープ状態中に動作するモードであれば、前記汎用Ｉ／Ｏ出力信号を肯定状態にすることを特徴とする請求項１又は請求項２に記載の電子機器。
ＣＰＵと、汎用Ｉ／Ｏと、水晶発振器と、水晶発振器への電源スイッチ手段と、システムクロックの供給を受けるデバイスを有する電子機器にあって、
前記ＣＰＵのウェイクアップ状態を表すウェイクアップ状態信号と常時肯定信号とを被セレクト入力とし、前記汎用Ｉ／Ｏ出力信号をセレクト入力とするセレクタの出力により前記電源スイッチをオンにして前記水晶発振器を立ち上げ、前記水晶発振器の出力をバッファへ入力し、当該バッファ出力をシステムクロックとして前記ＣＰＵ及び前記デバイスへ供給することを特徴とする電子機器。
前記ＣＰＵは、前記ウェイクアップ状態中において、ウェイクアップ状態かスリープ状態かに関わらず常時供給するモードであるかをチェックし、当該常時供給するモードであれば、前記汎用Ｉ／Ｏ出力信号を前記常時肯定信号をセレクトする状態にすることを特徴とする請求項４に記載の電子機器。