JP5324340B2 - マイクロコンピュータ - Google Patents
マイクロコンピュータ Download PDFInfo
- Publication number
- JP5324340B2 JP5324340B2 JP2009153966A JP2009153966A JP5324340B2 JP 5324340 B2 JP5324340 B2 JP 5324340B2 JP 2009153966 A JP2009153966 A JP 2009153966A JP 2009153966 A JP2009153966 A JP 2009153966A JP 5324340 B2 JP5324340 B2 JP 5324340B2
- Authority
- JP
- Japan
- Prior art keywords
- timer
- microcomputer
- sleep mode
- output terminal
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Microcomputers (AREA)
Description
上記のように、従来例のマイクロコンピュータ101のポート制御回路106は、CPU102がスリープ・モードに設定されている期間内に、出力端子110のレベルを変化させる構成が知られている。
図1は、実施例1によるマイクロコンピュータシステム全体のブロック図である。図1のマイクロコンピュータシステムは、マイクロコンピュータ10とマイクロコンピュータ10によりその動作が制御される外部装置30を含んで構成される。
図2は、マイクロコンピュータ10におけるタイマ周辺のブロック図である。図2において、第1のタイマ17と第2のタイマ18はカスケードに接続されている。第1のタイマ17は、サブクロック制御部15から供給されるサブクロックSCを計数するカウンタ1(20)と、カウンタ1(20)の計数値と比較する数値をあらかじめ格納するコンペアレジスタ1(19)と、カウンタ1(20)の計数値とコンペアレジスタ1(19)の数値とを比較する比較部1(24)を備えている。
図3は、実施例1のマイクロコンピュータシステムの動作を示すタイミング図である。比較のため、特許文献1に基づく比較例のタイミング図も示している。まず、実施例1の動作タイミング(図3の(f)〜(j)について説明した後、従来技術との動作の違いについて説明する。
上記実施例の動作(図3(f)〜(j))を特許文献1に基づく比較例の動作(図3(a)〜(e))と比較すると、比較例では、外部装置のウェイクアップ制御は、実施例1の第1のタイマ17に相当するレベル変化用タイマに基づいて行っているのに対して、比較例のマイクロコンピュータのウェイクアップ制御は、レベル変化用タイマとは非同期の再起動タイマに基づいて行っている。したがって、スリープモードに入るタイミングによっては、マイクロコンピュータのウェイクアップする時間が早すぎる場合が生じる。たとえば、図3(a)で、マイクロコンピュータが通常動作モードになる時刻は、外部装置と同時に通常動作モードになればよいことを考慮すると、タイミングt6でよい。そのためには、タイミングt4でウェイクアップすればよいのにもかかわらず、再起動タイマによりタイミングt3でウェイクアップしている。従って、タイミングt5から通常動作モードになってしまっている。すなわち、比較例のマイクロコンピュータは、タイミングt5からタイミングt6まで無駄な電力を消費している。
なお、本発明において、さらに下記の形態が可能である。
[形態1]
上記本発明の1つの側面によるマイクロコンピュータのとおりである。
[形態2]
前記CPUが動作状態にあるときにメインクロックを前記CPUに供給し、前記スリープモードに設定されると前記メインクロックを停止するメインクロック制御部と、
前記第1のタイマ及び前記第2のタイマにサブクロックを供給するサブクロック制御部と、
をさらに備えることを特徴とする形態1記載のマイクロコンピュータ。
[形態3]
前記スリープモードにおいて、前記CPUは、内部データを保持したまま、動作を一時停止し、前記スタンバイ制御部により、スリープモードが解除されると、前記一時停止した状態から動作を再開することを特徴とする形態1又は2記載のマイクロコンピュータ。
[形態4]
前記第1及び第2のタイマは、それぞれ前記サブクロックをカウントするカウンタと、
前記CPUの命令によって任意の値に設定可能なコンペアレジスタと、
前記カウンタと前記コンペアレジスタの値が一致したときに、一致検出信号を出力する比較部とを備えることを特徴とする形態2又は3記載のマイクロコンピュータ。
[形態5]
前記第2のタイマのコンペアレジスタには、前記第1のタイマのコンペアレジスタとは独立した値が設定できることを特徴とする形態4記載のマイクロコンピュータ。
[形態6]
前記スリープモードのときに前記第1のタイマの一致検出信号を受けると、
前記出力端子制御部は前記出力端子の出力電圧レベルを変え、
前記第2のタイマは前記カウンタのカウントを開始することを特徴とする形態4又は5記載のマイクロコンピュータ。
[形態7]
前記スリープモードにおいて、前記スタンバイ制御部は、前記第2のタイマの一致検出信号を受けて前記スリープモードを解除することを特徴とする形態4乃至6いずれか1記載のマイクロコンピュータ。
[形態8]
上記本発明の他の側面によるマイクロコンピュータシステムのとおりである。
[形態9]
前記第2のタイマは、前記マイクロコンピュータ及び前記外部装置が同時に通常動作モードになるように、前記マイクロコンピュータのスリープモードから解除するタイミングを計測することを特徴とする形態8記載のマイクロコンピュータシステム。
[形態10]
前記第1、第2のタイマの計測時間はそれぞれ独立して設定できるように構成されていることを特徴とする形態8又は9記載のマイクロコンピュータシステム。
[形態11]
前記マイクロコンピュータと外部装置が、同一半導体基板に形成されていることを特徴とする形態8乃至10いずれか1記載のマイクロコンピュータシステム。
11:メインクロック制御部
12:周辺回路
13:CPU
14:スタンバイ制御部
15:サブクロック制御部
16:出力端子制御部
17:第1のタイマ
18:第2のタイマ
19:コンペアレジスタ1
20:カウンタ1
21:コンペアレジスタ2
22:カウンタ2
24:比較部1
25:比較部2
26:出力端子
30:外部装置
LC:出力レベル変化信号
MC:メインクロック
MCC:メインクロック制御信号
SC:サブクロック
SLEEP:スリープモード信号
SRR:スリープモード解除要求信号
Claims (1)
- CPUと、
前記CPUのスリープモードの設定と解除を制御するスタンバイ制御部と、
出力端子と、
第1のタイマと、
前記CPUが前記スリープモードのときに前記第1のタイマがあらかじめ定められた計時を行うと、前記スリープモードを保ったまま、出力端子のレベルを変える出力端子制御部と、
前記スリープモードにおいて前記出力端子制御部が前記出力端子のレベルを変えるときに計時を開始する第2のタイマと、
を備え、
前記スタンバイ制御部は、前記第2のタイマが所定の計時を行うと前記CPUのスリープモードを解除することを特徴とするマイクロコンピュータ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009153966A JP5324340B2 (ja) | 2009-06-29 | 2009-06-29 | マイクロコンピュータ |
US12/791,715 US20100332874A1 (en) | 2009-06-29 | 2010-06-01 | Microcomputer and microcomputer system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009153966A JP5324340B2 (ja) | 2009-06-29 | 2009-06-29 | マイクロコンピュータ |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011008698A JP2011008698A (ja) | 2011-01-13 |
JP2011008698A5 JP2011008698A5 (ja) | 2012-03-29 |
JP5324340B2 true JP5324340B2 (ja) | 2013-10-23 |
Family
ID=43382087
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009153966A Expired - Fee Related JP5324340B2 (ja) | 2009-06-29 | 2009-06-29 | マイクロコンピュータ |
Country Status (2)
Country | Link |
---|---|
US (1) | US20100332874A1 (ja) |
JP (1) | JP5324340B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104023147A (zh) * | 2014-06-27 | 2014-09-03 | 广东欧珀移动通信有限公司 | 一种可使移动终端稳定休眠的方法及系统 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2870522A2 (de) * | 2012-07-06 | 2015-05-13 | Micropelt GmbH | Mikrocontrolleranordnung |
JP6160822B2 (ja) * | 2013-08-09 | 2017-07-12 | コニカミノルタ株式会社 | I/o拡張デバイス群およびi/o拡張デバイス |
CN106055079B (zh) * | 2016-05-31 | 2017-11-24 | 广东欧珀移动通信有限公司 | 一种中央处理器的管理方法、及装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01130229A (ja) * | 1987-11-16 | 1989-05-23 | Sharp Corp | コンピュータ |
JP2002196845A (ja) * | 2000-12-27 | 2002-07-12 | Matsushita Electric Ind Co Ltd | マイクロコンピュータの制御方法 |
JP4082211B2 (ja) * | 2002-12-27 | 2008-04-30 | 株式会社デンソー | マイクロコンピュータ |
TWI228885B (en) * | 2003-01-23 | 2005-03-01 | Mediatek Inc | Method for controlling a mobile communication device to enter a power-saving mode and to recover timing after the mobile communication device leaves the power-saving mode |
JP2006127466A (ja) * | 2004-09-29 | 2006-05-18 | Denso Corp | マイクロコンピュータ |
US7370215B2 (en) * | 2005-06-27 | 2008-05-06 | Intel Corporation | Method and apparatus of self-powering down ATA devices |
US9152199B2 (en) * | 2008-12-16 | 2015-10-06 | Microsoft Technology Licensing, Llc | Power state dependent wake-up alarm |
-
2009
- 2009-06-29 JP JP2009153966A patent/JP5324340B2/ja not_active Expired - Fee Related
-
2010
- 2010-06-01 US US12/791,715 patent/US20100332874A1/en not_active Abandoned
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104023147A (zh) * | 2014-06-27 | 2014-09-03 | 广东欧珀移动通信有限公司 | 一种可使移动终端稳定休眠的方法及系统 |
CN104023147B (zh) * | 2014-06-27 | 2016-05-11 | 广东欧珀移动通信有限公司 | 一种可使移动终端稳定休眠的方法及系统 |
Also Published As
Publication number | Publication date |
---|---|
US20100332874A1 (en) | 2010-12-30 |
JP2011008698A (ja) | 2011-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9405350B2 (en) | Memory control device, semiconductor device, and system board | |
US7007180B2 (en) | System and method for switching a computer system to a first or second power saving mode based on whether or not there exists a timer-expiration-waiting event in an event queue | |
US7430673B2 (en) | Power management system for computing platform | |
WO2011145198A1 (ja) | データプロセッサ及び電子制御ユニット | |
US8700936B2 (en) | Modular gating of microprocessor low-power mode | |
US20030131268A1 (en) | Dynamic power control in integrated circuits | |
US7254724B2 (en) | Power management system | |
US20080215908A1 (en) | Sleep Watchdog Circuit For Asynchronous Digital Circuits | |
KR102164099B1 (ko) | 시스템 온 칩, 이의 작동 방법, 및 이를 포함하는 장치 | |
JP5324340B2 (ja) | マイクロコンピュータ | |
US20230113657A1 (en) | Preemptive wakeup circuit for wakeup from low power modes | |
JP2011008698A5 (ja) | マイクロコンピュータ | |
JP2009116719A (ja) | マイクロコンピュータ | |
JP4192485B2 (ja) | マイクロコンピュータ | |
JP3711849B2 (ja) | マイクロコンピュータ | |
US9465655B2 (en) | Method for managing threads using executing time scheduling technique and electronic device using the same method | |
JP6377659B2 (ja) | 半導体装置及びその制御方法 | |
JP3736348B2 (ja) | タイマで出力信号を制御できるシングルチップマイクロコンピュータ | |
KR101285665B1 (ko) | 수면 모드를 지원하는 멀티 코어 시스템 온 칩 | |
US7822999B2 (en) | Computer system and method for controlling a processor thereof | |
CN115774484B (zh) | Touch mcu的低功耗管理系统 | |
JP3925150B2 (ja) | マイクロコンピュータおよび車両用電子制御装置 | |
US10338665B2 (en) | Microcontroller power reduction system and method | |
JP2003196258A (ja) | シングルチップマイクロコンピュータ | |
JP2014120102A (ja) | マイクロコンピュータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120215 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130627 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130702 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130718 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |