JP6377659B2 - 半導体装置及びその制御方法 - Google Patents

半導体装置及びその制御方法 Download PDF

Info

Publication number
JP6377659B2
JP6377659B2 JP2016048702A JP2016048702A JP6377659B2 JP 6377659 B2 JP6377659 B2 JP 6377659B2 JP 2016048702 A JP2016048702 A JP 2016048702A JP 2016048702 A JP2016048702 A JP 2016048702A JP 6377659 B2 JP6377659 B2 JP 6377659B2
Authority
JP
Japan
Prior art keywords
counter
operation mode
count value
semiconductor device
interrupt signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016048702A
Other languages
English (en)
Other versions
JP2017162392A (ja
Inventor
繁彰 高木
繁彰 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2016048702A priority Critical patent/JP6377659B2/ja
Priority to US15/253,796 priority patent/US10049060B2/en
Publication of JP2017162392A publication Critical patent/JP2017162392A/ja
Application granted granted Critical
Publication of JP6377659B2 publication Critical patent/JP6377659B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14Time supervision arrangements, e.g. real time clock
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3287Power saving characterised by the action undertaken by switching off individual functional units in the computer system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Description

実施形態は、半導体装置及びその制御方法に関する。
半導体装置のOS(operating system)として、RTOS(real time operating system)が知られている。RTOSは、決められた時間内に処理(タスク)が完了することを要求するOSとして、組込システム(embedded system)を中心に普及している。
特許第2806080号公報 特開2011−238152号公報 特許第4798445号公報
信頼性を向上できる半導体装置及びその制御方法を提供する。
実施形態に係る半導体装置は、第1動作モードと第1動作モードよりも消費電力の少ない第2動作モードとを有する。半導体装置は、第1動作モードの間、内部時間を更新し、第2動作モードの間、内部時間の更新を停止し、RTOS(real time operating system)稼動するCPU(central processing unit)と、周期的にカウントを繰り返し、内部時間を更新させるタイマー割り込み信号をCPUに周期的に送信する第1カウンタと、第2動作モードの間、カウント動作を行う第2カウンタと、半導体装置が第1動作モードから第2動作モードに遷移する際、第1動作モードから前記第2動作モードへの遷移開始時における第1カウンタの第1カウント値の読み出し、第1カウンタにおけるタイマー割り込み信号のマスク、及び第2カウンタにおけるカウントの開始を制御する第1回路と、半導体装置が第2動作モードから第1動作モードに遷移する際、第1カウンタにおけるタイマー割り込み信号のマスクの解除、及び第2カウンタの第2カウント値の読み出しを制御する復帰処理回路とを備える。
図1は、第1実施形態に係る半導体装置のブロック図である。 図2は、第1実施形態に係る半導体装置のフローチャートである。 図3は、第1実施形態に係る半導体装置のタイミングチャートである。 図4は、第2実施形態に係る半導体装置のフローチャートである。 図5は、第3実施形態に係る半導体装置のタイミングチャートである。
以下、実施形態につき図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
1.第1実施形態
第1実施形態に係る半導体装置及びその制御方法について説明する。以下では、半導体装置がRTOS(real time operating system)に対応したMCU(micro control unit)である場合を例に挙げて説明する。
1.1 半導体装置の構成について
まず、半導体装置の構成について説明する。
図1は、本実施形態に係る半導体装置のブロック図である。
図1に示すように、MCU1は外部デバイス100と接続され、外部デバイス100からの命令に応答して各種処理(タスク)を行う。本実施形態におけるMCU1は、タスクを実行していないときに、MCU1内の一部の回路への電源供給を停止して、低消費電力状態に遷移する機能を有する。以下、MCU1がタスクを実行している状態を「通常モード」と呼び、MCU1がタスクを実行しておらず、例えばCPU20に電源が供給されていない低消費電力状態を「低電力モード」と呼ぶ。
MCU1は、時間管理ユニット10、CPU(central processing unit)20、メモリ30、電源制御ユニット40、クロック・リセット回路50を備え、それぞれが内部バスを介して互いに接続されている。
時間管理ユニット10は、MCU1内部における時間管理に必要なカウンタの動作を制御する。例えば時間管理ユニット10は、チックtickの時間管理を行う。チックtickは、RTOSにおいて一定周期で行われるタイマー割り込み処理である。RTOSでは、チックtickに同期して、RTOSの内部時間の更新や実行タスクの切り替えやタイムアウト検出といったタスク制御が行われる。時間管理ユニット10は、チックtickの周期に同期してCPU20、すなわちRTOSへのタイマー割り込み動作を行う。また、時間管理ユニット10は、MCU1が低電力モードにある場合においても、休止せずに処理を継続することができる。
時間管理ユニット10は、第1カウンタ11、第2カウンタ12、RCT発振器13、カウンタ操作回路14、休止処理回路15、及び復帰処理回路16を含む。
第1カウンタ11は、チックtickの周期に同期した同期カウンタであり、一定周期(チックtickの周期間隔)でカウントを繰り返す。よって、第1カウンタ11は、チックtickの周期以上の分解能を有する。また、第1カウンタ11は、予め設定されたカウント値にてRTOSへのタイマー割り込み信号(以下、「tick割り込み信号」と呼ぶ)を発生させる機能を有する。
第2カウンタ12は、例えばカウンタ操作回路14、休止処理回路15、あるいは復帰処理回路16の制御により、カウントを開始あるいは停止する。例えば、第2カウンタ12は、CPU20が低電力モードにある場合に、チックtickの周期と同期して経過時間のカウントを行うインターバルカウントとして機能する。このため、第2カウンタ12は、第1カウンタと同様に、チックtickの周期以上の分解能を有する。以下では、第1カウンタ11と第2カウンタとが同じ分解能を有する場合について説明するが、第1カウンタ11の分解能と第2カウンタの分解能とは異なっていても良い。
RTC(real time counter)発振器13は、第1カウンタ11及び第2カウンタ12に、必要なクロック信号を送信する。RTC発振器13は、外部インタフェース(不図示)を含み、例えば外部に設けられた水晶発振器から入力されたクロック信号に応じて動作する。なお、RTC発振器13は、内部に非水晶振動子ベースの発振器機能を含み、それにより動作しても良い。例えば、RTC発振器13は、第1カウンタ11及び第2カウンタ12に、これらが同期してカウントアップするためのクロック信号を送信する。
カウンタ操作回路14は、第1カウンタ11及び第2カウンタ12における、カウント値のセット、カウントの開始または停止、及び割り込み信号のマスクまたはマスク解除を行う。
休止処理回路15は、CPU20からの要求に応じて、MCU1が通常モードから低電力モードに遷移する際に、必要な処理(以下、「休止処理」と呼ぶ)を行う。より具体的には、休止処理回路15は、CPU20から低電力モードに遷移する信号(以下、「休止信号」と呼ぶ)を受信すると、第1カウンタ11のカウント値を読み出してCPU20に送信する処理と、第1カウンタ11のtick割り込み信号をマスクする処理と、第2カウンタ12のカウントを開始させる処理を行う。
復帰処理回路16は、CPU20からの要求に応じて、MCU1が低電力モードから通常モードに復帰する際に、必要な処理(以下、「復帰処理」と呼ぶ)を行う。より具体的には、復帰処理回路16は、例えばCPU20から通常モードに復帰する信号(以下、「復帰信号」と呼ぶ)を受信すると、第1カウンタ11のtick割り込み信号のマスクを解除させる処理と、第2カウンタ12のカウント値を読み出してCPU20に送信する処理を行う。
CPU20は、外部デバイス100の命令に応答して、MCU1内における各種タスク制御を司る。CPU20は、RTOSを稼動する。CPU20では、RTOSにより、タスクのスケジューリングや内部時間の管理が行われている。RTOSは、時間管理ユニット10から送信されたtick割り込み信号をカウントすることにより、内部時間の更新を行う。CPU20(すなわちRTOS)は、例えば実行するタスクが無い状態が予め設定された時間継続すると、MCU1を低電力モードへと遷移させる。低電力モードの間、CPU20は休止状態となる。すなわち、CPU20は、電源供給が遮断された状態、あるいは、内部レジスタ等のデータを保持するために最小限の電力を供給されて、タスク処理を実行できない状態となる。RTOSは、休止状態の間、tick割り込み信号のカウントを実行できないため、内部時間の更新を停止する。
メモリ30は、例えばSRAMあるいはeDRAM等の半導体メモリであり、CPU20の作業領域として使用される。また、メモリ30は、各種タスクの管理テーブルあるいはプログラム等を保持する。
電源制御ユニット40は、MCU1内において必要な電圧を生成し、各回路に供給する。電源制御ユニット40は、MCU1内部の一部の回路への電源供給の停止と再開を制御することにより、低電力モードへ遷移させる機能と、通常モードに復帰させる機能を有する。より具体的には、電源制御ユニット40は、例えばCPU20より休止信号を受信すると、CPU20、メモリ30、及びクロック・リセット回路50への電源供給を停止し、低電力モードに遷移させる。また、電源制御ユニット40は、例えば外部デバイス100からの信号の受信、あるいは時間管理ユニット10からの信号に応じて、CPU20及びメモリ30へ電源の供給を再開し、通常モードに復帰させる。
クロック・リセット回路50は、例えば外部デバイス100からの指示に応じて、CPU20や他の周辺機器に対してクロック信号の供給やリセット制御を行う。
1.2 休止処理及び復帰処理について
次に、休止処理及び復帰処理の流れについて説明する。
図2は、本実施形態に係る半導体装置のフローチャートである。
図2に示すように、まずCPU20(すなわちRTOS)は、実行するタスクがない状態になると、低電力モードへの遷移を選択し、休止処理を開始する(ステップS11)。具体的には、CPU20は、時間管理ユニット10に休止信号を送信する。
次に、時間管理ユニット10は、休止信号を受信するとステップS12〜S14の処理を開始する。以下では、時間管理ユニット10がステップS12〜14の動作をほとんど同時に開始し、第1カウンタ11のカウント値が次の値に移行するまでに動作を終了する場合について説明する。なお、本実施形態における「ほとんど同時」のタイミングとは、例えば第1カウンタ11のカウント値が同じ値にある間におけるタイミングを示す。
具体的には、休止処理回路15は、休止信号を受信した際の第1カウンタ11のカウント値Xを取り込み、カウント値XをCPU20に送信する(ステップS12)。CPU20は、受信したカウント値Xを、例えばCPU20の内部レジスタ、あるいはメモリ30等に保存する。なお、休止処理回路15は、カウント値XをCPU20に送信せずに休止処理回路15の内部レジスタに保存し、復帰処理時にCPU20に送信しても良い。
また休止処理回路15は、第1カウンタ11において、CPU20へのtick割り込み信号の送信を停止あるいは無効状態にする(ステップS13)。以下、信号の送信あるいは受信を、停止あるいは無効状態にすることを「マスクする」と呼ぶ。RTOSは、第1カウンタ11よりtick割り込み信号を受信できなくなるため、内部時間の更新を停止する。以下、tick割り込み信号が無効な状態にある期間を、「tick−less期間」と呼ぶ。第1カウンタ11は、tick割り込み信号の送信をマスクするため、同期タイマーとしての機能をストップするが、tick−less期間においてもカウントを継続する。
また、休止処理回路15は、第1カウンタ11と同期させて、第2カウンタ12にカウントをスタートさせる(ステップS14)。
次に、CPU20は、カウント値Xを受信後、外部デバイス100あるいは時間管理ユニット10等からの割り込み信号の受信をマスクする(ステップS15)。なお、休止処理回路15は、カウント値Xとは別に、CPU20が割り込み信号の受信をマスクするための信号を送信しても良い。
次に、電源制御ユニット40は、CPU20からの指示に応じて、CPU20、メモリ30、及びクロック・リセット回路50への電源供給を停止する。なお、電源制御ユニット40は、電源供給を停止する代わりに、例えば通常モードよりも低く、データ保持に最低限必要な電圧を供給しても良い。これにより、MCU1は、低電力モードとなる(ステップS16)。この間、第1カウンタ11及び第2カウンタ12は、カウントを継続する。
次に、外部デバイス100からMCU1に割り込み信号、すなわちタスク実行のためのコマンド、アドレス、及びデータ信号等が入力される(ステップS17)と、MCU1は、低電力モードから通常モードへの復帰処理を開始する(ステップS18)。より具体的には、電源制御ユニット40は、例えば外部デバイス100から割り込み信号を受信すると、例えばCPU20、メモリ30、及びクロック・リセット回路50への電源供給を再開する。
次にCPU20は、電源の供給が再開され起動すると、割り込み信号のマスクを解除し、外部デバイス100あるいは時間管理ユニット10等からの割り込み信号の受信を有効な状態にする(ステップS19)。
次に、時間管理ユニット10は、CPU20からの復帰信号を受信するとステップS20及びS21の処理を開始する。以下では、時間管理ユニット10がステップS20及びS21の動作をほとんど同時に開始し、第1カウンタ11のカウント値が次の値に移行するまでに動作を終了する場合について説明する。
具体的には、復帰処理回路16は、CPU20において割り込み信号の受信が有効な状態になった後、第1カウンタ11において、tick割り込み信号のマスクを解除する(ステップS20)。第1カウンタ11は、CPU20へのtick割り込み信号の送信を再開し、同期タイマーとしの機能を再開させる。RTOSは、tick割り込み信号のカウントを再開する。
また、復帰処理回路16は、第2カウンタ12のカウント値Zを取り込み、カウント値ZをCPU20に送信する(ステップS21)。
次に、CPU20がカウント値Zを受信すると、RTOSは、カウント値X及びZを用いて、低電力モードの期間(以下、「低電力期間」と呼ぶ)の経過時間を算出し、内部時間に加算する(ステップ22)。これにより、RTOSは、内部時間と実時間のずれを補正する。
1.3 内部時間の補正について
次に、内部時間の補正について説明する。
図3は、本実施形態に係る半導体装置のタイミングチャートである。
図3の例では、第1カウンタ11のカウント値の分解能を3とし、第1カウンタ11は、2、1、0、2、1、0、…とカウントダウンを繰り返すものとする。また、第1カウンタ11は、カウント値が0から2に移行するタイミングでtick割り込み信号をCPU20に送信するものとする。なお、第1カウンタ11の分解能及びtick割り込み信号を送信するタイミングは任意に設定できる。
更に、図3の例では、第1カウンタ11のカウント値が“2”のときに、休止処理回路15が休止処理を開始する場合を示す。なお、休止処理回路15は、第1カウンタ11のいずれのカウント値においても休止処理を開始できる。
図3に示すように、休止処理回路15は、休止処理を開始したときのカウント値“2”をカウント値XとしてCPU20に送信する。そして、休止処理回路15は、第1カウンタ11におけるtick割り込み信号の送信をマスクする。これにより以降のtick割り込み信号は、CPU20に送信されない。また、休止処理回路15は、第2カウンタ12においてカウントアップを開始させる。第2カウンタ12は、第1カウンタ11と同期してカウントアップするため、実際には、第1カウンタ11の次のカウント値“1”から同期してカウントアップを開始する。その後、MCU1は、低電力モードに遷移する。
次に、通常モードへの復帰処理のタイミングについて説明する。例えばMCU1は、第2カウンタのカウント値Z−1で復帰処理を開始する。そして、復帰処理回路16は、第2カウンタ12のカウント値Zの次のカウント(図3の例では、第1カウンタ11のカウント値が“0”)のときに、復帰処理を開始する。より具体的には、復帰処理回路16は、第1カウンタ11において、カウント値“0”のときにtick割り込み信号のマスクを解除する。従って、休止処理回路15によるtick割り込み信号のマスクから、復帰処理回路16によるtick割り込み信号のマスク解除までが、tick−less期間となる。また、復帰処理回路16は、カウント値“0”のときに第2カウンタ12のカウント値Zを取り込み、CPU20に送信する。
CPU20では、RTOSがカウント値X及びZより、経過時間を算出し、これを加算することにより内部時間を補正する。より具体的には、RTOSは、tick−less期間のtick割り込み信号のカウント数を算出し、内部時間を補正する。補正するカウント数は、((3−X)+Z)/3(小数点以下切り捨て)となる。ここで分子及び分母の3は第1カウンタ11の分解能を示している。この結果を加算して、RTOSは内部時間を補正する。
1.4 本実施形態に係る効果について
本実施形態に係る構成であると、信頼性を向上できる。以下、本効果につき説明する。
RTOSを用いた低消費電力向けMCUでは、消費電力を低減する方法として、タスクを実行していないときに、MCU内の一部の回路(例えばCPU)への電源供給を停止し、低電力モードに遷移することにより消費電力を削減する方法がある。しかし、例えばCPUを休止状態にしてRTOS自体を停止させた場合、RTOSに必要な内部時間の更新も停止するため、通常モードに復帰後、内部時間と実時間にずれが生じる。
このため、RTOSは、低電力モードに遷移する休止処理の際、1.同期タイマーの停止、2.割り込み信号のマスク、3.ハードウェア機能から現時刻の取得、といった3つのタスクを順に行う。ハードウェア機能とは、例えば、MCU内部のRTC(real time counter)あるいは外部デバイスが保持する機器等である。また、RTOSは、通常モードに復帰する復帰処理の際、1.ハードウェア機能から現時刻の取得、2.休止処理時及び復帰処理時の時刻から低電力モードの間の経過時間を算出し、内部時間を補正、3.同期タイマーの再開、といった3つのタスクを順に行う。
但し、RTOSは、休止処理あるいは復帰処理を制御する場合、各タスクを順に実行する。このため、例えば休止処理において1.同期タイマー停止から3.現時刻取得までの間、あるいは、復帰処理において1.現時刻取得から3.同期タイマー再開までの間に、tick割り込み信号が発生した場合、RTOSは、tick割り込み信号を取り込むことができないため、チックtickの取りこぼしが生じ、内部時間と実時間にずれが生じる可能性がある。
これに対し、本実施形態にかかる構成では、休止処理を制御する休止処理回路15及び復帰処理を制御する復帰処理回路16を備える。そして休止処理回路15は、第1カウンタ11(同期タイマー)におけるカウント値の取得、tick割り込み信号のマスク、第2カウンタ12のカウント開始をほとんど同時に行う。また、復帰処理回路16は、tick割り込み信号のマスク解除、第2カウンタ12のカウント値の取得をほとんど同時に行う。これにより、休止処理及び復帰処理におけるtickの取りこぼしを抑制することができ、通常モード復帰後の内部時間と実時間のずれを抑制することができる。従って、RTOSにおける時間制御の信頼性を向上でき、半導体装置の信頼性を向上することができる。
更に本実施形態に係る構成では、低電力モードにおいて、CPU及びメモリへの電源供給を停止できるため、半導体装置の消費電力を削減できる。
更に本実施形態に係る構成では、消費電力を削減できるため、例えば電池のように容量が固定の電源を用いた場合、使用期間を長くすることができる。
2.第2実施形態
次に、第2実施形態に係る半導体装置及びその制御方法について説明する。第1実施形態と異なる点は、第2カウンタ12のカウント値に応じて、復帰処理回路16が復帰処理を実行する点である。以下、第1実施形態と異なる点についてのみ説明する。
2.1 半導体装置の構成について
まず、半導体装置の構成について説明する。全体の構成は、第1実施形態の図1と同じである。以下、各回路において、第1実施形態と異なる点についてのみ説明する。
第2カウンタ12は、休止処理回路15の制御により、予め設定されたカウント値Zからカウントダウンを開始する。そして、第2カウンタ12は、予め設定されたカウント値(例えばカウント“0”)に達した場合、例えばCPU20等への割り込み信号を発生させる機能を有する。より具体的には、例えば、低電力モードにおいて第2カウンタ12のカウント値がオーバーフローしてしまうと、内部時間の正確な補正ができなくなる。このため、第2カウンタ12は予め設定されたカウント値に達すると、復帰処理回路16、CPU20、あるいは電源制御ユニット40等に割り込み信号を送信する。そして、この割り込み信号に応じて、MCU1は通常モードに復帰する。なお、本実施形態では、第2カウンタ12がカウントダウンする場合を例に説明するが、第2カウンタ12の設定は任意に変更できる。
CPU20は、第2カウンタ12から割り込み信号を受信すると復帰処理を開始する。また、CPU20は、第2カウンタ12から割り込み信号を受信した場合、内部時間の更新を行った後、再度低電力モードへの遷移を開始する。
2.2 休止処理及び復帰処理について
本実施形態に係る休止処理及び復帰処理の流れについて説明する。
図4は、本実施形態に係る半導体装置のフローチャートである。
図4に示すように、ステップS11からステップS16までの処理は、第1実施形態の図2と同じである。
次に、外部デバイス100あるいは第2カウンタ12から電源制御ユニット40に割り込み信号が送信される(ステップS17’)と、MCU1は、低電力モードから通常モードへの復帰処理を開始する(ステップS18)。
ステップS19からステップS22における復帰処理は、図2と同じである。
次に、CPU20が外部デバイス100からの割り込み信号により通常モードに復帰した場合(ステップS23_No)、RTOSは、外部デバイス100からの割り込み信号に応じてタスクを再開する。
他方で、CPU20が第2カウンタ12からの割り込み信号により通常モードに復帰した場合(ステップS23_Yes)、RTOSは、外部デバイス100からの割り込み信号を受信していないか確認する。
そして、RTOSは、外部デバイス100からの割り込み信号を受信している場合(ステップS24_Yes)、外部デバイス100からの割り込み信号に応じてタスクを再開する。
また、CPU20は、外部デバイス100からの割り込み信号を受信していない場合(ステップS24_No)、ステップS11に戻り、再度低電力モードへの遷移を開始する。
2.3 内部時間の補正について
本実施形態に係る内部時間の補正について説明する。
図5は、本実施形態に係る半導体装置のタイミングチャートである。
図5に示すように、休止処理回路15は、休止処理を開始したときのカウント値“2”をカウント値XとしてCPU20に送信する。そして、休止処理回路15は、第1カウンタ11におけるtick割り込み信号をマスクする。
また、休止処理回路15は、第2カウンタ12においてカウントダウンを開始させる。第2カウンタ12は、第1カウンタ11と同期してカウントダウンするため、実際には、第1カウンタ11の次のカウント値“1”から同期してカウントダウンを開始する。このときの第2カウンタ12のカウント値をZとする。その後、MCU1は、低電力モードに遷移する。
次に、通常モードへの復帰処理のタイミングについて説明する。例えば第2カウンタ12は、カウント値が“0”になると、CPU20、あるいは電源制御ユニット40等へ割り込み信号を送信する。なお、第2カウンタ12は、カウント値“0”以降もカウントを継続する。
MCU1は、第2カウンタ12の割り込み信号に応じて復帰処理を開始する。そして、復帰処理回路16は、第2カウンタ12のカウント値が“−3”のときに、処理を開始する。より具体的には、復帰処理回路16は、第2カウンタ12において、カウント値“−3”のときに第2カウンタ12のカウント値“−2”を取り込み、これをカウント値YとしてCPU20に送信する。
RTOSは、カウント値X、Y及びZより、経過時間を算出する。補正するカウント数は、((3−X)+(Z+1−Y))/3となる。ここで分子及び分母の3は第1カウンタ11の分解能を示している。この結果を加算して、RTOSは内部時間を補正する。
2.4 本実施形態に係る効果について
本実施形態に係る構成であると、第1実施形態と同様の効果を得ることができる。
更に、本実施形態に係る構成であると、低電力モード中においても、定期的に通常モードに復帰し、内部時間の補正と、第2カウンタ12のカウント値のリセットができる。このため、第2カウンタ12においてカウント値のオーバーフローを抑制できる。従って、カウント値のオーバーフローによる内部時間の補正ミスを抑制することができる。
更に、本実施形態では、第2カウンタ12のカウント値を定期的にリセットできるため、カウント数の最大値を大きくする必要が無く、第2カウンタ12を小型化できる。従って、第2カウンタの回路面積を小さくでき、半導体装置のチップ面積増大を抑制できる。
更に、本実施形態では、内部時間の補正と、第2カウンタ12のカウント値のリセットが定期的に行われるため、低電力モードが長期的に続く場合においても、内部時間の補正ミスを抑制することができる。
3.変形例等
上記実施形態に係る半導体装置は、第1動作モード(通常モード)と第1動作モードよりも消費電力の少ない第2動作モード(低電力モード)とを有する。半導体装置は、第1動作モードの間、内部時間を更新し、第2動作モードの間、内部時間の更新を停止するRTOSが稼働するCPU(20@図1)と、周期的にカウントを繰り返し、内部時間を更新させるタイマー割り込み信号(tick割り込み信号)をCPUに周期的に送信する第1カウンタ(11@図1)と、第2動作モードの間、カウント動作を行う第2カウンタ(12@図1)と、第1動作モードから第2動作モードに遷移する際(休止処理)、半導体装置が第1動作モードから前記第2動作モードへの遷移開始時における第1カウンタの第1カウント値(X)の読み出し、第1カウンタにおけるタイマー割り込み信号のマスク、及び第2カウンタにおけるカウントの開始を制御する第1回路(15@図1)と、半導体装置が第2動作モードから第1動作モードに遷移する際(復帰処理)、第1カウンタにおけるタイマー割り込み信号のマスクの解除、及び第2カウンタの第2カウント値(Z)の読み出しを制御する第2回路(16@図1)とを備える。
上記実施形態を適用することにより、信頼性を向上できる半導体装置を提供できる。なお、実施形態は上記説明した形態に限定されるものではなく、種々の変形が可能である。
例えば上記実施形態において、休止処理回路15及び復帰処理回路16は、これらの機能を有する1つの回路であっても良い。
例えば上記実施形態において、時間管理ユニット10は、カウンタを3つ以上備えても良い。例えば第3カウンタを設ける。そして、第2カウンタは、一定周期でカウントを繰り返すものとする。第3カウンタは、第2カウンタのカウント値のサイクル数をカウントするものとしても良い。これにより、低電力モードの間のカウント数(経過時間)を増加させることができる。
例えば上記実施形態において、休止処理回路15が、CPU20に割り込み信号をマスクさせるための信号を送信しても良い。同様に復帰処理回路16が、CPU20に割り込み信号のマスクを解除させるための信号を送信しても良い。
例えば上記実施形態は、MCUに限定されず、内部時間の管理が必要な半導体装置において適用できる。
更に、上記実施形態における「接続」とは、間に例えばトランジスタあるいは抵抗等、他の何かを介在させて間接的に接続されている状態も含む。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
1…MCU、10…時間管理ユニット、11…第1カウンタ、12…第2カウンタ、13…RTC発振器、14…カウンタ操作回路、15…休止処理回路、16…復帰処理回路、20…CPU、30…メモリ、40…電源制御ユニット、50…クロック・リセット回路、100…外部デバイス。

Claims (8)

  1. 第1動作モードと前記第1動作モードよりも消費電力の少ない第2動作モードとを有する半導体装置であって、
    前記第1動作モードの間、内部時間を更新し、前記第2動作モードの間、前記内部時間の更新を停止し、RTOS(real time operating system)稼動するCPU(central processing unit)と、
    周期的にカウントを繰り返し、前記内部時間を更新させる割り込み信号を前記CPUに周期的に送信する第1カウンタと、
    前記第2動作モードの間、カウント動作を行う第2カウンタと、
    前記半導体装置が前記第1動作モードから前記第2動作モードに遷移する際、前記第1動作モードから前記第2動作モードへの遷移開始時における前記第1カウンタの第1カウント値の読み出し、前記第1カウンタにおける前記割り込み信号のマスク、及び前記第2カウンタにおけるカウントの開始を制御する第1回路と、
    前記半導体装置が前記第2動作モードから前記第1動作モードに遷移する際、前記第1カウンタにおける前記割り込み信号の前記マスクの解除、及び前記第2カウンタの第2カウント値の読み出しを制御する第2回路と
    を備えることを特徴とする半導体装置。
  2. 前記RTOSに基づいて前記CPUは、前記半導体装置が前記第2動作モードから前記第1動作モードに遷移する際、前記第1カウント値及び前記第2カウント値を用いて、前記内部時間の補正を行う
    ことを特徴とする請求項1記載の半導体装置。
  3. 前記第1回路は、前記第1カウント値の前記読み出し、前記割り込み信号の前記マスク、及び前記第2カウンタの前記カウントを、前記第1カウンタのカウント値が同じときに開始する
    ことを特徴とする請求項1または2に記載の半導体装置。
  4. 前記第2回路は、前記割り込み信号の前記マスクの前記解除、及び前記第2カウンタの前記第2カウント値の前記読み出しを、前記第1カウンタのカウント値が同じときに開始する
    ことを特徴とする請求項1から3のいずれか1つに記載の半導体装置。
  5. 前記第2回路は、前記第2カウンタのカウント値が予め設定された値に達した場合、前記半導体装置を前記第2動作モードから前記第1動作モードに遷移させる
    ことを特徴とする請求項1から4のいずれか1つに記載の半導体装置。
  6. 第1動作モードと第1動作モードよりも消費電力の少ない第2動作モードとを有する半導体装置の制御方法であって、
    前記半導体装置が前記第1動作モードから前記第2動作モードに遷移する場合に、
    第1回路が、CPU上で稼動されるRTOSに基づいて管理される内部時間を更新させる割り込み信号を前記CPUに周期的に送信する第1カウンタから、前記第1動作モードから前記第2動作モードへの遷移開始時における第1カウント値を読み出す工程と、
    前記第1回路が、前記第1カウンタにおいて前記割り込み信号をマスクする工程と、
    前記第1回路が、前記第2動作モードの間カウント動作を行う第2カウンタに、カウントを開始させる工程とを備え、
    前記半導体装置が前記第2動作モードから前記第1動作モードに遷移する場合に、
    第2回路が、前記第1カウンタにおいて前記割り込み信号の前記マスクを解除する工程と、
    前記第2回路が、前記第2カウンタから、前記第2動作モードから前記第1動作モードへの遷移開始時における第2カウント値を読み出す工程と
    を備えることを特徴とする半導体装置の制御方法。
  7. 前記第1回路が、前記第1カウント値を読み出す前記工程と、
    前記第1回路が、前記割り込み信号をマスクする前記工程と、
    前記第1回路が、前記第2カウンタに前記カウントを開始させる前記工程と
    を前記第1カウンタのカウント値が同じときに開始する
    ことを特徴とする請求項6記載の半導体装置の制御方法。
  8. 前記第2回路が、前記割り込み信号の前記マスクを解除する前記工程と、
    前記第2回路が、前記第2カウント値を読み出す前記工程と
    を前記第1カウンタのカウント値が同じときに開始する
    ことを特徴とする請求項6または7に記載の半導体装置の制御方法。
JP2016048702A 2016-03-11 2016-03-11 半導体装置及びその制御方法 Active JP6377659B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016048702A JP6377659B2 (ja) 2016-03-11 2016-03-11 半導体装置及びその制御方法
US15/253,796 US10049060B2 (en) 2016-03-11 2016-08-31 Semiconductor device and control method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016048702A JP6377659B2 (ja) 2016-03-11 2016-03-11 半導体装置及びその制御方法

Publications (2)

Publication Number Publication Date
JP2017162392A JP2017162392A (ja) 2017-09-14
JP6377659B2 true JP6377659B2 (ja) 2018-08-22

Family

ID=59786609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016048702A Active JP6377659B2 (ja) 2016-03-11 2016-03-11 半導体装置及びその制御方法

Country Status (2)

Country Link
US (1) US10049060B2 (ja)
JP (1) JP6377659B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109144680A (zh) * 2017-06-27 2019-01-04 阿里巴巴集团控股有限公司 一种时钟滴答中断设置方法及装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5231872A (en) * 1991-02-21 1993-08-03 Ttc/Truck Tech Corp. Tire monitoring apparatus and method
JP2806080B2 (ja) 1991-06-18 1998-09-30 松下電器産業株式会社 リアルタイムクロック制御方法
JP2877582B2 (ja) * 1991-09-27 1999-03-31 株式会社東芝 ポータブルコンピュータ
DE69522633T2 (de) * 1994-10-19 2002-07-04 Advanced Micro Devices Inc Integrierte Prozessorsysteme für tragbare Informationsgeräte
US5926640A (en) * 1996-11-01 1999-07-20 Digital Equipment Corporation Skipping clock interrupts during system inactivity to reduce power consumption
KR19980044732A (ko) * 1996-12-07 1998-09-05 김광호 컴퓨터 시스템에서의 dpms 모드 표시장치 및 표시방법
US6237420B1 (en) * 1998-12-21 2001-05-29 Texas Instruments Incorporated Differential oil pressure control apparatus and method
JP2001282398A (ja) * 2000-03-31 2001-10-12 Fuji Xerox Co Ltd ネットワーク情報処理装置及びプリンタ装置
JP3437174B2 (ja) * 2001-04-12 2003-08-18 沖電気工業株式会社 省電力化集積回路および省電力化集積回路の制御方法
JP4147087B2 (ja) * 2002-10-29 2008-09-10 株式会社ルネサステクノロジ 情報処理通信装置
JP3846504B2 (ja) * 2005-01-07 2006-11-15 オンキヨー株式会社 低消費電力装置
JP4798445B2 (ja) 2006-08-14 2011-10-19 富士ゼロックス株式会社 省電力制御方法、画像形成装置およびプログラム
JP2008221795A (ja) 2007-03-15 2008-09-25 Seiko Epson Corp ヘッドメンテナンス方法
JP4782050B2 (ja) * 2007-03-15 2011-09-28 株式会社沖データ 印刷装置
US8543850B2 (en) * 2008-10-01 2013-09-24 Rohm Co., Ltd. Electronic device
JP2011238152A (ja) 2010-05-13 2011-11-24 Mitsubishi Electric Corp プロセッサ装置及び計算機装置
US8892923B2 (en) * 2011-12-20 2014-11-18 Arm Limited Data processing apparatus and method for maintaining a time count value in normal and power saving modes of operation
JP6218486B2 (ja) * 2013-08-05 2017-10-25 キヤノン株式会社 印刷装置とその制御方法、及びプログラム
JP6102626B2 (ja) * 2013-08-08 2017-03-29 富士ゼロックス株式会社 省電力制御装置、印刷装置及びプログラム
TWI549449B (zh) * 2014-11-12 2016-09-11 宏碁股份有限公司 網路連線維護方法及電腦系統

Also Published As

Publication number Publication date
JP2017162392A (ja) 2017-09-14
US10049060B2 (en) 2018-08-14
US20170262393A1 (en) 2017-09-14

Similar Documents

Publication Publication Date Title
JP4535170B2 (ja) マイクロコンピュータシステム
JP5610566B2 (ja) 半導体装置及びデータ処理システム
US8819401B2 (en) Semiconductor device and reset control method in semiconductor device
JP6377659B2 (ja) 半導体装置及びその制御方法
JP2006079345A (ja) マイクロコンピュータ
JP5324340B2 (ja) マイクロコンピュータ
JP2019028651A (ja) 同期リセット回路とその制御方法
US9223573B2 (en) Data processing device and method of controlling the same
TW201813303A (zh) 用於產生時脈之電子電路及其方法
JP4616054B2 (ja) 測定システム
JP6396352B2 (ja) 半導体装置
JP4219601B2 (ja) 情報処理装置
US10460772B2 (en) Semiconductor device
JP5830038B2 (ja) 仮想計算機システム、デバイス共有制御方法、プログラム、及び集積回路
JP2011008346A (ja) 半導体集積回路
JP2003270371A (ja) コンピュータシステムの時計装置
JP2010067030A (ja) 航海機器
KR20150058618A (ko) 실시간 임베디드 시스템에서의 지연 보상 방법 및 그 장치
TWI418153B (zh) 可根據時脈訊號自動發射無線訊號之無線發射晶片
US20110239018A1 (en) Microcomputer and control method thereof
JP2019109743A (ja) リセット供給装置およびリセット供給装置の制御方法
KR20150115634A (ko) 모뎀 시스템 온 칩에서의 전력 절감을 위해 중앙 처리 유닛 아이들 패턴을 예측하기 위한 방법 및 장치
JP4501823B2 (ja) 割り込み信号制御装置、割り込み信号制御方法及び割り込み信号制御プログラム
JPS62272314A (ja) マイクロコンピユ−タ
JP2015203928A (ja) 電子制御装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170911

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170912

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180626

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180725

R150 Certificate of patent or registration of utility model

Ref document number: 6377659

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150