JP2877582B2 - ポータブルコンピュータ - Google Patents
ポータブルコンピュータInfo
- Publication number
- JP2877582B2 JP2877582B2 JP3249140A JP24914091A JP2877582B2 JP 2877582 B2 JP2877582 B2 JP 2877582B2 JP 3249140 A JP3249140 A JP 3249140A JP 24914091 A JP24914091 A JP 24914091A JP 2877582 B2 JP2877582 B2 JP 2877582B2
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- timer
- cpu
- timer interrupt
- rtc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Power Sources (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ハードウェア割込みに
より、通常動作モードと低消費電流モードとが切替え可
能なＣＰＵを備えたポータブルコンピュータに関する。
より、通常動作モードと低消費電流モードとが切替え可
能なＣＰＵを備えたポータブルコンピュータに関する。
【０００２】
【従来の技術】従来、携行の容易なパーソナルコンピュ
ータに於いては、商用交流電源（例えばAC100v）を使用
することなく、内蔵バッテリィで動作可能なラップトッ
プタイプ、ブックタイプ等の可搬形パーソナルコンピュ
ータが広く普及してきた。この種、内蔵バッテリィで動
作可能なパーソナルコンピュータに於いて、無駄な電力
消費を抑制する技術の一つに、ＣＰＵスリープと称され
る技術がある。
ータに於いては、商用交流電源（例えばAC100v）を使用
することなく、内蔵バッテリィで動作可能なラップトッ
プタイプ、ブックタイプ等の可搬形パーソナルコンピュ
ータが広く普及してきた。この種、内蔵バッテリィで動
作可能なパーソナルコンピュータに於いて、無駄な電力
消費を抑制する技術の一つに、ＣＰＵスリープと称され
る技術がある。
【０００３】このＣＰＵスリープ方式の一例として、処
理速度が遅くてもユーザに影響を与えないとき、例えば
キー入力を待っているときに、ＨＬＴ命令を実行するＣ
ＰＵスリープ方式がある。
理速度が遅くてもユーザに影響を与えないとき、例えば
キー入力を待っているときに、ＨＬＴ命令を実行するＣ
ＰＵスリープ方式がある。
【０００４】このＣＰＵスリープ方式では、ＨＬＴ命令
を実行すると、バスをアクセスしなくなるため、バスを
ドライブすることによる電力消費がなくなり、従ってＣ
ＰＵの消費電流が減少される。この際、ＣＰＵは、ＨＬ
Ｔ命令を実行すると、ハードウェア割込みが発生するま
で、バスをアクセスしないＨＬＴ（HALT）状態が続く。
を実行すると、バスをアクセスしなくなるため、バスを
ドライブすることによる電力消費がなくなり、従ってＣ
ＰＵの消費電流が減少される。この際、ＣＰＵは、ＨＬ
Ｔ命令を実行すると、ハードウェア割込みが発生するま
で、バスをアクセスしないＨＬＴ（HALT）状態が続く。
【０００５】システムタイマ割込み、キーボード割込み
等のハードウェア割込みが発生すると、ＨＬＴ命令が解
除されて、ＣＰＵは消費電流の少ないモードから通常の
コマンド処理モードに復帰する。
等のハードウェア割込みが発生すると、ＨＬＴ命令が解
除されて、ＣＰＵは消費電流の少ないモードから通常の
コマンド処理モードに復帰する。
【０００６】上記したようなＨＬＴ命令によるＣＰＵス
リープ機能をもつパーソナルコンピュータに於いては、
通常、ＰＩＴ（Programmable Interval Timer ）と称さ
れるシステムタイマによりハードウェア割込みが発生す
るが、従来のシステム構成に於いては、上記したスリー
プ効果が十分に発揮されないという問題がある。
リープ機能をもつパーソナルコンピュータに於いては、
通常、ＰＩＴ（Programmable Interval Timer ）と称さ
れるシステムタイマによりハードウェア割込みが発生す
るが、従来のシステム構成に於いては、上記したスリー
プ効果が十分に発揮されないという問題がある。
【０００７】即ち、従来のパーソナルコンピュータ、例
えば従来のＩＢＭーＰＣ／ＡＴ互換のパーソナルコンピ
ュータでは、システムタイマのハードウェア上の理由か
ら、５５ms毎に１回の割合でシステムタイマによるハー
ドウェア割込み（システムタイマ割込み）が発生するよ
うになっている。このことは、上記ＨＬＴ命令の実行に
よる消費電流の少ないモードになっても、その低消費電
流モードは５５msしか続かないことになる。従って、従
来では、余程頻繁にＨＬＴ命令を実行するプログラムで
ない限り、スリープの効果は少ない。
えば従来のＩＢＭーＰＣ／ＡＴ互換のパーソナルコンピ
ュータでは、システムタイマのハードウェア上の理由か
ら、５５ms毎に１回の割合でシステムタイマによるハー
ドウェア割込み（システムタイマ割込み）が発生するよ
うになっている。このことは、上記ＨＬＴ命令の実行に
よる消費電流の少ないモードになっても、その低消費電
流モードは５５msしか続かないことになる。従って、従
来では、余程頻繁にＨＬＴ命令を実行するプログラムで
ない限り、スリープの効果は少ない。
【０００８】
【発明が解決しようとする課題】上記したように、従来
では、ＨＬＴ命令の実行による消費電流の少ないモード
になっても、そのモードは、システムタイマ割込みによ
る、５５msという比較的短い周期で解除されてしまうこ
とから、十分なスリープ効果を期待できないという問題
があった。
では、ＨＬＴ命令の実行による消費電流の少ないモード
になっても、そのモードは、システムタイマ割込みによ
る、５５msという比較的短い周期で解除されてしまうこ
とから、十分なスリープ効果を期待できないという問題
があった。
【０００９】本発明は上記実情に鑑みなされたもので、
ＨＬＴ命令の実行によるＣＰＵスリープ機能をもつポー
タブルコンピュータに於いて、既存の実装ハードウェア
機能を有効に用いて、スリープ効果を高め、無駄な電力
消費を抑えて、内蔵バッテリィの駆動可能時間を延長で
きるポータブルコンピュータを提供することを目的とす
る。
ＨＬＴ命令の実行によるＣＰＵスリープ機能をもつポー
タブルコンピュータに於いて、既存の実装ハードウェア
機能を有効に用いて、スリープ効果を高め、無駄な電力
消費を抑えて、内蔵バッテリィの駆動可能時間を延長で
きるポータブルコンピュータを提供することを目的とす
る。
【００１０】
【課題を解決するための手段】本発明は、ＨＬＴ命令を
実行する前に、システムタイマの割込みを無効にし、既
存のハードウェア構成要素であるＲＴＣ（Real-Time Cl
ock ）タイマの一定周期（Periodic）割込みを５００ms
周期で有効にする手段と、ＨＬＴ命令の実行後にシステ
ムタイマの割込みを有効にし、ＲＴＣ（Real-Time Cloc
k ）タイマの一定周期（Periodic）割込みを無効にする
手段とを設けて、ＨＬＴ命令の実行時間を長くする。
実行する前に、システムタイマの割込みを無効にし、既
存のハードウェア構成要素であるＲＴＣ（Real-Time Cl
ock ）タイマの一定周期（Periodic）割込みを５００ms
周期で有効にする手段と、ＨＬＴ命令の実行後にシステ
ムタイマの割込みを有効にし、ＲＴＣ（Real-Time Cloc
k ）タイマの一定周期（Periodic）割込みを無効にする
手段とを設けて、ＨＬＴ命令の実行時間を長くする。
【００１１】
【作用】ＣＰＵはキー入力割込みがあるか否かをチェッ
クし、キー入力割込みがないとき、システムタイマの割
込み（５５ms周期）を無効にし、代ってＲＴＣタイマの
周期的割込み（５００ms周期）を有効として、ＨＬＴ命
令を実行する。その後、ＲＴＣタイマの割込みを含むハ
ードウェア割込みが発生すると、ＨＬＴ命令を解除し、
システムタイマの割込み（５５ms周期）を有効にする。
このようなＨＬＴ命令の実行によるＣＰＵスリープ処理
機能によって、スリープ効果を高め、ＣＰＵの無駄な電
力消費を抑えて、内蔵バッテリィの駆動時間を延長でき
る。
クし、キー入力割込みがないとき、システムタイマの割
込み（５５ms周期）を無効にし、代ってＲＴＣタイマの
周期的割込み（５００ms周期）を有効として、ＨＬＴ命
令を実行する。その後、ＲＴＣタイマの割込みを含むハ
ードウェア割込みが発生すると、ＨＬＴ命令を解除し、
システムタイマの割込み（５５ms周期）を有効にする。
このようなＨＬＴ命令の実行によるＣＰＵスリープ処理
機能によって、スリープ効果を高め、ＣＰＵの無駄な電
力消費を抑えて、内蔵バッテリィの駆動時間を延長でき
る。
【００１２】
【実施例】以下図面を参照して本発明の一実施例を説明
する。図１は本発明の一実施例による構成を示すブロッ
ク図である。
する。図１は本発明の一実施例による構成を示すブロッ
ク図である。
【００１３】図１に於いて、１１はシステム全体の制御
を司るＣＰＵであり、ここではＢＩＯＳーＲＯＭ１２に
格納されたシステム制御プログラムに含まれるキー入力
判別処理ルーチンの実行時に於いて、図２に示すよう
な、ＨＬＴ命令の実行に伴うタイマ割込みの切換え制御
（システムタイマ割込み／ＲＴＣタイマ割込み）を実行
する。
を司るＣＰＵであり、ここではＢＩＯＳーＲＯＭ１２に
格納されたシステム制御プログラムに含まれるキー入力
判別処理ルーチンの実行時に於いて、図２に示すよう
な、ＨＬＴ命令の実行に伴うタイマ割込みの切換え制御
（システムタイマ割込み／ＲＴＣタイマ割込み）を実行
する。
【００１４】１２はシステムバス１０を介してＣＰＵ１
１によりアクセスされるＢＩＯＳ（基本入出力プログラ
ム）を格納したＢＩＯＳーＲＯＭであり、ここではシス
テム制御プログラム内に図２に示すようなキー入力判別
処理を実行するサブルーチンをもつ。
１によりアクセスされるＢＩＯＳ（基本入出力プログラ
ム）を格納したＢＩＯＳーＲＯＭであり、ここではシス
テム制御プログラム内に図２に示すようなキー入力判別
処理を実行するサブルーチンをもつ。
【００１５】１３はシステムタイマ（ＰＩＴ）であり、
ＣＰＵ１１の制御の下に設定周期で割込みを発生するも
ので、ここでは５５ms周期でタイマ割込み（割込み要求
信号IRQ０）を発生する。
ＣＰＵ１１の制御の下に設定周期で割込みを発生するも
ので、ここでは５５ms周期でタイマ割込み（割込み要求
信号IRQ０）を発生する。
【００１６】１４はＲＴＣタイマであり、ＲＴＣレジス
タ４１の設定内容に従うタイマカウントを実行するもの
で、ここでは、図２に示すＨＬＴ命令の実行に際し、Ｃ
ＰＵ１１の制御の下に、ＲＴＣレジスタ４１に５００ms
の割込み周期が設定され、この設定に従い、５００msの
周期的タイマ割込み（割込み要求信号 IRQ８）を発生す
る。
タ４１の設定内容に従うタイマカウントを実行するもの
で、ここでは、図２に示すＨＬＴ命令の実行に際し、Ｃ
ＰＵ１１の制御の下に、ＲＴＣレジスタ４１に５００ms
の割込み周期が設定され、この設定に従い、５００msの
周期的タイマ割込み（割込み要求信号 IRQ８）を発生す
る。
【００１７】１５はキーボードコントローラ（ＫＢＣ）
であり、キーボード（ＫＢ）上でキー入力があると、割
込み要求信号（ IRQ１）をアクティブにし、ＣＰＵ１１
にキー入力割込みがあったことを知らせる。
であり、キーボード（ＫＢ）上でキー入力があると、割
込み要求信号（ IRQ１）をアクティブにし、ＣＰＵ１１
にキー入力割込みがあったことを知らせる。
【００１８】１６は割込みコントローラであり、ＣＰＵ
１１の制御の下に、ある特定のハードウェア割込みを無
効化できる。ここでは、ハードウェア割込みとして、本
発明に直接関係する、システムタイマ１３からの割込み
要求信号（ IRQ０）と、ＲＴＣタイマ１４からの割込み
要求信号（ IRQ８）と、キーボードコントローラ１５か
らの割込み要求信号（ IRQ１）とを選択的に示してい
る。この割込みコントローラ１６で受け付けたハードウ
ェア割込み（ＩＮＴ）は割込み要求ラインを介してＣＰ
Ｕ１１に送出される。図２は上記実施例に於けるＢＩＯ
ＳーＲＯＭ１２内に格納された、キー入力判別処理を実
行するサブルーチンの処理フローを示すフローチャート
である。
１１の制御の下に、ある特定のハードウェア割込みを無
効化できる。ここでは、ハードウェア割込みとして、本
発明に直接関係する、システムタイマ１３からの割込み
要求信号（ IRQ０）と、ＲＴＣタイマ１４からの割込み
要求信号（ IRQ８）と、キーボードコントローラ１５か
らの割込み要求信号（ IRQ１）とを選択的に示してい
る。この割込みコントローラ１６で受け付けたハードウ
ェア割込み（ＩＮＴ）は割込み要求ラインを介してＣＰ
Ｕ１１に送出される。図２は上記実施例に於けるＢＩＯ
ＳーＲＯＭ１２内に格納された、キー入力判別処理を実
行するサブルーチンの処理フローを示すフローチャート
である。
【００１９】図２に於いて、Ｓ1 はキー入力割込みの有
無を判断するステップであり、キーボードコントローラ
１５からキー入力割込みがあったか否か、即ち割込み要
求信号（ IRQ１）がアクティブになっているか否かをチ
ェックする。
無を判断するステップであり、キーボードコントローラ
１５からキー入力割込みがあったか否か、即ち割込み要
求信号（ IRQ１）がアクティブになっているか否かをチ
ェックする。
【００２０】Ｓ2 は上記キー入力割込みの有無判断（ス
テップＳ1 ）でキー入力割込みがなかったとき、即ち割
込み要求信号（ IRQ１）がインアクティブであるとき、
上記システムタイマ割込み（５５ms）より大きな所定の
周期で、ＲＴＣタイマ１４より、周期的割込みを発生す
るように、ＲＴＣタイマ１４のレジスタ設定を行なうス
テップであり、ここではＲＴＣタイマ１４内のＲＴＣレ
ジスタ４１に、５００ms周期で割込みが発生するよう所
定のタイマカウント値をセットする。
テップＳ1 ）でキー入力割込みがなかったとき、即ち割
込み要求信号（ IRQ１）がインアクティブであるとき、
上記システムタイマ割込み（５５ms）より大きな所定の
周期で、ＲＴＣタイマ１４より、周期的割込みを発生す
るように、ＲＴＣタイマ１４のレジスタ設定を行なうス
テップであり、ここではＲＴＣタイマ１４内のＲＴＣレ
ジスタ４１に、５００ms周期で割込みが発生するよう所
定のタイマカウント値をセットする。
【００２１】Ｓ3 はシステムタイマ１３からの割込み
（５５ms）を無効にし、ＲＴＣタイマ１４からの周期的
割込み（５００ms）を有効にするように、割込みコント
ローラ１６のレジスタ設定を行なうステップであり、Ｃ
ＰＵ１１の制御の下に、割込みコントローラ１６内の割
込みマスクレジスタ６１に、システムタイマ１３の割込
み（５５ms）を無効にし、ＲＴＣタイマ１４の周期的割
込み（５００ms）を有効にするレジスタ値（ハードウェ
アの許可／禁止を示すビット値）が設定される。Ｓ4 は
ＨＬＴ命令を実行するステップである。
（５５ms）を無効にし、ＲＴＣタイマ１４からの周期的
割込み（５００ms）を有効にするように、割込みコント
ローラ１６のレジスタ設定を行なうステップであり、Ｃ
ＰＵ１１の制御の下に、割込みコントローラ１６内の割
込みマスクレジスタ６１に、システムタイマ１３の割込
み（５５ms）を無効にし、ＲＴＣタイマ１４の周期的割
込み（５００ms）を有効にするレジスタ値（ハードウェ
アの許可／禁止を示すビット値）が設定される。Ｓ4 は
ＨＬＴ命令を実行するステップである。
【００２２】Ｓ5 はシステムタイマ１３からの割込み
（５５ms）を有効にし、ＲＴＣタイマ１４からの周期的
割込み（５００ms）を無効にするように、割込みコント
ローラ１６のレジスタ設定を行なうステップであり、Ｃ
ＰＵ１１の制御の下に、割込みコントローラ１６内の割
込みマスクレジスタ６１に、システムタイマ１３の割込
み（５５ms）を有効にし、ＲＴＣタイマ１４の周期的割
込み（５００ms）を無効にするレジスタ値（ハードウェ
アの許可／禁止を示すビット値）が設定される。
（５５ms）を有効にし、ＲＴＣタイマ１４からの周期的
割込み（５００ms）を無効にするように、割込みコント
ローラ１６のレジスタ設定を行なうステップであり、Ｃ
ＰＵ１１の制御の下に、割込みコントローラ１６内の割
込みマスクレジスタ６１に、システムタイマ１３の割込
み（５５ms）を有効にし、ＲＴＣタイマ１４の周期的割
込み（５００ms）を無効にするレジスタ値（ハードウェ
アの許可／禁止を示すビット値）が設定される。
【００２３】Ｓ6 は上記キー入力割込みの有無判断（ス
テップＳ1 ）でキー入力割込みがあったとき、即ち割込
み要求信号（ IRQ１）がアクティブであるとき、上記キ
ーボードコントローラ１５よりキーコードをリードする
ステップである。
テップＳ1 ）でキー入力割込みがあったとき、即ち割込
み要求信号（ IRQ１）がアクティブであるとき、上記キ
ーボードコントローラ１５よりキーコードをリードする
ステップである。
【００２４】図３は上記ＲＴＣタイマ１４に設けられる
ＲＴＣレジスタ４１の構成を示す図であり、ここではＲ
ＴＣレジスタ４１が、図３（ａ）に示すＲＴＣレジスタ
Ａ（４１１）と図３（ｂ）に示すＲＴＣレジスタＢ（４
１２）とで構成される。
ＲＴＣレジスタ４１の構成を示す図であり、ここではＲ
ＴＣレジスタ４１が、図３（ａ）に示すＲＴＣレジスタ
Ａ（４１１）と図３（ｂ）に示すＲＴＣレジスタＢ（４
１２）とで構成される。
【００２５】図３（ａ）に示すＲＴＣレジスタＡ（４１
１）に於いて、最上位ビット（ＭＳＢ＝ビット７）の
［ＵＩＰ］は、タイマのアップデートが行なわれている
か否かを示すビット情報であり、ここでは“１”のと
き、タイマのアップデートが行なわれているか又は開始
直前にあることを示し、“０”のとき、アップデートが
行なわれていないことを示す。ビット６〜４の［ＤＶ
２］〜［ＤＶ０］は、ＲＴＣタイマ１４の基本周波数を
示す設定情報である。
１）に於いて、最上位ビット（ＭＳＢ＝ビット７）の
［ＵＩＰ］は、タイマのアップデートが行なわれている
か否かを示すビット情報であり、ここでは“１”のと
き、タイマのアップデートが行なわれているか又は開始
直前にあることを示し、“０”のとき、アップデートが
行なわれていないことを示す。ビット６〜４の［ＤＶ
２］〜［ＤＶ０］は、ＲＴＣタイマ１４の基本周波数を
示す設定情報である。
【００２６】ビット３〜０の［ＲＳ３］〜［ＲＳ０］
は、ＲＴＣタイマ１４の周期的（Periodic）割込みの周
期を示す設定情報であり、ここでは、ＲＳ３，ＲＳ２，
ＲＳ１，ＲＳ０＝“１１１１”のとき、割込み周期「５
００ms」を示している。
は、ＲＴＣタイマ１４の周期的（Periodic）割込みの周
期を示す設定情報であり、ここでは、ＲＳ３，ＲＳ２，
ＲＳ１，ＲＳ０＝“１１１１”のとき、割込み周期「５
００ms」を示している。
【００２７】この実施例に於いては、図２のステップＳ
2 に於いて、割込み周期「５００ms」を指定する、ＲＳ
３，ＲＳ２，ＲＳ１，ＲＳ０＝“１１１１”のビット情
報がセットされる。その他の各ビット情報の詳細はここ
では省略する。
2 に於いて、割込み周期「５００ms」を指定する、ＲＳ
３，ＲＳ２，ＲＳ１，ＲＳ０＝“１１１１”のビット情
報がセットされる。その他の各ビット情報の詳細はここ
では省略する。
【００２８】図３（ｂ）に示すＲＴＣレジスタＢ（４１
２）に於いて、ビット７の［ＳＥＴ］は、アップデート
サイクルであるか否かを示すビット情報であり、“１”
のとき、アップデートサイクルを中断して、データ設定
を可能とする。
２）に於いて、ビット７の［ＳＥＴ］は、アップデート
サイクルであるか否かを示すビット情報であり、“１”
のとき、アップデートサイクルを中断して、データ設定
を可能とする。
【００２９】ビット６の［ＰＩＥ］は、周期的（Period
ic）割込み要求を許可／禁止するビット情報であり、
“１”のとき、周期的割込み要求を許可し、“０”のと
き、周期的割込み要求を禁止する。
ic）割込み要求を許可／禁止するビット情報であり、
“１”のとき、周期的割込み要求を許可し、“０”のと
き、周期的割込み要求を禁止する。
【００３０】ビット５の［ＡＩＥ］は、アラーム割込み
要求を許可／禁止するビット情報である。ビット４の
［ＵＩＥ］は、アップデート割込み要求を許可／禁止す
るビット情報である。ビット３の［ＳＱＷＥ］は、図３
に示すＲＴＣレジスタＡ（４１１）のＲＳビットで指定
された周波数のスクウェアウェーブの出力を許可／禁止
するビット情報である。ビット２の［ＤＭ］は、時間と
カレンダの表示をバイナリ形式とするかＢＣＤ形式とす
るかを指定するビット情報である。ビット１の［24／1
2］は、２４時間／１２時間モードを指定するビット情
報である。ビット０の［ＤＳＥ］は、夏時間更新を許可
／禁止するビット情報である。その他の各ビット情報の
詳細はここでは省略する。
要求を許可／禁止するビット情報である。ビット４の
［ＵＩＥ］は、アップデート割込み要求を許可／禁止す
るビット情報である。ビット３の［ＳＱＷＥ］は、図３
に示すＲＴＣレジスタＡ（４１１）のＲＳビットで指定
された周波数のスクウェアウェーブの出力を許可／禁止
するビット情報である。ビット２の［ＤＭ］は、時間と
カレンダの表示をバイナリ形式とするかＢＣＤ形式とす
るかを指定するビット情報である。ビット１の［24／1
2］は、２４時間／１２時間モードを指定するビット情
報である。ビット０の［ＤＳＥ］は、夏時間更新を許可
／禁止するビット情報である。その他の各ビット情報の
詳細はここでは省略する。
【００３１】図４は割込みコントローラ１６に設けられ
る割込みマスクレジスタ６１の構成を示す図であり、こ
こでは図４（ａ）に示すマスクレジスタＡ（６１１）と
図４（ｂ）に示すマスクレジスタＢ（６１２）とで構成
され、ハードウェア割込み要求を発生する周辺機器と予
め対応付けされた各ビットが、それぞれハードウェア割
込みの許可／禁止を指定するもので、ここでは、“１”
のとき、対応するハードウェア割込みを禁止し、“０”
のとき同割込みを許可する。
る割込みマスクレジスタ６１の構成を示す図であり、こ
こでは図４（ａ）に示すマスクレジスタＡ（６１１）と
図４（ｂ）に示すマスクレジスタＢ（６１２）とで構成
され、ハードウェア割込み要求を発生する周辺機器と予
め対応付けされた各ビットが、それぞれハードウェア割
込みの許可／禁止を指定するもので、ここでは、“１”
のとき、対応するハードウェア割込みを禁止し、“０”
のとき同割込みを許可する。
【００３２】図４（ａ）に示すマスクレジスタＡ（６１
１）に於いて、ビット７の［ＰＲ１］は、プリンタ１の
割込みを許可／禁止するビット情報である。ビット６の
［ＦＤＤ］は、フロッピーディスクドライブ（ＦＤＤ）
の割込みを許可／禁止するビット情報である。ビット５
の［ＰＲ２］は、プリンタ２の割込みを許可／禁止する
ビット情報である。ビット４，ビット３の［ＣＯＭ
１］，［ＣＯＭ２］は、通信レベル１，通信レベル２の
各割込みを許可／禁止するビット情報である。ビット２
の［ＰＩＣ２］は、割込みコントローラ１６とは別の割
込みコントローラ２（図示せず）の割込みを許可／禁止
するビット情報である。ビット１の［ＫＢ］は、キーボ
ード割込みを許可／禁止するビット情報である。
１）に於いて、ビット７の［ＰＲ１］は、プリンタ１の
割込みを許可／禁止するビット情報である。ビット６の
［ＦＤＤ］は、フロッピーディスクドライブ（ＦＤＤ）
の割込みを許可／禁止するビット情報である。ビット５
の［ＰＲ２］は、プリンタ２の割込みを許可／禁止する
ビット情報である。ビット４，ビット３の［ＣＯＭ
１］，［ＣＯＭ２］は、通信レベル１，通信レベル２の
各割込みを許可／禁止するビット情報である。ビット２
の［ＰＩＣ２］は、割込みコントローラ１６とは別の割
込みコントローラ２（図示せず）の割込みを許可／禁止
するビット情報である。ビット１の［ＫＢ］は、キーボ
ード割込みを許可／禁止するビット情報である。
【００３３】ビット０の［ＳＴＭＲ］は、システムタイ
マ割込みを許可／禁止するビット情報であり、“１”の
とき、システムタイマ１３からのタイマ割込み（５５m
s）が禁止され、“０”のとき、同割込みが許可され
る。
マ割込みを許可／禁止するビット情報であり、“１”の
とき、システムタイマ１３からのタイマ割込み（５５m
s）が禁止され、“０”のとき、同割込みが許可され
る。
【００３４】この実施例では、図２のステップＳ3 に於
いて、“１”が設定されて、システムタイマ１３からの
割込み（５５ms）が禁止され（割込み要求信号 IRQ０が
無効となり）、ステップＳ5 に於いて、“０”が設定さ
れて、同割込みが許可される（割込み要求信号 IRQ０が
有効となる）。
いて、“１”が設定されて、システムタイマ１３からの
割込み（５５ms）が禁止され（割込み要求信号 IRQ０が
無効となり）、ステップＳ5 に於いて、“０”が設定さ
れて、同割込みが許可される（割込み要求信号 IRQ０が
有効となる）。
【００３５】マスクレジスタＢ（６１２）に於いて、ビ
ット６の［ＨＤＤ］は、ハードディスク（ＨＤＤ）割込
みを許可／禁止するビット情報である。ビット５の［Ｎ
ＤＰ］は、数値演算プロセッサの割込みを許可／禁止す
るビット情報である。
ット６の［ＨＤＤ］は、ハードディスク（ＨＤＤ）割込
みを許可／禁止するビット情報である。ビット５の［Ｎ
ＤＰ］は、数値演算プロセッサの割込みを許可／禁止す
るビット情報である。
【００３６】ビット０の［ＲＴＣ］は、ＲＴＣタイマ割
込みを許可／禁止するビット情報であり、“１”のと
き、ＲＴＣタイマ１４からの周期的タイマ割込み（５０
０ms）が禁止され、“０”のとき、同割込みが許可され
る。
込みを許可／禁止するビット情報であり、“１”のと
き、ＲＴＣタイマ１４からの周期的タイマ割込み（５０
０ms）が禁止され、“０”のとき、同割込みが許可され
る。
【００３７】この実施例では、図２のステップＳ3 に於
いて、“０”が設定されて、ＲＴＣタイマ１４からの周
期的割込み（５００ms）が許可され（割込み要求信号 I
RQ８が有効となり）、図２のステップＳ5 に於いて、
“１”が設定されて、同割込みが禁止される（割込み要
求信号 IRQ８が無効となる）。図５は上記実施例の要部
の構成を簡潔に示すブロック図であり、上記図１と同一
部分には同一符号を付しその説明を省略する。ここで上
記図１乃至図５を参照して本発明の一実施例を説明す
る。
いて、“０”が設定されて、ＲＴＣタイマ１４からの周
期的割込み（５００ms）が許可され（割込み要求信号 I
RQ８が有効となり）、図２のステップＳ5 に於いて、
“１”が設定されて、同割込みが禁止される（割込み要
求信号 IRQ８が無効となる）。図５は上記実施例の要部
の構成を簡潔に示すブロック図であり、上記図１と同一
部分には同一符号を付しその説明を省略する。ここで上
記図１乃至図５を参照して本発明の一実施例を説明す
る。
【００３８】ＣＰＵ１１がキー入力待ち状態にあると
き、ＢＩＯＳーＲＯＭ１２に格納された図２に示すキー
入力判別処理ルーチンに従う処理が実行され、キー入力
割込みが有るか否かがチェックされる（図２ステップＳ
1 ）。
き、ＢＩＯＳーＲＯＭ１２に格納された図２に示すキー
入力判別処理ルーチンに従う処理が実行され、キー入力
割込みが有るか否かがチェックされる（図２ステップＳ
1 ）。
【００３９】ここで、キーボードコントローラ１５から
キー入力割込みが発生していると、即ち、割込み要求信
号（ IRQ１）がアクティブになっていると、ＣＰＵ１１
は、キーボードコントローラ１５よりキーコードをリー
ドして、キー入力待ちファンクションを終了する（図２
ステップＳ6 ）。
キー入力割込みが発生していると、即ち、割込み要求信
号（ IRQ１）がアクティブになっていると、ＣＰＵ１１
は、キーボードコントローラ１５よりキーコードをリー
ドして、キー入力待ちファンクションを終了する（図２
ステップＳ6 ）。
【００４０】又、キーボードコントローラ１５からキー
入力割込みが発生していないとき、即ち割込み要求信号
（ IRQ１）がインアクティブ状態にあるときは、ＲＴＣ
タイマ１４のＲＴＣレジスタ４１に５００ms周期で割込
みが発生するよう所定のタイマカウント値をセットする
（図２ステップＳ2 ）。即ち、図３（ａ）に示すＲＴＣ
レジスタＡ（４１１）のビット３〜０に、割込み周期
「５００ms」を指定する、ＲＳ３，ＲＳ２，ＲＳ１，Ｒ
Ｓ０＝“１１１１”のビット情報を設定する。
入力割込みが発生していないとき、即ち割込み要求信号
（ IRQ１）がインアクティブ状態にあるときは、ＲＴＣ
タイマ１４のＲＴＣレジスタ４１に５００ms周期で割込
みが発生するよう所定のタイマカウント値をセットする
（図２ステップＳ2 ）。即ち、図３（ａ）に示すＲＴＣ
レジスタＡ（４１１）のビット３〜０に、割込み周期
「５００ms」を指定する、ＲＳ３，ＲＳ２，ＲＳ１，Ｒ
Ｓ０＝“１１１１”のビット情報を設定する。
【００４１】その後、システムタイマ割込みを無効（デ
ィセーブル）にし、代わってＲＴＣタイマ割込みを有効
（イネーブル）にして、周期的なハードウェア割込みの
周期を５５msから５００msに切り換え、ＨＬＴ命令を実
行する（図２ステップＳ3 ，Ｓ4 ）。
ィセーブル）にし、代わってＲＴＣタイマ割込みを有効
（イネーブル）にして、周期的なハードウェア割込みの
周期を５５msから５００msに切り換え、ＨＬＴ命令を実
行する（図２ステップＳ3 ，Ｓ4 ）。
【００４２】即ち、この際は、割込みコントローラ１６
に設けられた割込みマスクレジスタＡ（６１１）のビッ
ト０に、ＳＴＭＲ＝“１”を設定し、割込みマスクレジ
スタＢ（６１２）のビット０に、ＲＴＣ＝“０”を設定
して、システムタイマ１３からのタイマ割込み（５５m
s）に代わって、ＲＴＣタイマ１４からの周期的割込み
（５００ms）を有効にした後、ＨＬＴ命令を実行する。
に設けられた割込みマスクレジスタＡ（６１１）のビッ
ト０に、ＳＴＭＲ＝“１”を設定し、割込みマスクレジ
スタＢ（６１２）のビット０に、ＲＴＣ＝“０”を設定
して、システムタイマ１３からのタイマ割込み（５５m
s）に代わって、ＲＴＣタイマ１４からの周期的割込み
（５００ms）を有効にした後、ＨＬＴ命令を実行する。
【００４３】このハードウェア割込みの５５msから５０
０msへの切り換え後に於けるＨＬＴ命令の実行によっ
て、ＣＰＵ１１の消費電流を従来の５５ms周期一定のと
きと比較して大幅に低減できる。
０msへの切り換え後に於けるＨＬＴ命令の実行によっ
て、ＣＰＵ１１の消費電流を従来の５５ms周期一定のと
きと比較して大幅に低減できる。
【００４４】このＨＬＴ命令によるＨＬＴ状態は、割込
みコントローラ１６からハードウェア割込み（ＩＮＴ）
が発生することにより解除されるが、周期的割込みの周
期は５００msであるため、ＨＬＴ状態は最長５００ms続
く。
みコントローラ１６からハードウェア割込み（ＩＮＴ）
が発生することにより解除されるが、周期的割込みの周
期は５００msであるため、ＨＬＴ状態は最長５００ms続
く。
【００４５】ＨＬＴ命令が解除されると、システムタイ
マ割込みを有効（イネーブル）にし、代わってＲＴＣタ
イマ割込みを無効（ディセーブル）にして、周期的なハ
ードウェア割込みの周期を５００msから５５msに切り換
えて、再びキー入力判別を行なう（図２ステップＳ5 ，
Ｓ1 ）。
マ割込みを有効（イネーブル）にし、代わってＲＴＣタ
イマ割込みを無効（ディセーブル）にして、周期的なハ
ードウェア割込みの周期を５００msから５５msに切り換
えて、再びキー入力判別を行なう（図２ステップＳ5 ，
Ｓ1 ）。
【００４６】即ち、この際は、割込みコントローラ１６
に設けられた割込みマスクレジスタＡ（６１１）のビッ
ト０に、ＳＴＭＲ＝“０”を設定し、割込みマスクレジ
スタＢ（６１２）のビット０に、ＲＴＣ＝“１”を設定
して、ＲＴＣタイマ１４からの周期的割込み（５００m
s）に代わって、システムタイマ１３からのタイマ割込
み（５５ms）を有効にした後、再びキー入力判別を行な
う。
に設けられた割込みマスクレジスタＡ（６１１）のビッ
ト０に、ＳＴＭＲ＝“０”を設定し、割込みマスクレジ
スタＢ（６１２）のビット０に、ＲＴＣ＝“１”を設定
して、ＲＴＣタイマ１４からの周期的割込み（５００m
s）に代わって、システムタイマ１３からのタイマ割込
み（５５ms）を有効にした後、再びキー入力判別を行な
う。
【００４７】このように、ＨＬＴ命令によるＨＬＴ状態
下での周期的割込みの周期を５５msから５００msに切り
換えて、ＨＬＴ命令の実行時間を延ばす機能構成とした
ことにより、ＣＰＵスリープ効果を高めることができ、
ＣＰＵの無駄な電力消費を抑えて内蔵バッテリィの駆動
時間を延長できる。
下での周期的割込みの周期を５５msから５００msに切り
換えて、ＨＬＴ命令の実行時間を延ばす機能構成とした
ことにより、ＣＰＵスリープ効果を高めることができ、
ＣＰＵの無駄な電力消費を抑えて内蔵バッテリィの駆動
時間を延長できる。
【００４８】尚、上記した実施例に於いては、パーソナ
ルコンピュータを例にとって説明したが、例えばワード
プロセッサ等、他のポータブル形コンピュータ機器に於
いても全く同様に適用できる。
ルコンピュータを例にとって説明したが、例えばワード
プロセッサ等、他のポータブル形コンピュータ機器に於
いても全く同様に適用できる。
【００４９】又、上記した実施例のＣＰＵスリープ機構
を、例えばＣＰＵクロック周波数を落とすことで低電力
消費モードに切り換えるＣＰＵスリープ機構と併用する
ことにより、ＣＰＵの無駄な電力消費をより大幅に低減
できる。
を、例えばＣＰＵクロック周波数を落とすことで低電力
消費モードに切り換えるＣＰＵスリープ機構と併用する
ことにより、ＣＰＵの無駄な電力消費をより大幅に低減
できる。
【００５０】
【発明の効果】以上詳記したように本発明によれば、ハ
ードウェア割込みにより、通常動作モードと低消費電流
モードとが切替え可能なＣＰＵを備えたポータブルコン
ピュータに於いて、一定周期の第１のタイマ割込み（例
えば５５ms周期）を発生する第１のタイマと、この第１
のタイマ割込みより長い一定周期の第２のタイマ割込み
（例えば５００ms周期）を発生する第２のタイマと、上
記各タイマ割込みを個別に許可／禁止制御するタイマ割
込み切替え手段をもつ割込みコントローラと、上記ＣＰ
Ｕが低消費電流モードにあるとき上記第１のタイマ割込
みを禁止し、上記ＣＰＵが通常動作モードにあるとき、
上記第１のタイマ割込みを許可するタイマ割込み制御手
段とを備えて、ＨＬＴ命令の実行時間を延ばす構成とし
たことにより、ＣＰＵスリープ効果を高めることがで
き、ＣＰＵの無駄な電力消費を抑えて内蔵バッテリィの
駆動時間を延長できる。
ードウェア割込みにより、通常動作モードと低消費電流
モードとが切替え可能なＣＰＵを備えたポータブルコン
ピュータに於いて、一定周期の第１のタイマ割込み（例
えば５５ms周期）を発生する第１のタイマと、この第１
のタイマ割込みより長い一定周期の第２のタイマ割込み
（例えば５００ms周期）を発生する第２のタイマと、上
記各タイマ割込みを個別に許可／禁止制御するタイマ割
込み切替え手段をもつ割込みコントローラと、上記ＣＰ
Ｕが低消費電流モードにあるとき上記第１のタイマ割込
みを禁止し、上記ＣＰＵが通常動作モードにあるとき、
上記第１のタイマ割込みを許可するタイマ割込み制御手
段とを備えて、ＨＬＴ命令の実行時間を延ばす構成とし
たことにより、ＣＰＵスリープ効果を高めることがで
き、ＣＰＵの無駄な電力消費を抑えて内蔵バッテリィの
駆動時間を延長できる。
【図１】本発明の一実施例による構成を示すブロック
図。
図。
【図２】上記実施例に於けるＢＩＯＳーＲＯＭ内に格納
された、キー入力判別処理を実行するサブルーチンの処
理フローを示すフローチャート。
された、キー入力判別処理を実行するサブルーチンの処
理フローを示すフローチャート。
【図３】上記実施例に於けるＲＴＣレジスタの構成を示
す図。
す図。
【図４】上記実施例に於ける割込みマスクレジスタの構
成を示す図。
成を示す図。
【図５】上記実施例の要部の構成を簡潔に示すブロック
図。
図。
１０…システムバス、１１…ＣＰＵ、１２…ＢＩＯＳー
ＲＯＭ、１３…システムタイマ、１４…ＲＴＣタイマ、
１５…キーボードコントローラ、１６…割込みコントロ
ーラ、４１…ＲＴＣレジスタ、６１…割込みマスクレジ
スタ。
ＲＯＭ、１３…システムタイマ、１４…ＲＴＣタイマ、
１５…キーボードコントローラ、１６…割込みコントロ
ーラ、４１…ＲＴＣレジスタ、６１…割込みマスクレジ
スタ。
Claims (3)
- 【請求項１】 ハードウェア割込みにより、通常動作モ
ードと低消費電流モードとが切替え可能なＣＰＵを備え
たポータブルコンピュータに於いて、一定周期の第１の
タイマ割込みを発生する第１のタイマと、この第１のタ
イマ割込みより長い一定周期の第２のタイマ割込みを発
生する第２のタイマと、上記各タイマ割込みを個別に許
可／禁止制御するタイマ割込み切替え手段をもつ割込み
コントローラと、上記ＣＰＵが低消費電流モードにある
とき上記第１のタイマ割込みを禁止し、上記ＣＰＵが通
常動作モードにあるとき、上記第１のタイマ割込みを許
可するタイマ割込み制御手段とを具備してなることを特
徴とするポータブルコンピュータ。 - 【請求項２】 上記割込みコントローラのタイマ割込み
切替え手段は、更に、上記ＣＰＵが低消費電力モードに
ある時、上記第１のタイマ割込みを禁止し、上記第２の
タイマ割込みを許可する為の設定情報を格納する割込み
マスクレジスタを具備し、上記割込みマスクレジスタに
格納された設定情報に従い、割込み信号の発生を制御す
ることを特徴とした請求項１記載の電源制御装置。 - 【請求項３】 上記割込みコントローラのタイマ割込み
切替え手段は、更に、上記ＣＰＵが通常動作モードにあ
る時、上記第２のタイマ割込みを禁止し、上記第１のタ
イマ割込みを許可する為の設定情報を格納する割込みマ
スクレジスタを具備し、上記割込みマスクレジスタに格
納された設定情報に従い、割込み信号の発生を制御する
ことを特徴とした請求項１記載の電源制御装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3249140A JP2877582B2 (ja) | 1991-09-27 | 1991-09-27 | ポータブルコンピュータ |
| PCT/JP1992/001219 WO1993006543A1 (en) | 1991-09-27 | 1992-09-25 | Portable computer having function of switching over cpu clock |
| DE4244858A DE4244858A1 (de) | 1991-09-27 | 1992-09-25 | Tragbarer Rechner mit Funktion zum Umschalten des CPU-Taktes |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3249140A JP2877582B2 (ja) | 1991-09-27 | 1991-09-27 | ポータブルコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0588797A JPH0588797A (ja) | 1993-04-09 |
| JP2877582B2 true JP2877582B2 (ja) | 1999-03-31 |
Family
ID=17188521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3249140A Expired - Fee Related JP2877582B2 (ja) | 1991-09-27 | 1991-09-27 | ポータブルコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2877582B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5568607A (en) * | 1994-08-19 | 1996-10-22 | International Data Matrix, Inc. | Apparatus, systems and methods for controlling power consumption in a selectively enabled processing system |
| JP6377659B2 (ja) | 2016-03-11 | 2018-08-22 | 株式会社東芝 | 半導体装置及びその制御方法 |
-
1991
- 1991-09-27 JP JP3249140A patent/JP2877582B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0588797A (ja) | 1993-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970006390B1 (ko) | 컴퓨터 시스템의 전력 소모 감소 장치 | |
| US5560024A (en) | Computer power management system | |
| JP3855172B2 (ja) | プロセッサ、記憶装置および周辺装置を含むシステムを動作させる方法 | |
| US6105142A (en) | Intelligent power management interface for computer system hardware | |
| KR0172003B1 (ko) | 컴퓨터 시스템 및 그 제어방법 | |
| JP3106401B2 (ja) | 情報処理システム | |
| JPH0458047B2 (ja) | ||
| JP3102455B2 (ja) | 情報処理システム | |
| JP2000010907A (ja) | 情報処理装置 | |
| JP3344544B2 (ja) | コンピュータシステム | |
| EP0421431B1 (en) | A computer system with a sleep function | |
| JP2877582B2 (ja) | ポータブルコンピュータ | |
| US6526514B1 (en) | Method and apparatus for power management interrupt processing in a computing system | |
| JPH08297530A (ja) | コンピュータシステム、そのサスペンド方法およびそのレジューム方法 | |
| JP2003241862A (ja) | 情報処理システムおよびそのステート遷移制御方法 | |
| JPH05189100A (ja) | 情報処理装置 | |
| JP2000100054A (ja) | 二次記憶装置 | |
| JPH11338640A (ja) | コンピュータシステムおよびデータ転送制御方法 | |
| JPH01175015A (ja) | パーソナルワードプロセッサ | |
| JPH05273950A (ja) | 画像表示装置 | |
| JP2959655B2 (ja) | 電池駆動型コンピュータの制御方法 | |
| JPH0883133A (ja) | コンピュータシステム及びそのクロック制御方法 | |
| JPH0566863A (ja) | 情報処理装置 | |
| JPH08272494A (ja) | 誤動作防止装置 | |
| JP4018167B2 (ja) | プリンタクロック制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |