JPH04127210A - 低消費電力プロセッサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は命令プログラムを実行するプロセッサに係わり
、特にポータプル用などの電池動作で低消費電力化が必
要なプロセッサに関する。

〔従来の技術〕

プロセッサの低消費電力化について対策した例として、
特開平１−２０６４２２号公報に述べられているように
、入力信号の有無により、演算回路に印加する電源電圧
を変化させるものがある。すなわち、入出力回路のみで
処理が可能で、演算回路を動作させる必要のないときは
、電源電圧を低くして消費電力を抑えようとするもので
ある。消費電力は電源電圧の２乗にほぼ比例するので低
消費電力化に有効である。

また、特開昭６３−３０９２０号に述べられているよう
に、消費電力によるモードの切替を設け、低消費電力モ
ード時にはクロックの周波数を下げて全体の消費電力を
抑えるものもある。この方式は、演算速度も低消費電力
モード時に遅くなるが、消費電力はクロック周波数にほ
ぼ比例して減少する。

これと類似して、スリーブモード等のモード切替を設け
て、スリーブモードの時にはインターフェイス回路のみ
動作し、他のクロックを停止するプロセッサもある。こ
の方式は、動作モードでは消費電力は変化しないが、ス
リーブモードでは１桁程度消費電力を低減できる。

〔発明が解決しようとする課題〕

従来のプロセッサでは、低消費電力動作のときに電源電
圧を低下させるのみで、クロックは定常的に供給してい
た。すると、電源電圧の低下により消費電力は減少する
が、クロックによる無駄なスイッチングは残るため、無
駄な電力を消費する。

従って、電源電圧を低下させても、十分な低消費電力化
は得られないという問題点があった。

一方、半導体集積回路の大集積化が可能になるに伴い、
プロセッサの中に多様な機能が組み込まれるようになっ
ている。デジタルフィルタ、Ａ／Ｄ変換器などの専用回
路２乗算器、アドレス専用演算器、さらには主演算器自
体が複数個存在する並列演算器も可能になっている。こ
のような大規模プロセッサの低消費電力化には、入力の
有無のみで制御するのでは不十分であり、もっと木目の
細かい制御が必要となる。

また、プロセッサ全体のクロックの周波数を低くするこ
とは、とりも直さず演算速度の低下を意味するので、高
速化と相反するという問題点がある。

モード切替はスリーブモード時には大きく消費電力が減
少するが、その命令は、外部信号かプログラム上の命令
でなければならず、１命令ごとの細かい制御はできない
。さらに、プロセッサ全体がスリーブモードに入るため
、次の処理に入るための立ち上げに時間がかかるという
問題点があった。また、動作モードの時の消費電力はま
ったく低減できないという問題点もあった。

本発明の目的は、命令プログラムの実行に関与する回路
ブロックにのみクロックを供給する制御回路を設けるこ
とにより、従来にない低消費電力化を可能にすることで
ある。

〔課題を解決するための手段〕

上記目的は、命令プログラムのコードをデコードして、
動作に関与する回路ブロックを判別し、これにより、動
作に関与する回路ブロックのみにクロックを供給する制
御回路を設けることにより達成される。

通常、低消費電力用プロセッサにはＣＭＯ８回路が用い
られる。この回路は、スイッチングしなければ、電源電
圧とは無関係に、電力をほとんど消費しない特長がある
。従って、使用しない回路ブロックへのクロックの供給
を停止すれば、そのブロックでは電力をほとんど消費し
ない。また、命令コードをデコードすることにより、使
用する回路ブロックを細かく判別できるため、使用しな
い回路ブロックに無駄なりロックを供給し、消費電力を
増加させることもない。

〔作用〕

まず命令コードをデコードすることにより、次のマシン
サイクルでどの回路ブロックが動作するかが判明し、こ
れから各ブロックへのクロック供給を制御する信号を作
る。この制御信号により、クロック制御回路を制御して
、動作する回路ブロックにのみクロックを供給する。こ
れにより、クロックによる無駄なスイッチングをする回
路が無くなり、低消費電力化が図れる。

〔実施例〕

以下に、本発明の実施例を図面を用いて説明する。第１
図は本発明の第１の実施例を示すブロック図である。こ
こでは、プロセッサの回路ブロックをＡＬＵ、ＭＵＬＴ
　（乗算器）、メモリ回路。

専用処理回路、インターフェイス回路１，２の６ブロツ
クに分けている。命令デコーダで発生する各回路ブロッ
クへのクロックの供給を制御する信号１によりクロック
供給制御回路が動作する。これにより動作する回路ブロ
ックのみにクロッフカ供給されて動作する。他の回路ブ
ロックはクロックが供給されないため、ＣＭＯ８回路の
特徴としてほとんど電力を消費しない。各ブロック内の
レジスタはスタティック構成にしで、クロック停止時に
もデータを保持するように注意する必要がある。プログ
ラムが入力待ち状態になったときにはインターフェイス
回路のみにクロックを供給し、入力が入った時にクロッ
ク供給制御回路に制御信号３を送る。この制御信号によ
り、すでにデコードされているクロックの必要な回路ブ
ロックへクロック供給が開始される。

命令コードの構造の例を第２図に示す。命令コードは通
常このように各演算に必要な動作を演算器、メモリ等の
回路ブロックごとにビットが分けられており、各ブロッ
クごとの動作がコードになっている。従って、各回路ブ
ロックの動作に対応するビットをデコードすることによ
り、クロック制御信号が得られる。例えば、ＡＬＵや乗
算器に関しては、ＮＯＰ　（何もしない）命令のときは
、クロックを供給しない。メモリに関しては、読み書き
の命令が無いときはクロックを供給しない。

■／○（インターフェイス）回路は外部からのデータを
取り込まず、出方もしないときにはクロックを供給しな
い、このように、命令コードをデコードすれば、どこが
動作するかは自明である。第３図は命令コードのデコー
ドを簡略化するため、命令コードにクロック制御用の専
用ビットを設けた例である。これにより、クロック専用
にデコードをせずに直接クロックを制御できる。

クロック供給制御回路の実施例を第４図に示す。

インターフェイス回路からの制御信号３は、通常はハイ
レベルであり、入力待ち状態でローレベルにセットされ
る。入力が入るとこの制御信号がハイレベルに変化して
、命令デコーダからの制御信号にしたがって、クロック
が各回路ブロックへ供給される。クロック供給停止時に
は、クロック信号線はハイレベルがローレベルの設計時
に定めたいずれか一方にに固定する必要がある。すなわ
ち、各回路ブロックにタロツク信号線を通して中間電位
が供給されると、ＣＭＯ５回路に貫通電流が流九のを防
止するためである。

本発明を並列演算器に適応した例を図５に示す。

このように演算器が多数ある場合でも、命令プログラム
に従ってクロックの供給を制御することにより、動作し
ていないプロセッサユニットに無駄なりロックを供給す
ることが無く、従って無駄な電力消費もなくすことがで
きる。また、並列演算器の場合はジョブの分割により、
各演算器の処理時間が異なるのが通常である。この時、
早く処理が終わった演算器は処理終了の制御信号をクロ
ック制御回路に送り、クロックの供給を止める。各演算
器の処理結果が揃うまでの間、無駄な消費電力を無くす
ことができる。

〔発明の効果〕

本発明によれば、プログラム命令実行に関与しない回路
ブロックにはクロックを供給しないので、その回路ブロ
ックの消費電力はほぼゼロとなり、無駄な消費電力を低
減することができる。また、１命令ごとに実行に関与す
る回路ブロックを判断してクロックの供給を制御してい
るので、木目の細かい制御が可能となり、消費電力の低
減も大きくなる。さらに、モード切替時のような次の処
理までの立ち上げ時間も不要である。動作状態にありな
がら、消費電力を最大限に低減することが可能になる。

ＣＭＯ５の１μｍ技術を用い、電源電圧５ｖ、マシンサ
イクル２０ＭＨｚの３２ビツトマイコンに本発明を用い
た場合と従来例の消費電力の比較を表１に示す、このマ
イコンの最大の消費電力は２Ｗであり、その内訳はＡＬ
Ｕで３０％、キャッシュメモリで３０％、インターフェ
イス回路で３０％、デコーダで１０％である。従来例で
もＮＯＰ命令（何の処理もしない）ではＡＬＵの演算が
行なわれず、インターフェイス回路も用いていないが、
ＡＬＵ、インターフェイス回路にもクロックは供給され
ているので、動作時の約１／２の電力を消費している。

従ってＮＯＰ命令でも全体の消費電力は３０％程度しか
減少しない９本発明では、ＮＯＰ命令でキャッシュメモ
リをアクセスしてデコードした後は、他の回路はクロッ
クの供給を停止して完全に停止するので、全体の消費電
力は約６０％減少する。

メモリから２つのデータを読みだして、加算して、外部
に出力するプログラムを行なったときの本発明の消費電
力をは、従来例よりも約２割低減する。これは、各マシ
ンサイクルごとに実行される命令で使用されない回路ブ
ロックが存在するためである。本発明では、デコーダと
キャッシュメモリは常に使用するが（全消費電力の４０
％）。

データの読みだしにはＡＬＵが関与しないので消費電力
は全消費電力の７０％、加算時にはインターフェイスが
関与しないので７０％、外部に出力するときはＡＬＵが
関与しないので７０％、従って、平均としても全消費電
力の７０％の消費電力となる。従来例ではクロックが供
給されるため、使わない回路でも動作時の約１７２の電
力を消費するため、加算時の消費電力は全消費電力の８
５％程度なる。

表１ 本発明による消費電力の低減

【図面の簡単な説明】

第１図は本発明の第１の実施例のブロックダイアグラム
を示す。 第２図は命令コードをデコードしてクロック制御信号を
発生させる原理を示す。 第３図は命令コードにクロック専用のビットを設けた例
を示す。 第４図はクロック供給制御回路の実施例を示す。 第５図は本発明を並列演算器に適応した第２の実施例を
示す。 １・・・クロック制御信号、２・・・クロック信号、３
・・・入力信号によるクロック制御信号、４・・・各回
路ブロックへのクロック信号、５・・・ＡＬＵ部クロッ
ク制御信号、６・・・ＭＵＬＴ　（乗算器）部クロック
制御信号、７・・・メモリ部クロック制御信号、８・・
・インターフェイス（Ｉｌｏ）部クロック制御信号、９
・・・専用処理回路部クロック制御信号、１０・・・Ａ
ＬＵ部クコクロック制御用ビット１・・・ＭＵＬＴ部ク
ロツクロック制御用ビット・・・メモリ部クロック制御
用ビット、１３・・・各演算器からの処理終了信号。

Claims (1)

1. 【特許請求の範囲】 １、命令プログラムを実行するプロセッサにおいて、命
   令プログラムの実行に関与する回路を判別し、前記命令
   プログラムの実行に関与する回路のみにクロックを供給
   する制御回路を設けたことを特徴とするプロセッサ。 ２、請求範囲第１項のプロセッサにおいて、入力待ち状
   態時には、インターフェイスのみにクロックを供給し、
   入力信号が入ったときに他の回路にクロックの供給を開
   始する制御回路を設けたことを特長とするプロセッサ。 ３、２つ以上の演算器からなるプロセッサにおいて、各
   演算器の演算時のみに各プロセッサユニットにクロック
   を供給する制御回路を設けたことを特徴とするプロセッ
   サ。 ４、請求範囲第１項から第３項のプロセッサにおいて、
   命令コードの中に、クロックの供給を制御する専用ビッ
   トを設け、これにより各回路へのクロック供給を制御す
   る回路を設けたことを特徴とするプロセッサ。 ５、請求範囲第１項から第３項のプロセッサにおいて、
   クロック供給を制御される回路内のレジスタをスタティ
   ック構成にすることを特徴とするプロセッサ。