JP2006180486A - パワーダウンモードでレギュレータによる電力消耗を防止する電子装置及び電力消耗防止方法 - Google Patents

パワーダウンモードでレギュレータによる電力消耗を防止する電子装置及び電力消耗防止方法 Download PDF

Info

Publication number
JP2006180486A
JP2006180486A JP2005362291A JP2005362291A JP2006180486A JP 2006180486 A JP2006180486 A JP 2006180486A JP 2005362291 A JP2005362291 A JP 2005362291A JP 2005362291 A JP2005362291 A JP 2005362291A JP 2006180486 A JP2006180486 A JP 2006180486A
Authority
JP
Japan
Prior art keywords
regulator
power
reset
electronic device
interrupt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005362291A
Other languages
English (en)
Other versions
JP5269290B2 (ja
Inventor
Ju-Il Kim
周一 金
Jee-Han Lee
知漢 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006180486A publication Critical patent/JP2006180486A/ja
Application granted granted Critical
Publication of JP5269290B2 publication Critical patent/JP5269290B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Transceivers (AREA)

Abstract

【課題】パワーダウンモードでレギュレータによる電力消耗を防止する電子装置及び電力消耗防止方法を提供する。
【解決手段】本発明の電子装置は、電源電圧を変換するレギュレータと、レギュレータによって変換された電圧が供給され、パワーダウンモードに進入したか否かを判断してレギュレータをディセーブルさせる中央処理装置と、リセット信号又はインタラプト信号に応答してリセット動作を遂行するインタラプトコントロール部と、を含む。リセット動作が遂行されるとき、レギュレータはイネーブルされる。これにより、パワーダウンモードでレギュレータをディセーブルさせることによって、電力消耗を防止できる。
【選択図】図2

Description

本発明は、電子装置に関するものであり、より詳しくは、パワーダウンモードでレギュレータによる電力消耗を防止する電子装置及び電力消耗防止方法に関するものである。
一般に、電子装置は電力消耗を減らすため、所定の内部装置の動作を停止させるパワーダウンモードを支援する。電子装置内の中央処理装置(Central Processing Unit;CPU)及びその他周辺装置は、ノーマルモードで正常的に動作してから使用者が設定した所定の条件が満足されれば、電力消耗を防止するためパワーダウンモードに進入する。
パワーダウンモードから再びノーマルモードに進入するように(すなわち、中央処理装置及びその他周辺装置が正常動作するように)するためには、使用者がインタラプト信号又はリセット信号を印加しなければならない。
電子装置の高集積化傾向により、内部回路の中央処理装置及びその他周辺装置のサイズも次第に縮小されるため、一般に高集積回路では高い電源電圧を低い動作電圧に作って内部回路に印加するレギュレータを使用する。
電子装置がパワーダウンモードに進入しても、一般に電子装置のレギュレータは、パワーダウンモードで動作状態に設定されなければならない。従って、中央処理装置及びその他周辺装置に動作電圧を供給するレギュレータがパワーダウンモードで動作状態になければならなく、これによる電力消耗がある。
本発明の技術的課題は、パワーダウンモードでレギュレータによる電力消耗を防止するための電子装置を提供するところにある。
本発明の他の技術的課題は、パワーダウンモードでレギュレータによる電力消耗を防止する方法を提供するところにある。
前述した技術的課題を達成するために、本発明はパワーダウンモードを含む電子装置を提供する。この電子装置は、電源電圧を変換するレギュレータと、レギュレータによって変換された電圧が供給され、パワーダウンモードの進入可否を判断してレギュレータをディセーブルさせる中央処理装置と、リセット信号RESET又はインタラプト信号Ex_intに応答してリセット動作を遂行するインタラプトコントロール部と、を含む。リセット動作が遂行されるとき、レギュレータはイネーブルされる。
本発明の一実施形態において、インタラプトコントロール部は、インタラプト信号Ex_intに応答してリセット情報を出力するインタラプトコントローラと、リセット信号RESET又はインタラプトコントローラからのリセット情報に応答してリセット動作を制御するリセットコントローラと、を含む。
本発明の一実施形態において、中央処理装置によって制御され、パワーダウンモードでレギュレータのイネーブル/ディセーブル状態を制御するためのレジスタをさらに含む。
本発明の一実施形態において、インタラプトコントロール部は、レジスタとインタラプトコントロール部にそれぞれ連結された入力端子及びリセットコントローラに連結された出力端子を有するANDゲートをさらに含む。
本発明の一実施形態において、レジスタ及びインタラプトコントロール部は、それぞれ電源電圧が直接供給される。
本発明の一実施形態において、リセット信号RESET及びインタラプト信号Ex_intは、キー入力部から入力される。 本発明の一実施形態において、レギュレータから電源電圧が供給される周辺装置をさらに含む。
本発明の一実施形態において、パワーダウンモードは、電力消耗を減らすため中央処理装置及び周辺回路の動作が中止される状態である。
本発明の一実施形態において、レギュレータ、中央処理装置及びインタラプトコントロール部は、リモートコントローラから構成する。
本発明の他の実施形態において、電子装置は、電源電圧を変換するレギュレータと、レギュレータによって変換された電源電圧が供給され、パワーダウンモード又は節電モードの進入可否を制御する中央処理装置と、中央処理装置によって制御され、パワーダウンモード又は節電モードの進入可否及びレギュレータのディセーブル又はイネーブル状態を制御するためのレジスタと、リセット信号RESET又はインタラプト信号Ex_intに応答してレジスタを初期化させるためのリセット動作を遂行するインタラプトコントロール部と、を含む。この場合に、パワーダウンモードでレギュレータはディセーブルされ、節電モードでレギュレータはディセーブルされない。
本発明の他の実施形態において、インタラプトコントロール部は、インタラプト信号Ex_intに応答してリセット情報を出力するインタラプトコントローラと、リセット信号RESET又はインタラプトコントローラからリセット情報に応答してリセット動作を遂行する。
本発明の他の実施形態において、インタラプトコントロール部は、レジスタとインタラプトコントロール部にそれぞれ連結された入力端子及びリセットコントローラに連結された出力端子を有するANDゲートをさらに含む。
本発明の他の実施形態において、リセット動作によってレギュレータがイネーブルされる。
本発明の他の実施形態において、レジスタ及びインタラプトコントロール部は、それぞれ電源電圧が直接供給される。
前述した他の技術的課題を達成するために、本発明は電子装置の電力消耗防止方法を含む。電子装置の電力消耗防止方法は、パワーダウンモードに進入するか否かを判断する段階と、パワーダウンモードに進入する場合、レギュレータをディセーブルさせる段階と、インタラプト信号が入力されたか否かを判断する段階と、インタラプト信号に応答して、レギュレータをイネーブルさせるためのリセット動作を遂行する段階と、を含む。
前述したように本発明によれば、パワーダウンモードでレギュレータをディセーブルさせることによって、電力消耗を防止できる。
以下、本発明の例示的な実施形態が参照図面に基づいて詳細に説明される。
図1は、本発明に従う電子装置を概略的に示すブロック図である。図1を参照すれば、電子装置100は電源101と、キー入力部102と、マイクロコントロール部200と、を含む。
電源101は、マイクロコントロール部200に所定の電源電圧Vddを供給し、キー入力部102は使用者がキーパッド(図示せず)などを用いて入力した信号RESET,Ex_intをマイクロコントロール部200に伝達する。
図2は、本発明の例示的な実施形態によって図1のマイクロコントロール部を概略的に示すブロック図である。図2を参照すれば、マイクロコントロール部200はレギュレータ201と、レジスタ202と、インタラプトコントロール部210と、中央処理装置203及びマイクロコントロール部200の動作に必要なその他周辺装置204と、を含む。
レギュレータ201は、電源から供給される電源電圧Vddを中央処理装置203及びその他周辺装置204が動作できる所定の動作電圧Vregに変換して中央処理装置203及びその他周辺装置204に供給する役割を果たす。
レジスタ202は、中央処理装置203によって制御され、レギュレータ201の動作状態(すなわち、レギュレータ201のイネーブル/ディセーブル状態)及びパワーダウンモードの進入可否(又はパワーダウンモードであるか、或いはノーマルモードであるか否か)を制御するための貯蔵装置である。中央処理装置203は、使用者(User)が設定したパワーダウンモードの進入条件を満足すれば、パワーダウンモードに進入するようにレジスタ202の値をハイレベル(すなわち、ロジック“1”)に設定する。パワーダウンモードは、電源を含む電子装置100で電力消耗を減らすため、システムクロックを発生するオシレーター(図示せず)も動作しない状態を言う。
インタラプトコントロール部210は、パワーダウンモードで外部インタラプトが発生したとき、リセット動作を遂行させることであるか否かを決定し、ANDゲート213と、リセットコントローラ211及びインタラプトコントローラ212と、から構成される。ANDゲート213の二つ入力端は、それぞれレジスタ202とインタラプトコントローラ212に連結され、出力端はリセットコントローラ211に連結される。ANDゲート213は、レジスタ202とインタラプトコントローラ212の出力値が全てハイレベル(すなわち、ロジック“1”)であるとき、リセットコントローラ211にリセット信号RESETを出力する。リセットコントローラ211は、キー入力部102又はANDゲート213からのリセット信号RESETに応答して、マイクロコントロール部200の動作を初期状態に戻るリセット動作を遂行する。すなわち、レジスタ202の値をローレベル(ロジック“0”)に初期化してレギュレータ201をイネーブルさせる。インタラプトコントローラ212は、外部インタラプトが発生したか否かを検出する検出回路であり、キー入力部102からのインタラプト信号Ex_intに応答してANDゲート213にハイレベルの信号を出力する。
レジスタ202、リセットコントローラ211、そしてインタラプトコントローラ212は、電源101に連結されて電源101から直接電源電圧Vddが供給される。従って、レジスタ202、リセットコントローラ211、そしてインタラプトコントローラ212はレギュレータ201が動作しないパワーダウンモードでも動作が可能である。
前述した本発明の一実施形態によれば、パワーダウンモードで外部インタラプトによってノーマルモードに進入するときリセット動作を遂行するため、中央処理装置203及びその他周辺回路204がパワーダウンモードの進入以前状態を記憶する必要がない。従って、パワーダウンモードでレギュレータ201をディセーブルさせて電力消耗を防止できる。
図3は、本発明の例示的な実施形態によって電子装置のレギュレータ201による電力消耗防止方法を説明するためのフローチャートである。図3を参照すれば、中央処理装置203は使用者が設定したパワーダウンモードの進入条件(例えば、所定時間中キー入力部の入力がない場合)が満足するか否かを判断する(S100)。パワーダウンモードに進入する場合、中央処理装置203はレジスタ202の値をハイレベル(すなわち、ロジック“1”)に設定する(S200)。レジスタ202の値がハイレベルに設定されれば、レギュレータ201はディセーブルされ、中央処理装置203及びその他周辺装置204には電源が供給されない(S300)。しかしながら、レジスタ202、リセットコントローラ211及びインタラプトコントローラ212は電源101から直接電源電圧Vddが供給されるため、動作状態を維持する。
使用者のキー入力などによって、キー入力部102からインタラプト信号Ex_intがインタラプトコントローラ212に入力されれば、インタラプトコントローラ212はANDゲート213にハイレベルの信号を出力する(S400)。この際、レジスタ202はハイレベルの値を有するため、ANDゲート213の出力端にハイレベルのリセット信号RESETが出力される。リセットコントローラ211は、リセット信号RESETに応答してマイクロコントロール部200の動作を初期状態に戻るリセット動作を遂行し(S500)、レジスタ202の値がローレベルに初期化されてレギュレータ201がイネーブルされる。従って、レギュレータ201は中央処理装置203及びその他周辺装置204に動作電圧Vregを供給する。
マイクロコントロール部200が正常的に動作するノーマルモードでは、レジスタ202の値は、ローレベル(すなわち、ロジック“0”)に設定されている。すなわち、レジスタ202の値は、ローレベルに初期化されている。この際、外部インタラプトが発生してインタラプトコントローラ212がハイレベルの信号を出力しても、ANDゲート213の出力端にはローレベルの信号が出力されるため、リセットコントローラ211は、リセット動作を遂行しない。従って、ノーマルモードでは外部インタラプトによってマイクロコントロール部200がリセットされることを防止できる。
パワーダウンモードの以外に、レギュレータ201がディセーブルされない節電モードを設定できる。中央処理装置203は、使用者が設定した節電モードの進入条件が満足するか否かを判断する。この場合、中央処理装置203は、レジスタ202にレギュレータ201のイネーブル/ディセーブル状態以外に節電モード又はパワーダウンモードの進入可否を示す値を追加で設定する。節電モードでレギュレータ201は、イネーブル状態を維持する。使用者のキー入力などによって、キー入力部102からインタラプト信号Ex_intがインタラプトコントローラ212に入力されても、レジスタ202の設定値によってANDゲート213はローレベルの信号を出力する。従って、外部インタラプトによってリセット動作が遂行されず、節電モードの進入直後の時点からマイクロコントロール部200の動作が再び始まる。
本発明に従う回路の構成及び動作を前述した説明及び図面によって示したが、これは例を挙げて説明したことに過ぎなく、本発明の技術的思想及び範囲を外れない範囲内で多様な変化及び変更が可能なことは勿論である。
本発明に従う電子装置を概略的に示すブロック図である。 本発明の例示的な実施形態によって図1のマイクロコントロール部を概略的に示すブロック図である。 本発明の例示的な実施形態によって電子装置の電力消耗防止方法を説明するためのフローチャートである。
符号の説明
200 マイクロコントロール部
201 レギュレータ
202 レジスタ
210 インタラプトコントロール部
211 リセットコントローラ
212 インタラプトコントローラ

Claims (20)

  1. 電源電圧を変換するレギュレータと、
    前記レギュレータによって変換された電圧が供給され、前記パワーダウンモードの進入可否を判断して前記レギュレータをディセーブルさせる中央処理装置と、
    リセット信号又はインタラプト信号に応答してリセット動作を遂行するインタラプトコントロール部と、
    を含み、
    前記リセット動作が遂行されるとき、前記レギュレータはイネーブルされることを特徴とする無線電子装置。
  2. 前記インタラプトコントロール部は、
    前記インタラプト信号に応答してリセット情報を出力するインタラプトコントローラと、
    前記リセット信号又は前記インタラプトコントローラからのリセット情報に応答して前記リセット動作を制御するリセットコントローラと、
    を含むことを特徴とする請求項1に記載の無線電子装置。
  3. 前記パワーダウンモードで前記中央処理装置から前記レギュレータをディセーブルさせるための信号が入力されるレジスタをさらに含み、
    前記レジスタは、前記リセット信号に応答して前記レギュレータをイネーブルさせることを特徴とする請求項1に記載の無線電子装置。
  4. 前記インタラプトコントロール部は、
    レジスタと前記インタラプトコントロール部にそれぞれ連結された入力端子及び前記リセットコントローラに連結された出力端子を有するロジックゲートをさらに含むことを特徴とする請求項2に記載の無線電子装置。
  5. 前記ロジックゲートは、ANDゲートであることを特徴とする請求項4に記載の無線電子装置。
  6. 前記電源電圧は、電源ソースから供給されることを特徴とする請求項1に記載の無線電子装置。
  7. 前記レジスタ及び前記インタラプトコントロール部は、前記電源ソースからそれぞれ電源電圧が供給されることを特徴とする請求項4に記載の無線電子装置。
  8. 前記リセット信号及び前記インタラプト信号は、入力部から入力されることを特徴とする請求項2に記載の無線電子装置。
  9. 前記レギュレータから前記電源電圧が供給される周辺装置をさらに含むことを特徴とする請求項1に記載の無線電子装置。
  10. 前記パワーダウンモードでは、前記中央処理装置及び周辺回路に前記電源電圧が遮断されることを特徴とする請求項9に記載の無線電子装置。
  11. 電源電圧を変換するレギュレータと、
    前記レギュレータによって変換された電源電圧が供給され、パワーダウンモード又は節電モードの進入可否を判断する中央処理装置と、
    前記プロセッサーによって制御に応じて前記パワーダウンモード又は前記節電モードを設定し、前記レギュレータのディセーブル/イネーブル状態を設定するためのレジスタと、
    リセット信号又はインタラプト信号に応答して前記レジスタを初期化するリセット動作を遂行するインタラプトコントロール部と、
    を含み、
    前記パワーダウンモードで前記レギュレータはディセーブルされ、前記節電モードで前記レギュレータはディセーブルされないことを特徴とする無線電子装置。
  12. 前記インタラプトコントロール部は、
    前記インタラプト信号に応答してリセット情報を出力するインタラプトコントローラと、
    前記リセット信号又は前記インタラプトコントローラからのリセット情報に応答して前記リセット動作を制御するリセットコントローラと、
    を含むことを特徴とする請求項11に記載の無線電子装置。
  13. 前記インタラプトコントロール部は、
    レジスタと前記インタラプトコントロール部にそれぞれ連結された入力端子及び前記リセットコントローラに連結された出力端子を有するANDゲートをさらに含むことを特徴とする請求項11に記載の無線電子装置。
  14. 前記電源電圧は、バッテリーから供給されることを特徴とする請求項13に記載の無線電子装置。
  15. 前記レジスタ及び前記インタラプトコントロール部は、前記バッテリーからそれぞれ電源電圧が供給されることを特徴とする請求項11に記載の無線電子装置。
  16. パワーダウンモードに進入したか否かを判断する段階と、
    前記パワーダウンモードに進入する場合、電子装置内のプロセッサーに供給される電源電圧を遮断するためレギュレータをディセーブルさせる段階と、
    レジスタ及びインタラプトコントロール部に直接電源電圧を供給する段階と、
    を含むことを特徴とする無線電子装置の電力消耗防止方法。
  17. 前記プロセッサーは、
    前記パワーダウンモードの進入可否を判断し、前記レギュレータをディセーブルさせるために前記レジスタを制御することを特徴とする請求項16に記載の無線電子装置の電力消耗防止方法。
  18. 前記インタラプトコントロール部は、
    リセットコントローラ、インタラプトコントローラ、そして前記インタラプトコントローラと前記レジスタに入力端がそれぞれ連結され、前記リセットコントローラに出力端が連結されるロジックゲートをさらに含むことを特徴とする請求項16に記載の無線電子装置の電力消耗防止方法。
  19. 前記インタラプトコントローラは、インタラプト信号に応答して前記レジスタにリセット情報を出力し、
    前記レジスタは、前記レギュレータをイネーブルすることを特徴とする請求項18に記載の無線電子装置の電力消耗防止方法。
  20. 前記リセットコントローラは、リセット信号に応答してリセット動作を制御し、前記レジスタは前記レギュレータをイネーブルすることを特徴とする請求項18に記載の無線電子装置の電力消耗防止方法。
JP2005362291A 2004-12-22 2005-12-15 パワーダウンモードでレギュレータによる電力消耗を防止する電子装置及び電力消耗防止方法 Expired - Fee Related JP5269290B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040110505A KR100672989B1 (ko) 2004-12-22 2004-12-22 파워다운 모드에서 레귤레이터에 의한 전력 소모를방지하는 전자장치 및 전력 소모 방지 방법
KR10-2004-0110505 2004-12-22

Publications (2)

Publication Number Publication Date
JP2006180486A true JP2006180486A (ja) 2006-07-06
JP5269290B2 JP5269290B2 (ja) 2013-08-21

Family

ID=36597601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005362291A Expired - Fee Related JP5269290B2 (ja) 2004-12-22 2005-12-15 パワーダウンモードでレギュレータによる電力消耗を防止する電子装置及び電力消耗防止方法

Country Status (3)

Country Link
US (1) US7516347B2 (ja)
JP (1) JP5269290B2 (ja)
KR (1) KR100672989B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013029968A (ja) * 2011-07-28 2013-02-07 Brother Ind Ltd 電子機器及び電源制御プログラム並びに電源制御方法
CN103928955A (zh) * 2013-01-10 2014-07-16 拉碧斯半导体株式会社 电池监视系统、电池监视装置以及电池监视系统的启动方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007156926A (ja) * 2005-12-06 2007-06-21 Matsushita Electric Ind Co Ltd 割込制御装置
US8327158B2 (en) * 2006-11-01 2012-12-04 Texas Instruments Incorporated Hardware voting mechanism for arbitrating scaling of shared voltage domain, integrated circuits, processes and systems
US8762759B2 (en) * 2008-04-10 2014-06-24 Nvidia Corporation Responding to interrupts while in a reduced power state
US20110179299A1 (en) * 2008-10-07 2011-07-21 Mark A Piwonka Power Management In A System Having A Processor And A Voltage Converter That Provide A Power Voltage To The Processor
TWI402669B (zh) * 2009-01-15 2013-07-21 Via Tech Inc 省電控制模組以及相關之電腦系統與省電控制方法
JP2010186402A (ja) * 2009-02-13 2010-08-26 Seiko Epson Corp 電子回路、印刷装置および電子機器
US8615277B2 (en) 2010-11-12 2013-12-24 Mediatek Inc. Electronic device having functional blocks individually controlled to selectively enter power-saving mode and related power control method thereof
CN103123612B (zh) * 2011-11-21 2017-11-28 联想(北京)有限公司 一种共享设备的控制方法及一种电子设备
TWI521534B (zh) * 2013-10-09 2016-02-11 新唐科技股份有限公司 積體電路及其運作方法
KR20220043302A (ko) * 2020-09-29 2022-04-05 삼성전자주식회사 스토리지 장치의 리셋 방법 및 이를 수행하는 스토리지 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02214424A (ja) * 1989-02-13 1990-08-27 Canon Inc 電子機器
JPH06348374A (ja) 1993-05-28 1994-12-22 Firstperson Inc コンピュータ・システムの電源制御方法および装置
JPH07239733A (ja) * 1994-02-28 1995-09-12 Pfu Ltd バッテリコントローラ
JPH10248244A (ja) * 1997-03-04 1998-09-14 Mitsubishi Electric Corp 携帯型コンピュータ用電源装置
JP2001339528A (ja) * 2000-05-30 2001-12-07 Meidensha Corp 携帯型情報伝送端末装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950005216B1 (ko) * 1993-03-31 1995-05-22 삼성전자주식회사 컴퓨터 주변장치의 전원절약장치
JPH11327701A (ja) 1998-05-20 1999-11-30 Nec Corp マイクロコンピュ−タ装置
JP2001093275A (ja) * 1999-09-20 2001-04-06 Mitsubishi Electric Corp 半導体集積回路装置
US6952748B1 (en) * 2001-01-02 2005-10-04 Advanced Micro Devices, Inc. Voltage request arbiter
JP3817446B2 (ja) 2001-02-15 2006-09-06 株式会社リコー 電源回路及びdc−dcコンバータの出力電圧制御方法
KR100424484B1 (ko) 2001-07-05 2004-03-24 엘지전자 주식회사 중앙 처리 장치용 전원 공급기
US6792551B2 (en) * 2001-11-26 2004-09-14 Intel Corporation Method and apparatus for enabling a self suspend mode for a processor
JP2003295988A (ja) 2002-04-05 2003-10-17 Matsushita Electric Ind Co Ltd 半導体装置
US7193624B2 (en) * 2003-11-24 2007-03-20 Amtran Technology Co., Ltd. Display apparatus with power saving capability
US7363523B2 (en) * 2004-08-31 2008-04-22 Intel Corporation Method and apparatus for controlling power management state transitions

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02214424A (ja) * 1989-02-13 1990-08-27 Canon Inc 電子機器
JPH06348374A (ja) 1993-05-28 1994-12-22 Firstperson Inc コンピュータ・システムの電源制御方法および装置
JPH07239733A (ja) * 1994-02-28 1995-09-12 Pfu Ltd バッテリコントローラ
JPH10248244A (ja) * 1997-03-04 1998-09-14 Mitsubishi Electric Corp 携帯型コンピュータ用電源装置
JP2001339528A (ja) * 2000-05-30 2001-12-07 Meidensha Corp 携帯型情報伝送端末装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013029968A (ja) * 2011-07-28 2013-02-07 Brother Ind Ltd 電子機器及び電源制御プログラム並びに電源制御方法
CN103928955A (zh) * 2013-01-10 2014-07-16 拉碧斯半导体株式会社 电池监视系统、电池监视装置以及电池监视系统的启动方法
US9269991B2 (en) 2013-01-10 2016-02-23 Lapis Semiconductor Co., Ltd. Battery monitoring system and battery monitoring device

Also Published As

Publication number Publication date
US20060136766A1 (en) 2006-06-22
KR20060071985A (ko) 2006-06-27
JP5269290B2 (ja) 2013-08-21
US7516347B2 (en) 2009-04-07
KR100672989B1 (ko) 2007-01-24

Similar Documents

Publication Publication Date Title
JP5269290B2 (ja) パワーダウンモードでレギュレータによる電力消耗を防止する電子装置及び電力消耗防止方法
TWI582780B (zh) 用於記憶體裝置之極深度省電模式
EP2239647B1 (en) Motherboard with electronic device for reducing power consumption during sleep mode of computer motherboard
US9189048B2 (en) Circuit having a low power mode
JP4515093B2 (ja) Cpuのパワーダウン方法及びそのための装置
US5664203A (en) Peripheral device input-initiated resume system for combined hibernation system and back-up power supply for computer
US20150362987A1 (en) Power mode management of processor context
KR20090026895A (ko) 시스템 온 칩에서 전력 소모를 감소시키기 위한 장치 및방법
JP2004192350A (ja) コンピュータ装置、電力管理方法、およびプログラム
US20050223245A1 (en) Enabling and disabling of powering-off of computer system
KR101692538B1 (ko) Gpio 포트를 이용한 컴퓨터 시스템의 절전 장치 및 방법
JP2008098774A (ja) 半導体集積回路装置
TWI437419B (zh) 電腦系統及其睡眠控制方法
US7219248B2 (en) Semiconductor integrated circuit operable to control power supply voltage
KR20010060239A (ko) 입출력 포트의 보전성을 유지하면서 전원이 차단되는 코어로직을 갖는 마이크로 컨트롤러
US20130290740A1 (en) Settings based on output powered by low power state power rail
US10228752B2 (en) Voltage scaling system with sleep mode
JP2012073928A (ja) コンピュータのリセット方法およびコンピュータ
US20090094472A1 (en) Computer system and method for dynamically saving power thereof
KR100942922B1 (ko) 웨이크업 시퀀스 제어가능 전원 관리 장치 및 방법
TWI783163B (zh) 電源調控裝置、電腦系統及其相關電源調控方法
JP2004114319A (ja) 電源供給装置
JP2007157199A (ja) 半導体装置
KR20060114666A (ko) 파워다운 모드에서 레귤레이터에 의한 전력 소모를방지하는 전자장치 및 전력 소모 방지 방법
JP2007018288A (ja) 演算処理装置及びその省電力モード切り換え方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110502

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130508

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees