JP2007058593A - 情報処理装置 - Google Patents
情報処理装置 Download PDFInfo
- Publication number
- JP2007058593A JP2007058593A JP2005243280A JP2005243280A JP2007058593A JP 2007058593 A JP2007058593 A JP 2007058593A JP 2005243280 A JP2005243280 A JP 2005243280A JP 2005243280 A JP2005243280 A JP 2005243280A JP 2007058593 A JP2007058593 A JP 2007058593A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- clock
- storage
- control unit
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Power Sources (AREA)
Abstract
【課題】 省電力モードに切換えるためのハードウエアを用いなくても、省電力モードで動作させることができる情報処理装置を提供する。
【解決手段】 RAM31は、パワーダウンモード時にキャッシュメモリ12に記憶されて実行される小容量のパワーダウンモードプログラム33を記憶している。CPU11は、ノーマルモードからパワーダウンモードに切換える際に、RAM31からパワーダウンモードプログラム33を、キャッシュメモリ12にダウンロードし、小容量で閉じたプログラムを実行する。パワーダウンモードプログラム33は、RAM31をセルフリフレッシュモードに戻すために、予め定める時間以内に実行されるように配置されたセルフリフレッシュコマンドを含む。RAM31へのアクセスが発生して、RAM31がノーマルモードに切換わっても、セルフリフレッシュコマンドが実行されるので、セルフリフレッシュモードに戻すことができる。
【選択図】 図1
Description
Unit)およびメモリとを含むので、消費電力が増大する傾向にある。消費電力を低く抑えるために、ユーザが情報処理装置を暫くの間操作しなかったときなどに、消費電力を少なくした省電力モードに切換えることができる情報処理装置がある。
入出力部を制御する入出力制御部と、
プログラムを含む情報を記憶する第1の記憶部であって、記憶された情報を書き込みまたは読み出すための通常モードと、電力の消費量が少ない待機モードとを有する第1の記憶部と、
第1の記憶部を制御する記憶制御部と、
情報を記憶する記憶容量が第1の記憶部の記憶容量よりも少なく、かつプログラムの実行を高速に行うための第2の記憶部と、
第1の記憶部または第2の記憶部に記憶されたプログラムを実行することによって、入出力制御部および記憶制御部を制御するCPU部とを含み、
CPU部は、第1の記憶部に記憶されたプログラムを実行しているときに、装置の電力の消費量を小さくして動作する省電力モードにするための予め定める条件が成立したことを検出すると、第1の記憶部に記憶されたプログラムのうちで予め定めるプログラムを第1の記憶部から読み出して、第2の記憶部に書き込み、記憶制御部によって第1の記憶部を待機モードにするとともに、第2の記憶部に書き込まれたプログラムを実行することを特徴とする情報処理装置である。
入出力部を制御する入出力制御部と、
プログラムを含む情報を記憶する記憶部と、
記憶部を制御する記憶制御部と、
記憶部に記憶されたプログラムを実行することによって、入出力制御部および記憶制御部を制御するCPU部と、
クロックを発生する発振部と、
発振部からのクロックを逓倍し、CPU部からの指示によってクロックを逓倍する動作を停止する逓倍回路部と、
発振部からのクロックまたは逓倍回路部からのクロックのいずれかをCPU部からの指示によって選択し、選択されたクロックをCPU部、記憶制御部、および入出力制御部に供給するクロック選択回路部とを含み、
CPU部は、装置の電力の消費を小さくして動作する省電力モードにするための予め定める条件が成立したことを検出すると、クロック選択回路部によって、CPU部、記憶部制御部、および入出力制御部に供給するクロックを、逓倍回路部からのクロックから、発振部からのクロックに切換えた後、逓倍回路部の動作を停止することを特徴とする情報処理装置である。
発振部からのクロックを逓倍し、前記CPU部からの指示によってクロックを逓倍する動作を停止する逓倍回路部と、
発振部からのクロックまたは逓倍回路部からのクロックのいずれかを前記CPU部からの指示によって選択し、選択されたクロックを前記CPU部、記憶制御部、および入出力制御部に供給するクロック選択回路部とをさらに含み、
前記CPU部は、前記記憶制御部によって第1の記憶部を待機モードにする前に、クロック選択回路部によって、前記CPU部、記憶部制御部、および入出力制御部に供給するクロックを、逓倍回路部からのクロックから、発振部からのクロックに切換え、さらに逓倍回路部の動作を停止することを特徴とする。
前記CPU部が第2の記憶部に記憶された前記予め定めるプログラムを実行中に、第1の記憶部に記憶されたプログラムの実行要求が発生すると、前記記憶制御部は、第1の記憶部を待機モードから通常モードに切換え、前記CPU部は、実行要求があった第1の記憶部に記憶されたプログラムを実行した後、再び第2の記憶部に記憶されたプログラムを実行し、前記予め定めるプログラムに含まれる切換命令を実行することによって、第1の記憶部を通常モードから待機モードに切換えることを特徴とする。
第1の記憶部は、前記発振部からのクロックで動作する省電力制御部用プログラムを含み、
前記CPU部は、前記クロック選択回路部によってクロックを切換える前に、第1の記憶部から省電力制御部用プログラムを読み出して、第2の入出力制御部の第3の記憶部に書き込み、書き込んだ省電力制御部用プログラムを実行させることを特徴とする。
Access Memory)31、メモリ32、コードレス電話部41、読取記録部42、LCD(
Liquid Crystal Display)表示部43、パネル部等44、およびデータバス50を含む。
Channel)A15、周辺IO制御部CHB16、周辺IO制御部CHC17、周辺GPIO(General Purpose Input Output)制御部18、PLL(Phase Locked Loop)回路部19、クロック選択回路部20、および発振部21を含む。
10 メイン制御部
11 CPU
12 キャッシュメモリ
13 RAMコントローラ
14 ROMコントローラ
15 周辺IO制御部CHA
16 周辺IO制御部CHB
17 周辺IO制御部CHC
18 周辺GPIO制御部
19 PLL回路部
20 クロック選択回路部
21 発振部
31 RAM
32 メモリ
33 パワーダウンモードプログラム
41 コードレス電話部
42 読取記録部
43 LCD表示部
44 パネル部等
50 データバス
Claims (7)
- 情報を入力または出力する入出力部と
入出力部を制御する入出力制御部と、
プログラムを含む情報を記憶する第1の記憶部であって、記憶された情報を書き込みまたは読み出すための通常モードと、電力の消費量が少ない待機モードとを有する第1の記憶部と、
第1の記憶部を制御する記憶制御部と、
情報を記憶する記憶容量が第1の記憶部の記憶容量よりも少なく、かつプログラムの実行を高速に行うための第2の記憶部と、
第1の記憶部または第2の記憶部に記憶されたプログラムを実行することによって、入出力制御部および記憶制御部を制御するCPU部とを含み、
CPU部は、第1の記憶部に記憶されたプログラムを実行しているときに、装置の電力の消費量を小さくして動作する省電力モードにするための予め定める条件が成立したことを検出すると、第1の記憶部に記憶されたプログラムのうちで予め定めるプログラムを第1の記憶部から読み出して、第2の記憶部に書き込み、記憶制御部によって第1の記憶部を待機モードにするとともに、第2の記憶部に書き込まれたプログラムを実行することを特徴とする情報処理装置。 - 情報を入力または出力する入出力部と
入出力部を制御する入出力制御部と、
プログラムを含む情報を記憶する記憶部と、
記憶部を制御する記憶制御部と、
記憶部に記憶されたプログラムを実行することによって、入出力制御部および記憶制御部を制御するCPU部と、
クロックを発生する発振部と、
発振部からのクロックを逓倍し、CPU部からの指示によってクロックを逓倍する動作を停止する逓倍回路部と、
発振部からのクロックまたは逓倍回路部からのクロックのいずれかをCPU部からの指示によって選択し、選択されたクロックをCPU部、記憶制御部、および入出力制御部に供給するクロック選択回路部とを含み、
CPU部は、装置の電力の消費を小さくして動作する省電力モードにするための予め定める条件が成立したことを検出すると、クロック選択回路部によって、CPU部、記憶部制御部、および入出力制御部に供給するクロックを、逓倍回路部からのクロックから、発振部からのクロックに切換えた後、逓倍回路部の動作を停止することを特徴とする情報処理装置。 - クロックを発生する発振部と、
発振部からのクロックを逓倍し、前記CPU部からの指示によってクロックを逓倍する動作を停止する逓倍回路部と、
発振部からのクロックまたは逓倍回路部からのクロックのいずれかを前記CPU部からの指示によって選択し、選択されたクロックを前記CPU部、記憶制御部、および入出力制御部に供給するクロック選択回路部とをさらに含み、
前記CPU部は、前記記憶制御部によって第1の記憶部を待機モードにする前に、クロック選択回路部によって、前記CPU部、記憶部制御部、および入出力制御部に供給するクロックを、逓倍回路部からのクロックから、発振部からのクロックに切換え、さらに逓倍回路部の動作を停止することを特徴とする請求項1に記載の情報処理装置。 - 前記予め定めるプログラムは、第1の記憶部を待機モードに切換えるための切換命令であって、予め定める時間間隔以内に実行されるように配置された切換命令を含み、
前記CPU部が第2の記憶部に記憶された前記予め定めるプログラムを実行中に、第1の記憶部に記憶されたプログラムの実行要求が発生すると、前記記憶制御部は、第1の記憶部を待機モードから通常モードに切換え、前記CPU部は、実行要求があった第1の記憶部に記憶されたプログラムを実行した後、再び第2の記憶部に記憶されたプログラムを実行し、前記予め定めるプログラムに含まれる切換命令を実行することによって、第1の記憶部を通常モードから待機モードに切換えることを特徴とする請求項1または3に記載の情報処理装置。 - 前記入出力制御部は、前記入出力部を制御するためのプログラムを記憶する第3の記憶部を含む第2の入出力制御部を含み、
第1の記憶部は、前記発振部からのクロックで動作する省電力制御部用プログラムを含み、
前記CPU部は、前記クロック選択回路部によってクロックを切換える前に、第1の記憶部から省電力制御部用プログラムを読み出して、第2の入出力制御部の第3の記憶部に書き込み、書き込んだ省電力制御部用プログラムを実行させることを特徴とする請求項3または4に記載の情報処理装置。 - 前記CPU部は、前記入出力部が、電力の消費量を小さくして動作する省電力モードを有する場合、第2の記憶部に記憶されたプログラムを実行する前に、前記入出制御部によって前記入出力部を省電力モードに切換えることを特徴とする請求項3〜5のいずれか1つに記載の情報処理装置。
- 前記予め定めるプログラムは、装置に対する処理要求を前記入出力制御部が検出したか否かを監視するプログラムを含むことを特徴とする請求項3〜6のいずれか1つに記載の情報処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005243280A JP2007058593A (ja) | 2005-08-24 | 2005-08-24 | 情報処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005243280A JP2007058593A (ja) | 2005-08-24 | 2005-08-24 | 情報処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007058593A true JP2007058593A (ja) | 2007-03-08 |
Family
ID=37922035
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005243280A Pending JP2007058593A (ja) | 2005-08-24 | 2005-08-24 | 情報処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007058593A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010086371A (ja) * | 2008-10-01 | 2010-04-15 | Murata Machinery Ltd | 情報処理装置 |
JP2013531822A (ja) * | 2010-03-16 | 2013-08-08 | ▲華▼▲為▼▲終▼端有限公司 | ネットワークアクセスモジュールの電源管理方法及び装置 |
JP2013242780A (ja) * | 2012-05-22 | 2013-12-05 | Ricoh Co Ltd | 情報処理装置、情報処理装置の制御方法及び制御プログラム |
JP2015092372A (ja) * | 2014-12-15 | 2015-05-14 | 株式会社東芝 | メモリ制御装置、半導体装置、システムボード、および情報処理装置 |
US9405350B2 (en) | 2012-07-06 | 2016-08-02 | Kabushiki Kaisha Toshiba | Memory control device, semiconductor device, and system board |
CN111480069A (zh) * | 2018-03-06 | 2020-07-31 | 株式会社日立高新技术 | 离子浓度测定装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04236682A (ja) * | 1991-01-18 | 1992-08-25 | Mitsubishi Electric Corp | マイクロコンピュータシステム |
JPH05303444A (ja) * | 1992-04-27 | 1993-11-16 | Nippondenso Co Ltd | クロック信号供給装置 |
JPH09306164A (ja) * | 1996-05-13 | 1997-11-28 | Internatl Business Mach Corp <Ibm> | メモリ・リフレッシュ・システム |
JP2004178016A (ja) * | 2002-11-22 | 2004-06-24 | Sharp Corp | Cpuおよびこれを備えた情報処理装置、cpuの制御方法 |
JP2004326153A (ja) * | 2003-04-21 | 2004-11-18 | Canon Inc | 消費電力低減装置 |
-
2005
- 2005-08-24 JP JP2005243280A patent/JP2007058593A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04236682A (ja) * | 1991-01-18 | 1992-08-25 | Mitsubishi Electric Corp | マイクロコンピュータシステム |
JPH05303444A (ja) * | 1992-04-27 | 1993-11-16 | Nippondenso Co Ltd | クロック信号供給装置 |
JPH09306164A (ja) * | 1996-05-13 | 1997-11-28 | Internatl Business Mach Corp <Ibm> | メモリ・リフレッシュ・システム |
JP2004178016A (ja) * | 2002-11-22 | 2004-06-24 | Sharp Corp | Cpuおよびこれを備えた情報処理装置、cpuの制御方法 |
JP2004326153A (ja) * | 2003-04-21 | 2004-11-18 | Canon Inc | 消費電力低減装置 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010086371A (ja) * | 2008-10-01 | 2010-04-15 | Murata Machinery Ltd | 情報処理装置 |
JP2013531822A (ja) * | 2010-03-16 | 2013-08-08 | ▲華▼▲為▼▲終▼端有限公司 | ネットワークアクセスモジュールの電源管理方法及び装置 |
JP2015043225A (ja) * | 2010-03-16 | 2015-03-05 | ▲華▼▲為▼▲終▼端有限公司 | ネットワークアクセスモジュールの電源管理方法及び装置 |
JP2013242780A (ja) * | 2012-05-22 | 2013-12-05 | Ricoh Co Ltd | 情報処理装置、情報処理装置の制御方法及び制御プログラム |
US9405350B2 (en) | 2012-07-06 | 2016-08-02 | Kabushiki Kaisha Toshiba | Memory control device, semiconductor device, and system board |
JP2015092372A (ja) * | 2014-12-15 | 2015-05-14 | 株式会社東芝 | メモリ制御装置、半導体装置、システムボード、および情報処理装置 |
CN111480069A (zh) * | 2018-03-06 | 2020-07-31 | 株式会社日立高新技术 | 离子浓度测定装置 |
CN111480069B (zh) * | 2018-03-06 | 2022-10-18 | 株式会社日立高新技术 | 离子浓度测定装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101235854B1 (ko) | 화상형성장치, SoC 유닛 및 그 구동 방법 | |
KR100665080B1 (ko) | 휴대 전화기 | |
JP2004046324A (ja) | 待機モード付情報処理装置およびその待機モード開始方法と待機モード解除方法 | |
JP2007058593A (ja) | 情報処理装置 | |
JP5636677B2 (ja) | 電子機器、その省電力制御方法、およびプログラム | |
JP6008545B2 (ja) | 画像形成装置、画像形成装置の制御方法、及びプログラム | |
JP2013215976A5 (ja) | ||
JP2011191566A (ja) | 画像形成装置 | |
JP4421390B2 (ja) | 半導体集積回路 | |
JP2015118540A (ja) | 情報処理装置、情報処理装置の制御方法、記憶媒体およびプログラム | |
JP2011221708A (ja) | 情報処理装置及び情報処理装置の制御方法 | |
JP2013176878A (ja) | 画像形成装置、画像形成装置の制御方法、及びプログラム | |
JP2007215034A (ja) | 画像処理装置、及びその制御方法 | |
JP5780105B2 (ja) | 情報処理装置及び省電力モードの管理方法 | |
JP2006092474A (ja) | 情報処理装置及びこれに用いる省電力制御方法 | |
JP2010097427A (ja) | 処理装置、処理方法及びコンピュータプログラム | |
JP4219601B2 (ja) | 情報処理装置 | |
JP4325261B2 (ja) | 電子機器および半導体集積回路の制御方法 | |
JP2002082743A (ja) | 電子機器及び電子機器制御プログラムを記憶した記憶媒体 | |
JP6842641B2 (ja) | 画像形成装置 | |
JP2012116138A (ja) | 制御装置、制御プログラム、画像形成装置 | |
JPH06230845A (ja) | レジューム方式 | |
JP2008114571A (ja) | 制御装置およびデータ処理装置 | |
JP2006287345A (ja) | 通信装置および電源制御方法 | |
JP2005018705A (ja) | 情報処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070822 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100302 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100706 |