JP5780105B2 - 情報処理装置及び省電力モードの管理方法 - Google Patents

情報処理装置及び省電力モードの管理方法 Download PDF

Info

Publication number
JP5780105B2
JP5780105B2 JP2011228321A JP2011228321A JP5780105B2 JP 5780105 B2 JP5780105 B2 JP 5780105B2 JP 2011228321 A JP2011228321 A JP 2011228321A JP 2011228321 A JP2011228321 A JP 2011228321A JP 5780105 B2 JP5780105 B2 JP 5780105B2
Authority
JP
Japan
Prior art keywords
saving mode
power saving
volatile memory
processing apparatus
information processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011228321A
Other languages
English (en)
Other versions
JP2013088986A (ja
Inventor
俊成 縣
俊成 縣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Machinery Ltd
Original Assignee
Murata Machinery Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Machinery Ltd filed Critical Murata Machinery Ltd
Priority to JP2011228321A priority Critical patent/JP5780105B2/ja
Priority to US13/628,891 priority patent/US20130097438A1/en
Priority to DE102012218644A priority patent/DE102012218644A1/de
Publication of JP2013088986A publication Critical patent/JP2013088986A/ja
Application granted granted Critical
Publication of JP5780105B2 publication Critical patent/JP5780105B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/4401Bootstrapping
    • G06F9/4418Suspend and resume; Hibernate and awake
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Description

本発明は、情報処理装置、及び、情報処理装置による省電力モードの管理方法に関する。
パーソナルコンピュータ、ファクシミリ装置等に代表される情報処理装置では、省電力の要求に応えるべく、一定時間のアイドル状態が続くと、自動的に、通常モードから省電力モードに移行する等の工夫が行われている。ここで、省電力モードとは、一部の構成要素への電源供給あるいはクロック供給を停止することで、通常モードよりも消費電力を抑制して動作するモードのことである。
ところで、通信ネットワークを介して他の機器と通信する機能を有する情報処理装置では、いつ発生するか分からない通信ネットワークからの要求に対応するために、省電力モード中であっても通信ネットワークに関わる回路は、常時動作しているのが好ましい。ところが、通信ネットワークに関わる回路に対して常時通電していたのでは、十分な節電を図ることができない。
そこで、従来、省電力モード中では通信ネットワークに関わる回路には通電をしないで、通信ネットワークからの要求が発生したときに、できるだけ高速に省電力モードから復帰する技術が提案されている(例えば、特許文献1参照)。特許文献1では、RAMとして、DDR SDRAM(Double Date rate Synchronous DRAM、以下、単に「DDRメモリ」という。)のセルフリフレッシュ機能を用いたメモリ制御装置が開示されている。つまり、DDRメモリでは、セルフリフレッシュ状態にしておくことで、小さな電力でデータを保持しておくことができるので、省電力モードに移行する前に必要な情報をDDRメモリに保存しておき、省電力モードから復帰したときにセルフリフレッシュ状態を解除してDDRメモリに保存された情報を再利用することで高速な起動を実現しようとしている。
特開2006−350859号公報
しかしながら、DDRメモリは、セルフリフレッシュ状態では、情報を保持するものの、保持された情報にアクセスすることができない状態となる。そのために、セルフリフレッシュ状態を解除するか否かの判断のためにDDRメモリに保存された情報を用いることができない。その結果、情報処理装置が起動したときに、その制御部は、DDRメモリに保存された情報が有効な情報なのか(省電力モードに移行する前に情報が保存されたのか)そうでないのかを判断するために、DDRメモリ以外の記憶部を設け、そこに、DDRメモリに有効な情報が保存されたか否かを示すフラグを格納しておく必要がある。ところが、そのようなフラグを格納するのにハードディスク等の特別な不揮発性の記憶部を設けたのでは、省電力モードからの高速な復帰が妨げられるし、コストが増大するという問題がある。
そこで、本発明は、このような問題に鑑み、コストの増大をもたらすことなく、高速に省電力モードから復帰することができる情報処理装置等を提供することを目的とする。
上記目的を達成するために、本発明に係る情報処理装置の一形態は、省電力モードで動作をすることができる情報処理装置であって、省電力モードへの移行と省電力モードからの復帰を制御する制御部と、プログラムを保持する不揮発性メモリと、揮発性メモリと、前記不揮発性メモリに保持されたプログラムを前記揮発性メモリにロードし、ロードされたプログラムを実行するプロセッサと、設定された論理値を省電力モード中でも保持する入出力ポートとを備え、前記制御部は、省電力モードへの移行に際しては、前記揮発性メモリにロードされた前記プログラムを省電力モードにおいても保持し続けるように前記プロセッサを介して前記揮発性メモリを制御すること、及び、省電力モード中であることを示す論理値を前記入出力ポートに設定することをした後に、省電力モードへの移行を開始し、当該情報処理装置が起動した際には、前記プロセッサが、前記入出力ポートに省電力モード中であることを示す論理値が設定されているか否かを判断し、前記入出力ポートに前記論理値が設定されている場合には、省電力モードからの復帰と認識して、前記揮発性メモリに保持されたプログラムを実行し、前記入出力ポートに前記論理値が設定されていない場合には、省電力モードからの復帰ではない通常の起動と認識して、前記不揮発性メモリに保持されたプログラムを前記揮発性メモリにロードし、ロードされたプログラムを実行するように、前記プロセッサを制御する。
これにより、省電力モードへの移行に際しては、省電力モード中であることを示す論理値が、省電力モード中でも保持し続ける入出力ポートに設定される。そして、情報処理装置の起動に際しては、入出力ポートに設定された論理値に従って、省電力モードからの復帰なのか、電源オン等の通常の起動かが判断される。つまり、情報処理装置の起動に際しては、1ビットの入出力ポートの設定値を参照するだけで、揮発性メモリに保存された情報が有効な情報なのかそうでないのかを判断することができる。
よって、省電力モードからの復帰においては、1ビットの入出力ポートを参照するだけで、揮発性メモリに保存された情報を再利用して情報処理装置が起動することができる。従って、省電力モードに関するフラグを設定しておくために、ハードディスクあるいはメモリIC等の高価な読み書き可能な不揮発性メモリを備えておくことが不要となり、コストの増大が回避されるとともに、省電力モードからの高速な復帰が実現される。
ここで、前記プロセッサは、情報を格納するためのレジスタを有し、省電力モードへの移行の前に、前記レジスタに格納された情報を前記揮発性メモリに保存すること、及び、省電力モード中であることを示すフラグを前記揮発性メモリに設定することを行い、当該情報処理装置が起動した際には、前記揮発性メモリに前記フラグが設定されているか否かを判断し、前記揮発性メモリに前記フラグが設定されている場合には、前記揮発性メモリに保存された前記情報を前記レジスタに復元してもよい。これにより、揮発性メモリへのアクセスが可能になった後に、その揮発性メモリに保存されたフラグを参照することで、省電力モードからの復帰においては、プロセッサは省電力モードに移行する前の状態に復元されて動作が再開される。よって、プロセッサをその状態に遷移させるための処理が不要となり、省電力モードからの復帰処理が短縮化される。
また、前記揮発性メモリは、保持している情報の入出力ができないが、情報を保持し続けるセルフリフレッシュ機能を有し、前記制御部は、省電力モードへの移行に際しては、前記揮発性メモリがセルフリフレッシュを行うことで前記ロードされたプログラムを省電力モードにおいても保持し続けるように、前記プロセッサを介して前記揮発性メモリを制御し、当該情報処理装置が起動した際には、前記入出力ポートに前記論理値が設定されている場合には、前記プロセッサが、前記揮発性メモリでのセルフリフレッシュを解除した後に、前記揮発性メモリに保持されたプログラムを実行するように、前記プロセッサを制御してもよい。これにより、揮発性メモリとして、省電力で情報を保持し続けることができるセルフリフレッシュ機能をもつDDRメモリを採用することができる。
また、さらに、省電力モードにおいても動作し続けるマイクロコンピュータを備え、前記入出力ポートは、前記マイクロコンピュータに備えられたポートであってもよい。これにより、入出力ポートとして、省電力モード中において最低限の処理を行う極めて低消費電力のマイクロコンピュータが有するポートを用いることができる。よって、省電力モードの管理のためのフラグの格納場所として、特別な記憶部を設ける必要がなくなる。
また、さらに、画像形成の制御を行う回路が実装されたメイン基板と、通信用のインターフェイス回路が実装されたネットワーク基板とを備え、前記不揮発性メモリ、前記揮発性メモリ、及び、前記プロセッサは、前記ネットワーク基板に実装され、前記入出力ポートは、前記メイン基板に実装されてもよい。これにより、画像形成の制御を行う回路が実装されたメイン基板と、通信用のインターフェイス回路が実装されたネットワーク基板とを備えるファクシミリ装置等の画像形成装置に対して、本発明に係る省電力モードの管理方法を適用することができる。
また、上記目的を達成するために、本発明に係る省電力モードの管理方法の一形態は、省電力モードで動作をすることができる情報処理装置による省電力モードの管理方法であって、省電力モードへの移行に際しては、不揮発性メモリから揮発性メモリにロードされたプログラムを省電力モードにおいても保持し続けるように前記揮発性メモリを制御すること、及び、省電力モード中であることを示す論理値を入出力ポートに設定することをした後に、省電力モードへの移行を開始するステップと、前記情報処理装置が起動した際には、前記入出力ポートに省電力モード中であることを示す論理値が設定されているか否かを判断し、前記入出力ポートに前記論理値が設定されている場合には、省電力モードからの復帰と認識して、前記揮発性メモリに保持されたプログラムを実行し、前記入出力ポートに前記論理値が設定されていない場合には、省電力モードからの復帰ではない通常の起動と認識して、前記不揮発性メモリに保持されたプログラムを前記揮発性メモリにロードし、ロードされたプログラムを実行するステップとを含む。
これにより、省電力モードからの復帰においては、1ビットの入出力ポートを参照するだけで、揮発性メモリに保存された情報を再利用して情報処理装置が起動することができる。従って、省電力モードに関するフラグを設定しておくために、ハードディスクあるいはメモリIC等の高価な読み書き可能な不揮発性メモリを備えておくことが不要となり、コストの増大が回避されるとともに、省電力モードからの高速な復帰が実現される。
なお、本発明は、情報処理装置及び省電力モードの管理方法として実現できるだけでなく、その方法に含まれるステップをコンピュータに実行させるプログラムとして実現してもよい。また、そのプログラムを記録したコンピュータ読み取り可能なCD−ROMなどの記録媒体として実現してもよい。また、そのプログラムを示す情報、データ又は信号として実現することもできる。さらに、それらプログラム、情報、データ及び信号は、インターネット等の通信ネットワークを介して配信してもよい。
本発明により、コストの増大をもたらすことなく、省電力モードからの復帰を高速に行うことができる情報処理装置が実現される。
よって、省電力モード中においては、通信ネットワークに関わる回路への電力供給を断っておいても、通信ネットワークからの要求が生じた場合に高速に省電力モードから復帰することができる。従って、特に、通信ネットワークとの接続機能を有する情報処理装置が普及してきた今日において、本発明の実用的価値は極めて高い。
本発明に係る情報処理装置を含む通信システムの構成を示す図 同情報処理装置のハードウェア構成を示すブロック図 (a)は、図2に示されたメイン基板の詳細なモジュール構成を示すブロック図、(b)は、図2に示されたネットワーク基板の詳細なモジュール構成を示すブロック図 同情報処理装置が省電力モードに移行するときの動作を示すフローチャート 同情報処理装置が省電力モードに移行するときにおけるメイン基板及びネットワーク基板の主要なモジュールの動作及び通信を示すシーケンス図 同情報処理装置が省電力モードに移行するときにおけるメイン基板及びネットワーク基板の主要なモジュール間のやりとりを示す図 同情報処理装置が起動するときの動作を示すフローチャート 同情報処理装置が起動するときにおけるメイン基板及びネットワーク基板の主要なモジュール間のやりとりを示す図
以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも本発明の好ましい一具体例である。以下の実施の形態で示される構成要素、構成要素の配置位置及び接続形態、動作の順序などは、一例であり、本発明を限定する主旨ではない。本発明は、特許請求の範囲だけによって限定される。よって、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、本発明の課題を達成するのに必ずしも必要ではないが、より好ましい形態の構成要素として説明される。
図1は、本発明に係る情報処理装置1を含む通信システムの構成を示す図である。この通信システムでは、情報処理装置1は、ファクシミリ送受信の機能を有するMFP(MultiFunction Peripherals;複合機)等の画像形成装置である。ここでは、この情報処理装置1は、PSTN(Public Switched Telephone Networks;公衆電話交換回線網)7を介して、ファクシミリの送受信の相手先となる相手側情報処理装置2に接続されるとともに、LAN8を介して、端末装置3及び4に接続されている。
端末装置3及び4は、Webクライアントとして、LAN8を介して、Webサーバとしての情報処理装置1にアクセスし、情報処理装置1に対して各種指示を与えること、及び、各種設定をする端末装置であり、情報処理装置1の遠隔操作パネルとしても機能する。
相手側情報処理装置2は、例えば、本発明に係る情報処理装置1と同じ機能をもつ画像形成装置である。
情報処理装置1は、省電力モードで動作をすることができる本発明に係る情報処理装置の一例であり、例えば、Webサーバとしての機能を備えるMFP等の画像形成装置である。この情報処理装置1は、ハードウェア構成として、図2に示されるように、PSTN7に接続されるメイン基板11、LAN8に接続されるネットワーク基板12、電源13、バス14、操作パネル15、ディスプレイ16、スキャナ17及びプリンタ18を備える。ここで、メイン基板11、ネットワーク基板12、操作パネル15、ディスプレイ16、スキャナ17及びプリンタ18は、メイン基板11によって制御される電源13からの電力の供給を受けて動作し、お互いに、バス14で接続されている。
操作パネル15は、ユーザからの操作を受け付けるパネルであり、例えば、数値キー、ワンタッチ送信用のキー、ディスプレイ16に表示されたソフトボタンを押下するためのタッチパネル等である。
ディスプレイ16は、液晶表示装置(LCD)等であり、ユーザとの対話に使用される。また、このディスプレイ16は、情報処理装置1の動作状態を表示する。
スキャナ17は、ファクシミリ送信、又は、プリンタ18への複写出力のための原稿の内容をCCD等で光学的に読み取り、画像データを生成する画像読み取り装置である。
プリンタ18は、印刷装置であり、例えば、相手側情報処理装置2から送信されてきた画像データ(ファクシミリ受信データ)、スキャナ17からの読み取り内容、及び、情報処理装置1の動作状態等を印刷出力する。
メイン基板11は、情報処理装置1全体(ネットワーク基板12、電源13、操作パネル15、ディスプレイ16、スキャナ17、プリンタ18)を制御するとともに、PSTN7を介して相手側情報処理装置2との間でファクシミリ送受信を行う回路基板である。つまり、本実施の形態では、メイン基板11は、画像形成の制御を行う回路が実装された基板である。
ネットワーク基板12は、LAN8を介して端末装置3及び4とのやりとりを行うことで、通信ネットワークに関する処理を行う回路基板である。つまり、ネットワーク基板12は、通信用のインターフェイス回路が実装された基板である。
電源13は、メイン基板11による制御の下で、情報処理装置1の各構成要素ごとに独立して電力を供給すること、及び、電力の供給を断つことができる電力供給源である。
図3の(a)は、図2に示されたメイン基板11の詳細なモジュール構成を示すブロック図であり、図3の(b)は、図2に示されたネットワーク基板12の詳細なモジュール構成を示すブロック図である。
メイン基板11は、制御部20、サブマイコン21、NCU22、モデム23、プリンタ駆動部24及びスキャナ駆動部25を備える。
制御部20は、ネットワーク基板12、電源13、操作パネル15、ディスプレイ16、スキャナ17及びプリンタ18を制御する処理部である。具体的には、この制御部20は、制御プログラムが格納されたROM、その制御プログラムを実行するCPU、その実行のための一時的な作業領域を提供するRAM等から構成される。この制御部20は、省電力モードに関して、電源13を制御することで、この情報処理装置1を省電力モードに移行させるための制御と、情報処理装置1を省電力モードから復帰させるための制御とを行う。
サブマイコン21は、省電力モード中であっても電源が供給され、省電力モードにおける最低限の処理を実行し続ける、極めて低消費電力のワンチップマイクロコンピュータである。このサブマイコン21は、情報を一時的に格納するレジスタ、演算器の他に、設定された論理値を保持して外部に出力すること、及び、外部からの信号を受信して監視することを行う複数の入出力ポートを有する。なお、このサブマイコン21が有する入出力ポートのうち、特定の一つの入出力ポート(具体的には、出力ポート)は、プロセッサ32によって設定値が検知されるように、プロセッサ32に接続されている。
NCU22は、PSTN7と接続される回線終端装置である。
モデム23は、NCU22を介して外部に送信するための画像データを変調すること、及び、外部からNCU22を介して受信した画像データを復調することを行うファクシミリモデムである。
プリンタ駆動部24は、プリンタ18による印刷を制御する駆動回路である。
スキャナ駆動部25は、スキャナ17による原稿の読み取りを制御する駆動回路である。
ネットワーク基板12は、フロントエンド部30及びバックエンド部31を備える。
フロントエンド部30は、この情報処理装置1とLAN8とを接続する通信アダプタ等を有する。このフロントエンド部30は、省電力モード中であっても電源が供給され続け、LAN8を介した通信ネットワークからの要求等の省電力モードからの復帰イベントが発生していないかを監視する。
バックエンド部31は、通信ネットワークに関する各種処理を行う処理部であり、プロセッサ32、揮発性メモリ33及び不揮発性メモリ34を備える。
プロセッサ32は、情報を一時的に格納するレジスタ、演算器、MMU(Memory Management Unit)及びTLB(Translation Look−aside Buffer)等を有するCPUである。ここでは、プロセッサ32は、不揮発性メモリ34に保持されたプログラムを揮発性メモリ33にロードし、ロードされた揮発性メモリ33上のプログラムを実行すること、その実行に基づいて揮発性メモリ33にデータを書き込むこと、及び、そのデータを読み出すことを行う。なお、このプロセッサ32は、サブマイコン21が有する一つの入出力ポート(ここでは、出力ポート)に接続されており、起動されたときに、省電力モードからの起動であるか否かを判断するために、その入出力ポートに設定された値を検知する。
揮発性メモリ33は、揮発性のメモリ(ここでは、DDRメモリ)であり、一時的な記憶領域を提供する。なお、この揮発性メモリ33には、セルフリフレッシュを制御する、図示されていないメモリコントローラが含まれる。つまり、この揮発性メモリ33は、保持している情報の入出力ができないが、極めて低消費電力で、情報を保持し続けるセルフリフレッシュ機能を有する。よって、この揮発性メモリ33は、通常の状態(通常の消費電力での動作)では、読み書き可能なRAMとして機能するが、セルフリフレッシュ状態(極めて低消費電力での動作)では、データの保持だけをすることができる。
不揮発性メモリ34は、プロセッサ32によって実行されるプログラムを予め保持している不揮発性のメモリ(ここでは、Flash ROM)である。
なお、この情報処理装置1が制御部20による制御の下で省電力モードに移行したときであっても、電源13からの電力供給を受けて動作し続けるモジュールは、サブマイコン21、フロントエンド部30、及び、セルフリフレッシュ状態にある揮発性メモリ33である。その理由は、次の通りである。つまり、サブマイコン21は、省電力モードにおいて、省電力モードから復帰すべきイベントが発生したかを監視する。また、フロントエンド部30は、上記イベントの一つとして、LAN8から送られてくる通信ネットワークからの要求を検出する。また、揮発性メモリ33は、省電力モードからの復帰を高速化するために、省電力モード中は、セルフリフレッシュ状態に入り、省電力モードに遷移する直前において保持していたプログラム及びデータを保持し続ける。
以上のように構成された本実施の形態における情報処理装置1の特徴的な機能は、以下の通りである。
制御部20は、省電力モードへの移行に際しては、揮発性メモリ33がロードされたプログラムを省電力モードにおいても保持し続けるように、プロセッサ32を介して揮発性メモリ33を制御すること、及び、省電力モード中であることを示す論理値を、サブマイコン21を介してサブマイコン21が有する入出力ポートの一つに設定した後に、省電力モードへの移行を開始する(つまり、電源13を制御して、一部のモジュールへの電力供給を断つ)。一方、情報処理装置1が起動(電源オン、又は、省電力モードからの復帰)した際には、制御部20は、電源13を制御する(つまり、電力供給を断っていたモジュールへの電力供給を開始させる)とともに、プロセッサ32を起動(つまり、制御)する。起動されたプロセッサ32は、サブマイコン21が有する入出力ポートの一つに、省電力モード中であることを示す論理値が設定されているか否かを判断する。その結果、その入出力ポートに論理値が設定されている場合には、プロセッサ32は、省電力モードからの復帰であると認識して、揮発性メモリ33に保持されたプログラムを実行する。一方、その入出力ポートに論理値が設定されていない場合には、プロセッサ32は、通常の起動(電源オンからの起動)であると認識して、不揮発性メモリ34に保持されたプログラムを揮発性メモリ33にロードし、ロードされたプログラムを実行する。
これにより、省電力モードからの復帰においては、1ビットの入出力ポートを参照するだけで、揮発性メモリ33に保存された情報を再利用して情報処理装置1が起動することができる。よって、省電力モードに関するフラグを設定しておくために、ハードディスクあるいはメモリIC等の高価な読み書き可能な不揮発性メモリを備えておくことが不要となる。
ここで、プロセッサ32は、省電力モードへの移行の前に、内部状態に関する情報(内部のレジスタ及びTLBに格納された情報等)を揮発性メモリ33に保存すること、及び、省電力モード中であることを示すフラグを揮発性メモリ33に設定することを行う。一方、情報処理装置1が起動した際には、プロセッサ32は、揮発性メモリ33に上記フラグが設定されているか否かを判断する。その結果、揮発性メモリ33にフラグが設定されている場合には、プロセッサ32は、省電力モードからの復帰であると認識して、揮発性メモリ33に保存された情報を内部のレジスタ及びTLB等に復元する。
これにより、揮発性メモリ33へのアクセスが可能になった後に、その揮発性メモリ33に保存されたフラグを参照することで、省電力モードからの復帰においては、プロセッサ32は省電力モードに移行する前の状態に復元されて動作が再開される。よって、プロセッサ32をその状態に遷移させるための処理が不要となり、省電力モードからの復帰処理が短縮化される。
なお、入出力ポートと上記フラグに分けて省電力モードへの移行を判断(移行したことを記憶して管理)している理由は次の通りである。つまり、もし入出力ポートだけで判断すると、セルフリフレッシュ状態の解除後からフラグチェックの間にソフトリセットが発生した場合、セルフリフレッシュされていなかった揮発性メモリ33をセルフリフレッシュされていた揮発性メモリ33と判断してしまい、そのために、揮発性メモリ33を初期化せずに使用し、プログラムが暴走してしまうが、それを回避するためである。
なお、制御部20による制御の下で、プロセッサ32は、省電力モードへの移行に際しては、揮発性メモリ33がセルフリフレッシュを行うことでロードされたプログラムを省電力モードにおいても保持し続けるように、揮発性メモリ33を制御する(より詳しくは、メモリコントローラにセルフリフレッシュの開始を指示する)。一方、省電力モードからの復帰に際して(サブマイコン21の入出力ポートに論理値が設定されている場合には)、プロセッサ32は、メモリコントローラを介して揮発性メモリ33でのセルフリフレッシュを解除した後に、揮発性メモリ33に保持されたプログラムを実行する。
このように、本実施の形態における情報処理装置1は、以下のステップを実行することで、省電力モードを管理する点に特徴を有する。つまり、第1のステップは、省電力モードへの移行に際しては、不揮発性メモリ34から揮発性メモリ33にロードされたプログラムを省電力モードにおいても保持し続けるように揮発性メモリ33を制御すること、及び、省電力モード中であることを示す論理値をサブマイコン21の入出力ポートに設定することをした後に、省電力モードへの移行を開始するステップである。第2のステップは、情報処理装置1が起動した際には、サブマイコン21の入出力ポートに省電力モード中であることを示す論理値が設定されているか否かを判断し、入出力ポートに論理値が設定されている場合には、省電力モードからの復帰と認識して、揮発性メモリ33に保持されたプログラムを実行し、一方、入出力ポートに論理値が設定されていない場合には、省電力モードからの復帰ではない通常の起動と認識して、不揮発性メモリ34に保持されたプログラムを揮発性メモリ33にロードし、ロードされたプログラムを実行するステップである。
これにより、省電力モードからの復帰においては、1ビットの入出力ポートを参照するだけで、揮発性メモリに保存された情報を再利用して情報処理装置が起動することができる。よって、省電力モードに関するフラグを設定しておくために、ハードディスクあるいはメモリIC等の高価な読み書き可能な不揮発性メモリを備えておくことが不要となり、コストの増大が回避されるとともに、省電力モードからの高速な復帰が実現される。
次に、以上のような特徴を有する本実施の形態における情報処理装置1の動作について説明する。
まず、省電力モードへの移行時における情報処理装置1の動作を説明する。
図4は、本実施の形態における情報処理装置1が省電力モードに移行するときの動作を示すフローチャートである。図5は、本実施の形態における情報処理装置1が省電力モードに移行するときにおけるメイン基板11及びネットワーク基板12の主要なモジュールの動作及び通信を示すシーケンス図である。図6は、本実施の形態における情報処理装置1が省電力モードに移行するときにおけるメイン基板11及びネットワーク基板12の主要なモジュール間のやりとりを示す図である。
まず、制御部20は、省電力モードに移行できる状態を検知した場合には、プロセッサ32に対して、省電力モードに移行する旨を通知する(図4のS11、図5のS21、図6のS31)。
その通知を受けたプロセッサ32は、内部状態を示す情報(内部のレジスタ及びTLB等に格納された情報)を揮発性メモリ33に保存するとともに(図4のS12、図5のS22、図6のS32)、省電力モード中であることを示すフラグを揮発性メモリ33に設定する(図4のS13、図5のS23、図6のS33)。
その後、揮発性メモリ33は、プロセッサ32による制御の下で、内蔵のメモリコントローラにより、セルフリフレッシュ状態に入り、直前におけるデータ及び不揮発性メモリ34からロードされたプログラムを保持し続ける(図4のS14、図5のS24、図6のS34)。
続いて、プロセッサ32からの省電力モードへの移行完了の通知を受けて(図5のS24a、図6のS34a)、制御部20は、サブマイコン21に、省電力モードへの移行を指示する(図5のS25、図6のS35)。その指示を受けたサブマイコン21は、省電力モード中であることを示す論理値(例えば、「1」)を、内部に有する入出力ポートのうちの特定の一つ(ここでは、出力ポート)に設定する(図4のS15、図5のS25a、図6のS35a)。
最後に、制御部20は、電源13を制御することにより、一部のモジュールへの電力供給を断つことで、省電力モードへの移行を完了する(図4のS16)。
このように、省電力モードへの移行に際しては、揮発性メモリ33に保持されたデータ及びプログラムの再利用による高速起動を可能にするために、省電力モード中でも論理値を保持できる揮発性メモリ33とは独立した記憶部、つまり、サブマイコン21が有する入出力ポートの一つに、省電力モードを示す論理値を設定する。
次に、省電力モードからの復帰を含む起動時(電源オンからの通常の起動時を含む)における情報処理装置1の動作を説明する。
図7は、本実施の形態における情報処理装置1が起動(電源オン、及び、省電力モードからの復帰)するときの動作を示すフローチャートである。図8は、本実施の形態における情報処理装置1が起動するときにおけるメイン基板11及びネットワーク基板12の主要なモジュール間のやりとりを示す図である。
まず、制御部20は、起動のイベント(電源オンを示すイベント、又は、省電力モードからの復帰のトリガとなるイベント)を検出すると(図7のS41、図5のS51〜S51a、図8のS61〜S61a)、電源13を制御する(つまり、電力供給を断っていたモジュールへの電力供給を開始させる)とともに、プロセッサ32を起動する(図5のS51b、図8のS61b)。たとえば、省電力モードにおいては、省電力モード中でも動作しているサブマイコン21は、省電力モードでも動作しているフロントエンド部30の状態を監視することで、通信ネットワークからの要求等の省電力モードからの復帰イベントが発生していないかを監視している(図5のS51、図8のS61)。そして、そのような復帰イベントを検知した場合には、サブマイコン21は、制御部20を起動する(図5のS51a、図8のS61a)。起動された制御部20は、続いて、プロセッサ32を起動する(図5のS51b、図8のS61b)。
起動されたプロセッサ32は、サブマイコン21の入出力ポートの一つ(予め定められた一つの出力ポート)に省電力モード中であることを示す論理値が設定されているか否かを判断する(図7のS42、図5のS52、図8のS62)。
その結果、サブマイコン21の入出力ポートに論理値が設定されている場合には(図7のS42でTRUE)、プロセッサ32は、揮発性メモリ33のメモリコントローラに指示することで、揮発性メモリ33でのセルフリフレッシュ状態を解除する(図7のS43、図5のS53〜S53a、図8のS63)。一方、サブマイコン21の入出力ポートに論理値が設定されていない場合には(図7のS42でFALSE)、プロセッサ32は、不揮発性メモリ34に保持されたプログラムを揮発性メモリ33にロードする(図7のS44、図5のS54、図8のS64)。そして、プロセッサ32は、揮発性メモリ33に置かれたプログラム(省電力モード時に揮発性メモリ33に保持されたOS等の基本プログラム、又は、不揮発性メモリ34から揮発性メモリ33にロードされたOS等の基本プログラム)を実行する(図7のS45、図5のS55)。
続いて、プロセッサ32は、揮発性メモリ33に上記フラグが設定されているか否かを判断する(図7のS46)。その結果、揮発性メモリ33に上記フラグが設定されている場合には(図7のS46でTRUE)、プロセッサ32は、省電力モードからの復帰と認識して、揮発性メモリ33に保存された情報(レジスタ、TLB等)を読み出して内部に設定することで復元する(図7のS47、図5のS57、図8のS67)。一方、揮発性メモリ33にフラグが設定されていない場合には(図7のS46でFALSE)、プロセッサ32は、通常の(電源オンからの)起動と認識して、続くプログラム(ここでは、メインプログラム)を実行する(図7のS48)する。
このように、情報処理装置1の起動時には、サブマイコン21の入出力ポートに設定された論理値に従って、省電力モードからの復帰であるか通常の起動であるかが判断され、省電力モードからの復帰であると判断された場合に、既に揮発性メモリ33に保持されていたプログラムが実行される。つまり、揮発性メモリ33に設定されたフラグ等によって省電力モードから復帰するのではなく、揮発性メモリ33とは独立した記憶部、つまり、省電力モードでも低消費電力で動作し続けるサブマイコン21の入出力ポートの設定値に基づいて、既に揮発性メモリ33に保持されていたプログラムが実行される。これにより、省電力モードに関するフラグを設定しておくために、ハードディスクあるいはメモリIC等の高価な読み書き可能な不揮発性メモリを備えておくことが不要となり、コストの増大が回避されるとともに、省電力モードからの復帰が高速化される。
また、省電力モードから復帰した場合には、そのことが、揮発性メモリ33に設定されていたフラグによって検知され、揮発性メモリ33に保存されていたプロセッサ32の状態情報(レジスタの値、TLBの値等)がプロセッサ32に復元される。これにより、省電力モードの直前における状態から、プロセッサ32の実行が続行され、プロセッサ32がその状態に遷移するための処理を行う必要がなくなり、省電力モードからの復帰処理が短縮化される。
以上、本発明に係る情報処理装置について、実施の形態に基づいて説明したが、本発明は、このような実施の形態に限定されない。本発明の主旨を逸脱しない範囲で、実施の形態に対して当業者が思いつく各種変形を施して得られる形態、及び、実施の形態の構成要素を任意に組み合わせて得られる別の形態も、本発明に含まれる。
たとえば、本実施の形態では、省電力モードに移行する前に、サブマイコン21の入出力ポートに省電力モード中であることを示す論理値が設定されたが、本発明は、この形態に限定されない。省電力モード中であっても値を保持し続ける少なくとも1ビットの記憶部であれば、サブマイコン21の入出力ポートに代えて、電池等の電力供給を受けるラッチ回路、独立した汎用の入出力ポート等に、論理値が設定されてもよい。
また、サブマイコン21、NCU22及びモデム23は、メイン基板11に実装されていたが、ネットワーク基板12に実装されていてもよい。本発明は、これらのモジュールの実装位置には依存しない。
また、本実施の形態では、ファクシミリ装置に代表される情報処理装置による省電力モードからの復帰を高速化する技術が説明されたが、ここで説明された省電力モードの管理技術は、ファクシミリ装置だけに限られず、省電力モードでの動作を必要とする情報処理装置、例えば、パーソナルコンピュータ、携帯電話等の通信機器、プリンタ等の周辺装置等にも適用できる。
本発明は、省電力モードで動作をすることができる情報処理装置として、特に、外部要因によって省電力モードから復帰する必要が生じ得る情報処理装置、例えば、通信ネットワークと接続されるファクシミリ装置等の画像形成装置等として、利用できる。
1 情報処理装置
2 相手側情報処理装置
3、4 端末装置
7 PSTN
8 LAN
11 メイン基板
12 ネットワーク基板
13 電源
14 バス
15 操作パネル
16 ディスプレイ
17 スキャナ
18 プリンタ
20 制御部
21 入出力ポートを備えるサブマイコン
22 NCU
23 モデム
24 プリンタ駆動部
25 スキャナ駆動部
30 フロントエンド部
31 バックエンド部
32 プロセッサ
33 揮発性メモリ
34 不揮発性メモリ

Claims (6)

  1. 省電力モードで動作をすることができる情報処理装置であって、
    省電力モードへの移行と省電力モードからの復帰を制御する制御部と、
    プログラムを保持する不揮発性メモリと、
    揮発性メモリと、
    前記不揮発性メモリに保持されたプログラムを前記揮発性メモリにロードし、ロードされたプログラムを実行するプロセッサと、
    設定された論理値を省電力モード中でも保持する入出力ポートとを備え、
    前記制御部は、
    省電力モードへの移行に際しては、前記揮発性メモリにロードされた前記プログラムを省電力モードにおいても保持し続けるように前記プロセッサを介して前記揮発性メモリを制御すること、及び、省電力モード中であることを示す論理値を前記入出力ポートに設定することをした後に、省電力モードへの移行を開始し、
    当該情報処理装置が起動した際には、前記プロセッサが、前記入出力ポートに省電力モード中であることを示す論理値が設定されているか否かを判断し、前記入出力ポートに前記論理値が設定されている場合には、省電力モードからの復帰と認識して、前記揮発性メモリに保持されたプログラムを実行し、前記入出力ポートに前記論理値が設定されていない場合には、省電力モードからの復帰ではない通常の起動と認識して、前記不揮発性メモリに保持されたプログラムを前記揮発性メモリにロードし、ロードされたプログラムを実行するように、前記プロセッサを制御する
    情報処理装置。
  2. 前記プロセッサは、
    情報を格納するためのレジスタを有し、
    省電力モードへの移行の前に、前記レジスタに格納された情報を前記揮発性メモリに保存すること、及び、省電力モード中であることを示すフラグを前記揮発性メモリに設定することを行い、
    当該情報処理装置が起動した際には、前記揮発性メモリに前記フラグが設定されているか否かを判断し、前記揮発性メモリに前記フラグが設定されている場合には、前記揮発性メモリに保存された前記情報を前記レジスタに復元する
    請求項1記載の情報処理装置。
  3. 前記揮発性メモリは、保持している情報の入出力ができないが、情報を保持し続けるセルフリフレッシュ機能を有し、
    前記制御部は、
    省電力モードへの移行に際しては、前記揮発性メモリがセルフリフレッシュを行うことで前記ロードされたプログラムを省電力モードにおいても保持し続けるように、前記プロセッサを介して前記揮発性メモリを制御し、
    当該情報処理装置が起動した際には、前記入出力ポートに前記論理値が設定されている場合には、前記プロセッサが、前記揮発性メモリでのセルフリフレッシュを解除した後に、前記揮発性メモリに保持されたプログラムを実行するように、前記プロセッサを制御する
    請求項1又は2記載の情報処理装置。
  4. さらに、省電力モードにおいても動作し続けるマイクロコンピュータを備え、
    前記入出力ポートは、前記マイクロコンピュータに備えられたポートである
    請求項1〜3のいずれか1項に記載の情報処理装置。
  5. さらに、
    画像形成の制御を行う回路が実装されたメイン基板と、
    通信用のインターフェイス回路が実装されたネットワーク基板とを備え、
    前記不揮発性メモリ、前記揮発性メモリ、及び、前記プロセッサは、前記ネットワーク基板に実装され、
    前記入出力ポートは、前記メイン基板に実装されている
    請求項1〜4のいずれか1項に記載の情報処理装置。
  6. 省電力モードで動作をすることができる情報処理装置による省電力モードの管理方法であって、
    省電力モードへの移行に際しては、不揮発性メモリから揮発性メモリにロードされたプログラムを省電力モードにおいても保持し続けるように前記揮発性メモリを制御すること、及び、省電力モード中であることを示す論理値を入出力ポートに設定することをした後に、省電力モードへの移行を開始するステップと、
    前記情報処理装置が起動した際には、前記入出力ポートに省電力モード中であることを示す論理値が設定されているか否かを判断し、前記入出力ポートに前記論理値が設定されている場合には、省電力モードからの復帰と認識して、前記揮発性メモリに保持されたプログラムを実行し、前記入出力ポートに前記論理値が設定されていない場合には、省電力モードからの復帰ではない通常の起動と認識して、前記不揮発性メモリに保持されたプログラムを前記揮発性メモリにロードし、ロードされたプログラムを実行するステップと
    を含む省電力モードの管理方法。
JP2011228321A 2011-10-17 2011-10-17 情報処理装置及び省電力モードの管理方法 Active JP5780105B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011228321A JP5780105B2 (ja) 2011-10-17 2011-10-17 情報処理装置及び省電力モードの管理方法
US13/628,891 US20130097438A1 (en) 2011-10-17 2012-09-27 Information processing device and management method of power saving mode
DE102012218644A DE102012218644A1 (de) 2011-10-17 2012-10-12 Informationsverarbeitungsvorrichtung und Verwaltungsverfahren eines Energiesparmodus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011228321A JP5780105B2 (ja) 2011-10-17 2011-10-17 情報処理装置及び省電力モードの管理方法

Publications (2)

Publication Number Publication Date
JP2013088986A JP2013088986A (ja) 2013-05-13
JP5780105B2 true JP5780105B2 (ja) 2015-09-16

Family

ID=47990926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011228321A Active JP5780105B2 (ja) 2011-10-17 2011-10-17 情報処理装置及び省電力モードの管理方法

Country Status (3)

Country Link
US (1) US20130097438A1 (ja)
JP (1) JP5780105B2 (ja)
DE (1) DE102012218644A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101864831B1 (ko) * 2013-06-28 2018-06-05 세종대학교산학협력단 가상 캐시를 포함하는 메모리 및 그 관리 방법
JP2015035078A (ja) * 2013-08-08 2015-02-19 シャープ株式会社 制御装置およびそれを備えてなる画像形成装置
US20160036596A1 (en) * 2014-08-04 2016-02-04 Canon Kabushiki Kaisha Communication apparatus and control method therefor

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6968469B1 (en) * 2000-06-16 2005-11-22 Transmeta Corporation System and method for preserving internal processor context when the processor is powered down and restoring the internal processor context when processor is restored
US7382474B2 (en) * 2001-09-05 2008-06-03 Minolta Co., Ltd. Printer management method and management system
US7334146B2 (en) * 2003-12-09 2008-02-19 Canon Kabushiki Kaisha Method for controlling an image processing apparatus based on a power supply status
JP4770283B2 (ja) * 2005-06-17 2011-09-14 富士ゼロックス株式会社 メモリ制御装置及びメモリ制御方法
JP4564554B2 (ja) * 2008-06-30 2010-10-20 株式会社沖データ 画像形成装置
DE112010006079T5 (de) * 2010-12-24 2014-03-13 Mitsubishi Electric Corporation Elektronische Steuervorrichtung und Bordinformationsausrüstung

Also Published As

Publication number Publication date
US20130097438A1 (en) 2013-04-18
JP2013088986A (ja) 2013-05-13
DE102012218644A1 (de) 2013-04-18

Similar Documents

Publication Publication Date Title
KR101235854B1 (ko) 화상형성장치, SoC 유닛 및 그 구동 방법
JP4720926B2 (ja) 処理装置
JP2006221381A (ja) プロセッサシステム、該プロセッサシステムを備えた画像形成装置
JP2007334304A (ja) 画像形成装置の省電力制御方法及び画像形成装置
JP2004005029A (ja) 省電力機能を有する装置及び省電力制御方法
JP2004046324A (ja) 待機モード付情報処理装置およびその待機モード開始方法と待機モード解除方法
US9813576B2 (en) Communication apparatus, control method, and program
JP5780105B2 (ja) 情報処理装置及び省電力モードの管理方法
JP5477773B2 (ja) 画像形成装置
JP2007058593A (ja) 情報処理装置
JP2013175026A (ja) 情報処理装置、制御装置および画像形成装置
JP6032435B2 (ja) 電源制御装置、電気機器および画像形成装置
JP5796374B2 (ja) 画像処理装置、画像処理方法およびプログラム
CN111541825B (zh) 电子装置及其控制方法
JP4782184B2 (ja) 情報処理装置及び電源制御方法
JP2012116138A (ja) 制御装置、制御プログラム、画像形成装置
JP2006025347A (ja) 携帯端末
JP5182050B2 (ja) 画像処理装置、画像形成装置及び電力制御方法
JP5278221B2 (ja) 情報処理装置、画像処理システム、及びプログラム
JP5899790B2 (ja) 情報処理装置及び省電力モードの管理方法
JP2012108865A (ja) 画像形成装置およびシステム管理プログラム
JP4924544B2 (ja) 制御基板、それを備えた画像形成装置および制御基板の省電力化方法
JP2000354143A (ja) ファクシミリ装置
JP2012160140A (ja) 電子機器およびシステム管理プログラム
JP2012146169A (ja) 電子機器およびシステム管理プログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140825

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150610

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150616

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150629

R150 Certificate of patent or registration of utility model

Ref document number: 5780105

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250