JP4770283B2 - メモリ制御装置及びメモリ制御方法 - Google Patents

Description

本発明は、メモリ制御装置に関し、特に、セルフリフレッシュモードに遷移可能な揮発性の記憶手段を備えたメモリ制御装置及びメモリ制御方法に関する。

現在、省電力モードへ移行可能なパーソナルコンピュータ等の情報処理装置が知られている。省電力モードは、ディスプレイ、及び周辺機器等への電力供給を停止し、データ保持に必要な最低限の電力のみを消費する状態にする機能であり、情報処理装置のＣＰＵだけではなく、情報処理装置の各構成要素各々にも搭載されている。

情報処理装置のメインメモリとして広く用いられている揮発性メモリについても、省電力機能を有するものが普及しており、揮発性メモリチップ単体で自動的にリフレッシュを行うセルフリフレッシュ機能を備えた製品がある。この揮発性メモリでは、セルフリフレッシュモード中は、揮発性メモリ中のセルフリフレッシュ機能を実行する回路以外の部分はスリープするため、消費電力を抑えることができる。また、省電力モードへ移行されることによって、揮発性メモリを制御するためのメモリコントローラ等のメモリ制御装置への電力供給がオフされて、メモリ制御装置からリフレッシュサイクルが与えられない状態であっても、揮発性メモリのセルフリフレッシュ機能によって揮発性メモリ自身が自動的にリフレッシュを行うことができるため、揮発性メモリに記憶されたデータは消失しない。

情報処理装置として、省電力モードが解除されたときに省電力モードに移行する前の状態となるように復帰するために、省電力モードに入る直前に省電力モードに移行する直前の装置の状態を示す情報を揮発性メモリに記憶する情報処理装置が知られている（例えば、特許文献１参照）。

特許文献１の技術では、省電力モードに移行する直前に、コンピュータシステムの揮発性レジスタの情報、キャッシュ、ビデオメモリなどの状態を示す情報を全て不揮発性メモリ（固定ディスクドライバ）に書込み、省電力モードからの復帰時に、不揮発性メモリに記憶されている情報をロードしてロードした情報に基づいて省電力モードに移行する前の状態へ復帰している。
特開平７−４４２８５号公報

近年、省電力モードに移行するときには、メインメモリとして用いられている揮発性メモリをセルフリフレッシュモードへ移行させると共に、揮発性メモリへの電力供給は継続したままで、メモリ制御装置、ＣＰＵ、ディスプレイ、及び周辺機器への電力供給を停止するような制御が多く行われている。上記特許文献１の技術を適用し、揮発性メモリに省電力モードに移行する前の装置の状態を示す情報を記憶するようにすれば、省電力モードからの復帰時における省電力モードへの移行前の情報のロード時間を不揮発性メモリからロードする場合に比べて短縮することができると考えられる。しかしながら、揮発性メモリは、正常な動作が実行されるために電源投入直後には初期化（イニシャライズ）が行われる必要があるため、メモリ制御装置は、メモリ制御装置自身に電力供給が開始されたときには、揮発性メモリが省電力モードに移行したセルフリフレッシュモードにあるのか、それとも電力の供給が停止された状態から復帰した状態にあるのかが判別不可能であるため、一律に揮発性メモリに対してイニシャライズを行っている。

揮発性メモリがセルフリフレッシュ状態にあるときにイニシャライズコマンドが発行されると、揮発性メモリに記憶されている情報が保証されなくなり、省電力モードからの復帰時に、揮発性メモリ内の情報を使用すると省電力モードへの移行前の状態に正常復元することができない、という問題があった。

本発明は、上述した問題を解決するためになされたものであり、省電力モードからの復帰時に、揮発性メモリに記憶されている信頼性の高い情報を利用可能なメモリ制御装置及びメモリ制御方法を提供することを目的とする。

本発明のメモリ制御装置は、省電力モードへの切替指示を表す省電力指示信号が入力されてから所定時間後に電源供給回路からの電力供給が遮断されるメモリ制御装置であって、前記省電力指示信号が入力されてから前記所定時間内に、省電力モードからの復帰を示す情報を格納手段へ格納すると共に、前記メモリ制御装置本体内に記憶されている、当該メモリ制御装置の省電力モード移行前の、セルフリフレッシュモードに遷移可能な揮発性の記憶手段のリフレッシュ間隔時間を前記記憶手段へ記憶した後に、前記記憶手段にセルフリフレッシュモードへの移行を指示する指示手段と、前記電源供給回路から電力が供給されたときに、前記格納手段に格納されている情報に基づいて、前記電源供給回路から電力が供給された状況が省電力モードからの復帰か否かを判別する判別手段と、前記判別手段によって、省電力モードからの復帰が判別された場合、前記記憶手段のセルフリフレッシュモードを解除するまでに前記記憶手段のリフレッシュ間隔時間を一旦設定可能な最小時間に設定し、その後に前記記憶手段へセルフリフレッシュモードを解除するための解除信号を出力する解除信号出力手段と、前記解除信号出力手段によって前記解除信号が出力された後に、前記記憶手段に記憶された当該記憶手段のリフレッシュ間隔時間を設定する設定手段と、を備えている。

本発明のメモリ制御装置は、省電力モードへの切替指示を表す省電力指示信号が入力されてから所定時間後に電源供給回路からの電力供給が遮断される。指示手段は、省電力モードへの切替指示を表す省電力指示信号が入力されてから電力供給が遮断されるまでの間の所定時間内に、省電力モードからの復帰を示す情報を格納手段へ格納すると共に、セルフリフレッシュモードに遷移可能な揮発性の記憶手段へメモリ制御装置本体内に記憶されている、当該メモリ制御装置の省電力モード移行前の前記記憶手段のリフレッシュ間隔時間を記憶した後に、前記記憶手段にセルフリフレッシュモードへの移行を指示する。記憶手段は、メモリ制御装置本体内に記憶されているリフレッシュ間隔時間を記憶すると共に、セルフリフレッシュモードへ移行する。判別手段は、電源供給回路から電力が供給されたときに、格納手段に格納されている情報が省電力モードからの復帰を示す情報であるか否かを判別することによって、省電力モードからの復帰か否かを判別する。解除信号出力手段は、判別手段によって省電力モードからの復帰が判別された場合に、前記記憶手段のセルフリフレッシュモードを解除するまでに前記記憶手段のリフレッシュ間隔時間を一旦設定可能な最小時間に設定し、その後に前記記憶手段へセルフリフレッシュモードを解除するための解除信号を出力する。解除信号が入力されると、記憶手段はセルフリフレッシュモードを解除し、外部からの情報読出し及び書込み可能な状態となる。
そして、設定手段は、前記解除信号出力手段によって前記解除信号が出力された後に、前記記憶手段に記憶された当該記憶手段のリフレッシュ間隔時間を設定する。

このように、本発明のメモリ制御装置は、省電力指示信号が入力されると、メモリ制御装置本体内に記憶されているリフレッシュ間隔時間をセルフリフレッシュモードに遷移可能な揮発性の記憶手段へ記憶してこの記憶手段へセルフリフレッシュへの移行を指示すると共に省電力モードからの復帰を示す情報を格納手段に格納した後に、電源供給が遮断され、電源供給回路から電力が供給されたときに、消費電力モードからの復帰か否かを判別し、省電力モードからの復帰が判別された場合には、前記記憶手段のセルフリフレッシュモードを解除するまでに前記記憶手段のリフレッシュ間隔時間を一旦設定可能な最小時間に設定し、その後に前記記憶手段へセルフリフレッシュモードを解除するための解除信号を出力する。

このように、省電力モードからの復帰時には、記憶手段を初期化することなく、記憶手段へセルフリフレッシュモードを解除するための解除信号を出力するので、省電力モードからの復帰時に揮発性の記憶手段に記憶されている信頼性の高い情報を利用することができる。

また、省電力モードからの復帰時に、揮発性の記憶手段に記憶されている情報を利用することができるので、不揮発性の記憶手段に省電力モードへ移行する前の装置本体内に設定されている情報を記憶して省電力モードからの復帰時に利用する場合に比べて、省電力モードに遷移する前の状態への復帰を高速に行うことが可能となる。

また、前記判別手段によって非省電力モードからの復帰が判別されたときに、前記記憶手段を初期化するための初期化信号を前記記憶手段へ出力する初期化信号出力手段を備えることによって、メモリ制御装置本体のみではなく不揮発性の記憶手段への電力供給が遮断された状態等の非省電力モードからの復帰時には、記憶手段を正常に動作させるために記憶手段の初期化を行うことができる。

なお、前記記憶手段は、ＳＤＲＡＭ、ＤＤＲ ＳＤＲＡＭ、ＤＤＲＩＩ ＳＤＲＡＭ、ＱＤＲ ＳＤＲＡＭ、及びＲＤＲＡＭであればよい。

なお、以下のメモリ制御方法によって、省電力モードからの復帰時に揮発性の記憶手段に記憶されている信頼性の高い情報を利用することができる。詳細には、省電力モードへの切替指示を表す省電力指示信号が入力されてから所定時間後に電源供給回路からの電力供給が遮断されるメモリ制御装置のメモリ制御方法であって、省電力モードへの切替指示を表す省電力指示信号が入力されてから前記所定時間内に、省電力モードからの復帰を示す情報を格納手段へ格納すると共に、メモリ制御装置本体内に記憶されている、当該メモリ制御装置の省電力モード移行前の、セルフリフレッシュモードに遷移可能な揮発性の記憶手段のリフレッシュ間隔時間を前記記憶手段へ記憶した後に、前記記憶手段にセルフリフレッシュモードへの移行を指示する指示工程と、前記電源供給回路から電力が供給されたときに、前記格納手段に格納されている情報に基づいて、前記電源供給回路から電力が供給された状況が省電力モードからの復帰か否かを判別する判別工程と、省電力モードからの復帰を判別した場合、前記記憶手段のセルフリフレッシュモードを解除するまでに前記記憶手段のリフレッシュ間隔時間を一旦設定可能な最小時間に設定し、その後に前記記憶手段へセルフリフレッシュモードを解除するための解除信号を出力する解除信号出力工程と、前記解除信号出力工程によって前記解除信号が出力された後に、前記記憶手段に記憶された当該記憶手段のリフレッシュ間隔時間を設定する設定工程と、を含むメモリ制御方法。

本発明に係るメモリ制御装置及びメモリ制御方法は、省電力指示信号が入力されると、装置本体内に設定されている情報を揮発性の記憶手段へ記憶してこの記憶手段へセルフリフレッシュへの移行を指示すると共に省電力モードからの復帰を示す情報を格納手段に格納した後に、電源供給が遮断され、電源供給回路から電力が供給されたときに、省電力モードからの復帰か否かを判別し、省電力モードからの復帰が判別された場合には、記憶手段へセルフリフレッシュモードを解除するための解除信号を出力するので、省電力モードからの復帰時に、揮発性の記憶手段に記憶されている信頼性の高い情報を利用することができる、という効果を奏する。

以下、図面を参照して、本発明の実施の形態について詳細に説明する。

図１に示すように、情報処理装置１０は、ＣＰＵ１２、ＳＤＲＡＭコントローラ１４、ＳＤＲＡＭ１６、省エネ復帰認識回路１８、論理回路２０、電源供給回路２２、及び電源供給回路２４を備えている。

ＣＰＵ１２は、ＳＤＲＡＭコントローラ１４及び論理回路２０にデータや信号を授受可能に接続されると共に、論理回路２０を介して電源供給回路２２及び電源供給回路２４各々にデータや信号授受可能に接続され、ＳＤＲＡＭコントローラ１４を介してＳＤＲＡＭ１６にデータや信号授受可能に接続されている。

ＳＤＲＡＭ１６は、メインメモリとして使用され、ＣＰＵ１２が行う様々な処理に必要なデータが記憶される。ＳＤＲＡＭ１６は、揮発性メモリであり、ＳＤＲＡＭコントローラ１４の制御により、適切なリフレッシュ間隔をあけながら内部で自動的にリフレッシュを実行するセルフリフレッシュモードと、ＳＤＲＡＭコントローラ１４の制御によってリフレッシュを行う通常動作モードと、の何れかに切替えられる。

なお、本実施の形態では、メインメモリとして使用される揮発性メモリは、ＳＤＲＡＭである場合を説明するが、ＤＤＲ ＳＤＲＡＭ、ＤＤＲＩＩ ＳＤＲＡＭ、ＱＤＲ ＳＤＲＡＭ、及びＲＤＲＡＭの何れであってもよい。

ＳＤＲＡＭコントローラ１４は、ＣＰＵ１２とＳＤＲＡＭ１６との間でデータや信号の授受を行い、ＣＰＵ１２の制御に基づいてＳＤＲＡＭ１６を制御し、ＣＰＵ１２の命令に応じてＳＤＲＡＭ１６へ、セルフリフレッシュモードへの移行を指示するセルフリフレッシュ指示信号、及びセルフリフレッシュモードを解除するための解除信号等を出力する。ＳＤＲＡＭ１６がセルフリフレッシュモードから解除されているときには、ＳＤＲＡＭコントローラ１４は、ＳＤＲＡＭ１６に対して定期的（設定されたリフレッシュサイクル（以下、リフレッシュ間隔時間という）毎）にリフレッシュを実行させる。

詳細には、ＳＤＲＡＭコントローラ１４は、ＣＬＫ信号線３６及びＣＫＥ信号線３８各々によってＣＬＫ信号及びクロックイネーブル（以下、ＣＫＥという）信号各々をＳＤＲＡＭ１６へ出力可能に接続されると共に、専用バス３４によってデータ授受可能に接続されている。ＣＫＥ信号線３８には、ＳＤＲＡＭ１６がセルフリフレッシュに移行しているときに誤って解除されることを防止するためにプルダウン抵抗４０が設けられている。ＳＤＲＡＭコントローラ１４からＳＤＲＡＭ１６へＣＫＥ信号線３９を介して出力されるＣＫＥ信号がローレベルに保たれている間、ＳＤＲＡＭ１６ではセルフリフレッシュ動作が継続され、ＣＫＥ信号がハイレベルになると、セルフリフレッシュモードは解除される。セルフリフレッシュモードとなると、ＳＤＲＡＭ１６では、適切なリフレッシュ間隔をあけながら、メモリ内部で自動的にリフレッシュが実行される。すなわち、ＣＫＥ信号がハイレベルである状態は、セルフリフレッシュモードを解除するための解除信号が出力されている状態を示し、ＣＫＥ信号がローレベルである状態は、セルフリフレッシュモードへの移行を指示するセルフリフレッシュ指示信号が出力されている状態を示している。ＳＤＲＡＭ１６に記憶されているデータは、専用バス３４を介して読取られる。ＣＰＵ１２は、情報処理装置１０全体を制御する。

省エネ復帰認識回路１８は、省電力モードを示す情報を記憶するための回路であって、ＳＤＲＡＭコントローラ１４とデータ授受可能に接続されている。

電源供給回路２４は、ＳＤＲＡＭ１６及び省エネ復帰認識回路１８に電力を供給し、論理回路２０と信号授受可能に接続されている。電源供給回路２４は、論理回路２０によって、ＳＤＲＡＭ１６及び省エネ復帰認識回路１８各々への電力供給または電力遮断が制御される。

電源供給回路２２は、ＣＰＵ１２及びＳＤＲＡＭコントローラ１４を含む情報処理装置１０の装置各部に電力を供給し、論理回路２０と信号授受可能に接続されている。電源供給回路２２は、論理回路２０によってＣＰＵ１２及びＳＤＲＡＭコントローラ１４を含む装置各部への電力供給または電力遮断が制御される。

論理回路２０には、省エネモードからの復帰を指示するときにユーザによって操作指示される指示ボタンを含むユーザ・インターフェース（以下、ＵＩという）２６が信号授受可能に接続されている。更に、論理回路２０は、省エネ復帰制御可能なＡＳＩＣ２８及びネットワーク３２を介して外部装置とデータや信号を授受するためのインターフェイス（以下、Ｉ／Ｆという）に接続されている。

以下、本実施の形態に係る情報処理装置１０のＳＤＲＡＭコントローラ１４において、省電力モードへの移行時に実行される処理について説明する。

ＳＤＲＡＭコントローラ１４では、図示を省略したＥＥＰＲＯＭ等の不揮発性の記憶部に予めインストールされたアプリケーションがＣＰＵ１２によって実行されること等によって、ＣＰＵ１２が省電力モードへの移行を判別したときに、ＣＰＵ１２が省電力モードへの切替指示を示す省電力指示信号を論理回路２０及びＳＤＲＡＭコントローラ１４各々へ出力すると、ＳＤＲＡＭコントローラ１４では図２に示す処理ルーチンが実行される。

なお、ＣＰＵ１２による省電力モードへの移行の判別は、上記形様に限られるものではなく、例えば、ＵＩ１６及びネットワーク３２を介して外部装置から省電力モードへの切替指示を示す省電力指示信号が入力されるようにし、この省電力指示信号の入力によって省電力モードへの移行を判別するようにしてもよい。

ステップ１００では、ＣＰＵ１２から省電力モードへの切替指示を示す省電力指示信号が入力されたか否かを判別し、肯定されるとステップ１０２へ進む。

ステップ１０２では、現在ＳＤＲＡＭコントローラ１４に設定されているリフレッシュ間隔時間（リフレッシュ間隔時間Ａとする）を、専用バス３４を介してＳＤＲＡＭ１６へ書き込む。

次のステップ１０４では、ＣＫＥ信号線３８を介してＣＫＥ信号をアサート（ＣＫＥ信号がローレベルになるように制御）することによって、セルフリフレッシュモードへの移行を指示するセルフリフレッシュ信号をＳＤＲＡＭ１６へ出力し、ＳＤＲＡＭ１６をセルフリフレッシュモードへ移行させる。入力されるＣＫＥ信号がローレベルとなると、ＳＤＲＡＭ１６はセルフリフレッシュモードへ移行し、ＳＤＲＡＭ１６内部で自動的にリフレッシュを実行するセルフリフレッシュを行う。

次のステップ１０６では、省エネ復帰認識回路１８へ、省電力モードを示す情報を記憶することによって、省エネ復帰認識回路１８をセットした後に、本ルーチンを終了する。

なお、上記ステップ１００の判断の実行前にＣＰＵ１２からＳＤＲＡＭコントローラ１４へ出力される省電力指示信号は、論理回路２０へも出力される。論理回路２０は、ＣＰＵ１２から省電力モードへの切替指示を示す省電力指示信号が入力されてから所定時間後に、電源供給回路２２によって電力が供給されるＣＰＵ１２及びＳＤＲＡＭコントローラ１４を含む装置各部への電力供給を遮断するようにこの電源供給回路２２を制御する。この所定時間としては、ＳＤＲＡＭコントローラ１４における図２に示す処理ルーチンの実行に要する予め計測された時間、またはこの時間より長い時間が定められる。

このため、ＳＤＲＡＭコントローラ１４によって上記ステップ１００からステップ１０６の処理が実行された後に、論理回路２０による電源供給回路２２の制御によって、ＣＰＵ１２及びＳＤＲＡＭコントローラ１４を含む情報処理装置１０の装置各部への電力供給が遮断される。すなわち、電源供給回路２４によって電力が供給されるＳＤＲＡＭ１６及び省エネ復帰認識回路２４以外の情報処理装置１０の装置各部への電力供給が遮断されて、情報処理装置１０が省電力モードへと移行する。

次に、論理回路２０による電源供給回路２２の制御によって、電源供給回路２２からＳＤＲＡＭコントローラ１４への電力供給が開始されたときに、ＳＤＲＡＭコントローラ１４において実行される処理について説明する。

電源供給回路２２からＳＤＲＡＭコントローラ１４への電力供給は、省電力モードからの復帰指示を示す復帰指示信号が論理回路２０に入力されたときに、論理回路２０による電源供給回路２２の制御によって行われる。または、図示を省略した電源スイッチのユーザによるＯＮ操作によって情報処理装置１０の装置各部へ電力が供給されたときに行われる。なお、省電力モードからの復帰指示を示す復帰指示信号は、ＵＩ２６に含まれる図示を省略した省エネ復帰指示ボタンのユーザによる操作指示により、または外部装置からネットワーク３２を介して入力される。

ＳＤＲＡＭコントローラ１４では、電源供給回路２２から電力供給が開始されると、図３に示す処理ルーチンが実行されてステップ２００へ進む。

ステップ２００では、省エネ復帰認識回路１８に省電力モードを示す情報が記憶されているか否かを判別することによって、ＳＤＲＡＭコントローラ１４への電力供給開始が、省電力モードからの復帰であるのか、図示を省略した電源スイッチがユーザによってオフされることによって情報処理装置１０装置各部全体への電力供給が停止された状態から復帰したのかを判断する。

ステップ２００で否定されて、情報処理装置１０装置各部全体への電力供給が停止された状態から復帰した場合には、ステップ２０２へ進み、ＳＤＲＡＭ１６の初期化（イニシャライズ）を実行した後に、本ルーチンを終了する。

一方、上記ステップ２００で肯定され、省電力モードからの復帰である場合には、ステップ２０４へ進み、リフレッシュ間隔時間（所謂、リフレッシュサイクル）として設定可能な最小時間をリフレッシュ間隔時間（以下、リフレッシュ間隔時間Ｂという）として設定する。

次のステップ２０６では、ＣＫＥ信号線３８を介してＣＫＥ信号をネゲート（ＣＫＥ信号がハイレベルになるように制御）することによって、セルフリフレッシュモードを解除するための解除信号をＳＤＲＡＭ１６へ出力し、ＳＤＲＡＭ１６をセルフリフレッシュモードから解除する。入力されるＣＫＥ信号がハイレベルとなると、ＳＤＲＡＭ１６はセルフリフレッシュモードを解除し、ＳＤＲＡＭコントローラ１４により情報の読み書き可能な状態となる。

次のステップ２０８では、ＳＤＲＡＭ１６に記憶されているリフレッシュ間隔時間Ａを、専用バス３４を介して読取り、次のステップ２１０において、読取ったリフレッシュ間隔時間Ａを、リフレッシュ間隔時間として設定する。

次のステップ２１０では、省エネ復帰認識回路１８をクリアした後に、本ルーチンを終了する。

ＣＰＵ１２は、電源供給回路２２からの電力供給が開始されると、ＳＤＲＡＭコントローラ１４を介してＳＤＲＡM１６に記憶されているデータを取得して、省電力モードからの復帰処理等を実行する。

以上説明したように、本発明の情報処理装置１０のＳＤＲＡＭコントローラ１４は、省電力モードに移行するときには、ＳＤＲＡＭコントローラ１４内に設定されている情報をＳＤＲＡＭ１６に記憶した後にＳＤＲＡＭ１６をセルフリフレッシュモードに移行するように制御すると共に、省エネ復帰認識回路１８に省電力モードを示す情報を記憶した後に電力が遮断される。ＳＤＲＡＭコントローラ１４は、ＳＤＲＡＭコントローラ１４への電力供給が開始されたときに、省エネ復帰認識回路１８に記憶されている情報に基づいて省電力モードからの復帰か否かを判別し、情報処理装置１０装置各部全体への電力供給が停止された状態から復帰を判別した場合には、ＳＤＲＡＭ１６を初期化し、省電力モードからの復帰を判別した場合には、ＳＤＲＡＭ１６を初期化せずにＳＤＲＡＭ１６のセルフリフレッシュモードを解除した後にＳＤＲＡＭ１６に記憶されている情報に基づいて省電力モードからの復帰処理を行う。

このように、省電力モードへ移行する前に、ＳＤＲＡＭ１６に省電力モードへ突入する前のＳＤＲＡＭコントローラ１４の状態を示す情報を記憶し、省電力モードからの復帰時には、ＳＤＲＡＭ１６を初期化することなくＳＤＲＡＭ１６のセルフリフレッシュモードを解除して、ＳＤＲＡＭ１６に記憶されている情報に基づいて省電力モードからの復帰処理を行うことができるので、省電力モードからの復帰時にＳＤＲＡＭ１６に記憶されている情報を確実に使用することができる。

また、省電力モード移行前の状況を表す情報をＳＤＲＡＭ１６に記憶して、省電力モードからの復帰時にＳＤＲＡＭ１６に記憶されている情報を読取ることによって省電力モード移行前の状態に復帰するので、省電力モードへ移行する前の状況を表す情報を不揮発性メモリに記憶して、省電力モードからの復帰時に不揮発性メモリから情報を読取って省電力モード移行前の状態に復帰する場合に比べて、省電力モードからの復帰時に、高速に省電力モード移行前の状態に復帰することができる。

なお、上述した実施の形態では、ＳＤＲＡＭ１６に、ＳＤＲＡＭコントローラ１４に設定されているリフレッシュ間隔時間をＳＤＲＡＭ１６に記憶する例について説明したが、省電力モードへの移行時にＳＤＲＡＭ１６に記憶する情報は、リフレッシュ間隔時間に限られるものではなく、情報処理装置１０の省電力モードへ移行する前の状況を示す各種情報を記憶するようにしてもよい。

また、本発明に係る情報処理装置は、本発明を実現する構成を備えたものであればよく、上述した情報処理装置の構成に限定されるものではない。

本発明の実施の形態に係る情報処理装置の構成を示すブロック図である。 省電力モード移行時にＳＤＲＡＭコントローラで実行される処理を示したフローチャートである。 電力供給開始時に、ＳＤＲＭコントローラで実行される処理を示すフローチャートである。

符号の説明

１０ 情報処理装置
１４ ＳＤＲＡＭコントローラ
１６ ＳＤＲＡＭ
２２ 電源供給回路

Claims (4)

1. 省電力モードへの切替指示を表す省電力指示信号が入力されてから所定時間後に電源供給回路からの電力供給が遮断されるメモリ制御装置であって、
   前記省電力指示信号が入力されてから前記所定時間内に、省電力モードからの復帰を示す情報を格納手段へ格納すると共に、前記メモリ制御装置本体内に記憶されている、当該メモリ制御装置の省電力モード移行前の、セルフリフレッシュモードに遷移可能な揮発性の記憶手段のリフレッシュ間隔時間を前記記憶手段へ記憶した後に、前記記憶手段にセルフリフレッシュモードへの移行を指示する指示手段と、
   前記電源供給回路から電力が供給されたときに、前記格納手段に格納されている情報に基づいて、前記電源供給回路から電力が供給された状況が省電力モードからの復帰か否かを判別する判別手段と、
   前記判別手段によって、省電力モードからの復帰が判別された場合、前記記憶手段のセルフリフレッシュモードを解除するまでに前記記憶手段のリフレッシュ間隔時間を一旦設定可能な最小時間に設定し、その後に前記記憶手段へセルフリフレッシュモードを解除するための解除信号を出力する解除信号出力手段と、
   前記解除信号出力手段によって前記解除信号が出力された後に、前記記憶手段に記憶された当該記憶手段のリフレッシュ間隔時間を設定する設定手段と、
   を備えたメモリ制御装置。
2. 前記判別手段によって非省電力モードからの復帰が判別されたときに、前記記憶手段を初期化するための初期化信号を前記記憶手段へ出力する初期化信号出力手段を備えた請求項１に記載のメモリ制御装置。
3. 前記記憶手段は、ＳＤＲＡＭ、ＤＤＲ ＳＤＲＡＭ、ＤＤＲＩＩ ＳＤＲＡＭ、ＱＤＲ
   ＳＤＲＡＭ、またはＲＤＲＡＭである請求項１または請求項２に記載のメモリ制御装置。
4. 省電力モードへの切替指示を表す省電力指示信号が入力されてから所定時間後に電源供給回路からの電力供給が遮断されるメモリ制御装置のメモリ制御方法であって、
   省電力モードへの切替指示を表す省電力指示信号が入力されてから前記所定時間内に、省電力モードからの復帰を示す情報を格納手段へ格納すると共に、メモリ制御装置本体内に記憶されている、当該メモリ制御装置の省電力モード移行前の、セルフリフレッシュモードに遷移可能な揮発性の記憶手段のリフレッシュ間隔時間を前記記憶手段へ記憶した後に、前記記憶手段にセルフリフレッシュモードへの移行を指示する指示工程と、
   前記電源供給回路から電力が供給されたときに、前記格納手段に格納されている情報に基づいて、前記電源供給回路から電力が供給された状況が省電力モードからの復帰か否かを判別する判別工程と、
   省電力モードからの復帰を判別した場合、前記記憶手段のセルフリフレッシュモードを解除するまでに前記記憶手段のリフレッシュ間隔時間を一旦設定可能な最小時間に設定し、その後に前記記憶手段へセルフリフレッシュモードを解除するための解除信号を出力する解除信号出力工程と、
   前記解除信号出力工程によって前記解除信号が出力された後に、前記記憶手段に記憶された当該記憶手段のリフレッシュ間隔時間を設定する設定工程と、
   を含むメモリ制御方法。

Images