JP4770283B2 - メモリ制御装置及びメモリ制御方法 - Google Patents
メモリ制御装置及びメモリ制御方法 Download PDFInfo
- Publication number
- JP4770283B2 JP4770283B2 JP2005178436A JP2005178436A JP4770283B2 JP 4770283 B2 JP4770283 B2 JP 4770283B2 JP 2005178436 A JP2005178436 A JP 2005178436A JP 2005178436 A JP2005178436 A JP 2005178436A JP 4770283 B2 JP4770283 B2 JP 4770283B2
- Authority
- JP
- Japan
- Prior art keywords
- storage means
- power saving
- power
- saving mode
- refresh
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Memory System (AREA)
Description
そして、設定手段は、前記解除信号出力手段によって前記解除信号が出力された後に、前記記憶手段に記憶された当該記憶手段のリフレッシュ間隔時間を設定する。
14 SDRAMコントローラ
16 SDRAM
22 電源供給回路
Claims (4)
- 省電力モードへの切替指示を表す省電力指示信号が入力されてから所定時間後に電源供給回路からの電力供給が遮断されるメモリ制御装置であって、
前記省電力指示信号が入力されてから前記所定時間内に、省電力モードからの復帰を示す情報を格納手段へ格納すると共に、前記メモリ制御装置本体内に記憶されている、当該メモリ制御装置の省電力モード移行前の、セルフリフレッシュモードに遷移可能な揮発性の記憶手段のリフレッシュ間隔時間を前記記憶手段へ記憶した後に、前記記憶手段にセルフリフレッシュモードへの移行を指示する指示手段と、
前記電源供給回路から電力が供給されたときに、前記格納手段に格納されている情報に基づいて、前記電源供給回路から電力が供給された状況が省電力モードからの復帰か否かを判別する判別手段と、
前記判別手段によって、省電力モードからの復帰が判別された場合、前記記憶手段のセルフリフレッシュモードを解除するまでに前記記憶手段のリフレッシュ間隔時間を一旦設定可能な最小時間に設定し、その後に前記記憶手段へセルフリフレッシュモードを解除するための解除信号を出力する解除信号出力手段と、
前記解除信号出力手段によって前記解除信号が出力された後に、前記記憶手段に記憶された当該記憶手段のリフレッシュ間隔時間を設定する設定手段と、
を備えたメモリ制御装置。 - 前記判別手段によって非省電力モードからの復帰が判別されたときに、前記記憶手段を初期化するための初期化信号を前記記憶手段へ出力する初期化信号出力手段を備えた請求項1に記載のメモリ制御装置。
- 前記記憶手段は、SDRAM、DDR SDRAM、DDRII SDRAM、QDR
SDRAM、またはRDRAMである請求項1または請求項2に記載のメモリ制御装置。 - 省電力モードへの切替指示を表す省電力指示信号が入力されてから所定時間後に電源供給回路からの電力供給が遮断されるメモリ制御装置のメモリ制御方法であって、
省電力モードへの切替指示を表す省電力指示信号が入力されてから前記所定時間内に、省電力モードからの復帰を示す情報を格納手段へ格納すると共に、メモリ制御装置本体内に記憶されている、当該メモリ制御装置の省電力モード移行前の、セルフリフレッシュモードに遷移可能な揮発性の記憶手段のリフレッシュ間隔時間を前記記憶手段へ記憶した後に、前記記憶手段にセルフリフレッシュモードへの移行を指示する指示工程と、
前記電源供給回路から電力が供給されたときに、前記格納手段に格納されている情報に基づいて、前記電源供給回路から電力が供給された状況が省電力モードからの復帰か否かを判別する判別工程と、
省電力モードからの復帰を判別した場合、前記記憶手段のセルフリフレッシュモードを解除するまでに前記記憶手段のリフレッシュ間隔時間を一旦設定可能な最小時間に設定し、その後に前記記憶手段へセルフリフレッシュモードを解除するための解除信号を出力する解除信号出力工程と、
前記解除信号出力工程によって前記解除信号が出力された後に、前記記憶手段に記憶された当該記憶手段のリフレッシュ間隔時間を設定する設定工程と、
を含むメモリ制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005178436A JP4770283B2 (ja) | 2005-06-17 | 2005-06-17 | メモリ制御装置及びメモリ制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005178436A JP4770283B2 (ja) | 2005-06-17 | 2005-06-17 | メモリ制御装置及びメモリ制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006350859A JP2006350859A (ja) | 2006-12-28 |
JP4770283B2 true JP4770283B2 (ja) | 2011-09-14 |
Family
ID=37646595
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005178436A Expired - Fee Related JP4770283B2 (ja) | 2005-06-17 | 2005-06-17 | メモリ制御装置及びメモリ制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4770283B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101844206B1 (ko) | 2015-02-05 | 2018-03-30 | 애플 인크. | 자가-리프레시 절전 모드를 갖는 솔리드 스테이트 드라이브 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5811714B2 (ja) * | 2011-09-09 | 2015-11-11 | 富士ゼロックス株式会社 | メモリ制御装置及びメモリ制御プログラム |
JP5780105B2 (ja) * | 2011-10-17 | 2015-09-16 | 村田機械株式会社 | 情報処理装置及び省電力モードの管理方法 |
JP6102087B2 (ja) | 2012-06-01 | 2017-03-29 | 株式会社リコー | 画像形成装置、方法およびプログラム |
JP2014146115A (ja) * | 2013-01-28 | 2014-08-14 | Canon Inc | データ処理装置およびその制御方法 |
JP6134913B2 (ja) * | 2013-03-28 | 2017-05-31 | パナソニックIpマネジメント株式会社 | 電子機器 |
JP6409590B2 (ja) | 2015-01-22 | 2018-10-24 | 富士ゼロックス株式会社 | 情報処理装置及びプログラム |
CN108292279A (zh) * | 2015-08-24 | 2018-07-17 | Src实验室有限责任公司 | 用包含与存储器模块或子系统并置的数据维护块的dram存储控制器重新编程可重配置设备时,保留dram数据的系统和方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3019934B2 (ja) * | 1991-05-01 | 2000-03-15 | ソニー株式会社 | 情報処理方法及び装置 |
JP3768565B2 (ja) * | 1995-07-24 | 2006-04-19 | キヤノン株式会社 | Dram制御装置 |
JPH11328045A (ja) * | 1998-05-20 | 1999-11-30 | Nec Corp | バッテリバックアップ機能付きdram装置の初期化制御方式 |
JP2001250377A (ja) * | 1999-12-28 | 2001-09-14 | Ricoh Co Ltd | 省エネ機能付き電子装置 |
JP4152660B2 (ja) * | 2002-04-05 | 2008-09-17 | 三菱電機株式会社 | メモリバックアップ制御装置 |
-
2005
- 2005-06-17 JP JP2005178436A patent/JP4770283B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101844206B1 (ko) | 2015-02-05 | 2018-03-30 | 애플 인크. | 자가-리프레시 절전 모드를 갖는 솔리드 스테이트 드라이브 |
Also Published As
Publication number | Publication date |
---|---|
JP2006350859A (ja) | 2006-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4770283B2 (ja) | メモリ制御装置及びメモリ制御方法 | |
CN100483363C (zh) | 半导体集成电路及其省电控制方法 | |
JP6030987B2 (ja) | メモリ制御回路 | |
JP2002358231A (ja) | メモリ制御システム | |
JP2002251316A (ja) | メモリコントローラ及びメモリ制御装置 | |
JP2006018797A (ja) | 集積回路装置における待機電力を低減させる方法、集積回路のキャッシュ付きメモリアレイを動作させる方法、および集積回路装置 | |
TW201741813A (zh) | 記憶裝置之深度省電模式退出控制 | |
JP2002074952A (ja) | 同期型半導体記憶装置及びその入力回路の制御方法 | |
JP2003131935A (ja) | シンクロナスdramコントローラおよびその制御方法 | |
JPH09180438A (ja) | メモリ制御装置 | |
WO2007046481A1 (ja) | メモリ制御装置 | |
JP2006350930A (ja) | 制御回路及び情報処理装置 | |
JP4882807B2 (ja) | Sdram制御回路及び情報処理装置 | |
JP4631385B2 (ja) | コントローラ、画像形成装置、及び電源制御方法 | |
TWI459289B (zh) | Embedded memory card control system with no power sleep mode and its embedded memory card | |
JP2003022670A (ja) | 半導体集積回路 | |
JP6409590B2 (ja) | 情報処理装置及びプログラム | |
JP4882445B2 (ja) | 情報処理装置及びその起動方法 | |
JP2004071097A (ja) | 半導体記憶装置、半導体記憶装置の制御方法及び半導体記憶装置の試験方法 | |
JP4136076B2 (ja) | メモリバックアップ制御装置およびメモリバックアップ制御方法 | |
JP4501868B2 (ja) | メモリシステムの制御方法 | |
JP2006350957A (ja) | 制御装置 | |
JP2007018288A (ja) | 演算処理装置及びその省電力モード切り換え方法 | |
JP2013080283A (ja) | 印刷装置 | |
JPS6259396B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080317 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110308 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110524 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110606 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4770283 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |