JP2004071097A - 半導体記憶装置、半導体記憶装置の制御方法及び半導体記憶装置の試験方法 - Google Patents
半導体記憶装置、半導体記憶装置の制御方法及び半導体記憶装置の試験方法 Download PDFInfo
- Publication number
- JP2004071097A JP2004071097A JP2002231644A JP2002231644A JP2004071097A JP 2004071097 A JP2004071097 A JP 2004071097A JP 2002231644 A JP2002231644 A JP 2002231644A JP 2002231644 A JP2002231644 A JP 2002231644A JP 2004071097 A JP2004071097 A JP 2004071097A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- refresh
- access mode
- access
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
Abstract
【課題】外部アクセスと内部アクセスとが競合する際の外部アクセスタイムを短縮することのできる半導体記憶装置を提供すること。
【解決手段】外部アクセス（リード動作）と内部アクセス（リフレッシュ動作）との競合時に於いてリフレッシュ動作が優先された場合に、第２リフレッシュ判定回路１７は、リフレッシュ判定タイミング信号ｒｅｆ−ｊｕｄｇｅ に基づいてリード動作とリフレッシュ動作の何れの処理を優先するかを最終的に判断する。従って、アクセス競合時には、実質的にリフレッシュ用アドレスに対応するワード線が活性化されるまでリード動作を優先させることができる。これにより、外部アクセス時のアクセス遅延を低減させることができる。
【選択図】 図１
【解決手段】外部アクセス（リード動作）と内部アクセス（リフレッシュ動作）との競合時に於いてリフレッシュ動作が優先された場合に、第２リフレッシュ判定回路１７は、リフレッシュ判定タイミング信号ｒｅｆ−ｊｕｄｇｅ に基づいてリード動作とリフレッシュ動作の何れの処理を優先するかを最終的に判断する。従って、アクセス競合時には、実質的にリフレッシュ用アドレスに対応するワード線が活性化されるまでリード動作を優先させることができる。これにより、外部アクセス時のアクセス遅延を低減させることができる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は半導体記憶装置、半導体記憶装置の制御方法及び半導体記憶装置の試験方法に係り、詳しくは外部アクセス動作と内部アクセス動作とを処理する機能を備えた半導体記憶装置に関するものである。
【０００２】
近年、電子情報機器等には記憶容量の大きい半導体記憶装置（ＤＲＡＭ：Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ ）が用いられている。ＤＲＡＭは、内部回路におけるカウンタ動作に従い、メモリセルに対してセルデータのリフレッシュを行うセルフリフレッシュ機能を有している。このセルフリフレッシュ機能を有するＤＲＡＭは、外部からのリフレッシュ操作が不要であるため、低消費電力化が図れると共に、ＤＲＡＭ周辺の回路設計が簡単化できる利点がある。
【０００３】
このようなセルフリフレッシュ機能を備えたＤＲＡＭにおいては、データ保持のための内部のリフレッシュ要求（内部アクセス）とデータの書込みあるいは読出しのための外部からのアクセス要求（外部アクセス）とが競合する場合がある。その際、内部アクセスが優先して処理される場合は、外部アクセスは内部アクセスが完了してから行われるために、外部アクセスと内部アクセスとが競合しない場合のアクセスタイムと比べて約２倍の時間を要する。このようなアクセスタイムの短縮が求められている。
【０００４】
【従来の技術】
図１９は、従来のセルフリフレッシュ機能を有した半導体記憶装置（ＤＲＡＭ）の制御回路部分を示すブロック回路図である。
【０００５】
この制御回路６１は、コマンド検出器６２、内部コマンド発生回路６３、リフレッシュ判定回路６４及びタイミングジェネレータ６５を含み、内部コマンド発生回路６３とリフレッシュ判定回路６４により所謂アービタが構成される。
【０００６】
コマンド検出器６２は、外部入力されるライトコマンド，リードコマンド等の各種のコマンドをデコードし、該デコードしたコマンドに対応するコマンド検出信号を出力する。尚、同図に示す例では、コマンド検出器６２は、リードコマンドｒｄｂ を検出し、リードコマンド検出信号ｒｄ−ｃｍｄを出力する。
【０００７】
リフレッシュ判定回路６４は、リードコマンド検出信号ｒｄ−ｃｍｄと図示しない内部リフレッシュタイマから出力されるリフレッシュ要求信号ｒｅｆ−ｒｅｑ を入力し、リード動作及びリフレッシュ動作の何れを優先して処理するかを判断する。
【０００８】
その際、リフレッシュ要求信号ｒｅｆ−ｒｅｑ がリードコマンド検出信号ｒｄ−ｃｍｄよりも早いタイミングで入力される場合、リフレッシュ判定回路６４はリフレッシュ動作を優先する。具体的には、リフレッシュ判定回路６４は、リフレッシュ要求信号ｒｅｆ−ｒｅｑ に応答して、リフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ 及びリフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ を生成する。
【０００９】
逆に、リードコマンド検出信号ｒｄ−ｃｍｄがリフレッシュ要求信号ｒｅｆ−ｒｅｑ よりも早いタイミングで入力される場合、リフレッシュ判定回路６４はリード動作を優先する。具体的には、リフレッシュ判定回路６４は、タイミングジェネレータ６５から出力されるリード状態信号ｒｄ−ｓｔａｔｅがリセットされるのを待って（即ちリード動作が完了した後）リフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ 及びリフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ を出力する。
【００１０】
内部コマンド発生回路６３は、コマンド検出器６２からのリードコマンド検出信号ｒｄ−ｃｍｄに応答してリード開始信号ｒｄ−ｓｔａｒｔを生成する。その際、内部コマンド発生回路６３は、リフレッシュ判定回路６４での判定結果に従い、リフレッシュ動作が選択（優先）される場合にはリフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ がリセットされるのを待って（即ちリフレッシュ動作が完了した後）リード開始信号ｒｄ−ｓｔａｒｔを出力する。
【００１１】
タイミングジェネレータ６５は、リフレッシュ判定回路６４での判定結果に従い、リフレッシュ動作が選択（優先）される場合には、リフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ に応答して、所定のリフレッシュ用アドレスに対応したワード線を活性化させるためのワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ を生成する。
【００１２】
一方、タイミングジェネレータ６５は、リード動作が選択（優先）される場合には、リード開始信号ｒｄ−ｓｔａｒｔに応答して、リード状態信号ｒｄ−ｓｔａｔｅを出力すると共に、図示しない外部アドレス信号にて与えられる所定のアドレスに対応したワード線を活性化させるためのワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ を生成する。
【００１３】
次に、上記制御回路６１を備えたＤＲＡＭの動作を説明する。
図２０は、外部アクセス（ここではリード動作）と内部アクセス（リフレッシュ動作）が競合する際に、外部アクセスが優先される場合の動作波形図である。
【００１４】
コマンド検出器６２は、外部入力される制御信号の立ち下がりを検出してリードコマンドｒｄｂ をデコードし、リードコマンド検出信号ｒｄ−ｃｍｄを出力する。
今、そのリードコマンド検出信号ｒｄ−ｃｍｄがリフレッシュ要求信号ｒｅｆ−ｒｅｑ よりも早いタイミングでリフレッシュ判定回路６４に入力される。このとき、リフレッシュ判定回路６４はリード動作を優先する。タイミングジェネレータ６５は、内部コマンド発生回路６３から出力されるリード開始信号ｒｄ−ｓｔａｒｔに応答してリード状態信号ｒｄ−ｓｔａｔｅ及びワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ を出力し、これにより所定のアドレスに対応するセルデータが読み出される。
【００１５】
そのデータの読出し完了後、リード状態信号ｒｄ−ｓｔａｔｅがリセットされ（立ち下がる）、それに応答してリフレッシュ判定回路６４は、リフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ 及びリフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ を出力する。そのリフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ を受けて、タイミングジェネレータ６５はワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ を出力し、これにより所定のリフレッシュ用アドレスに対応するメモリセルのリフレッシュ動作が行われる。
【００１６】
このように、アービタ機能を備える制御回路６１において、外部アクセス（リード動作）が優先された場合は、該リード動作が完了した後、リフレッシュ動作が行われる。
【００１７】
図２１は、外部アクセスと内部アクセスが競合する際に、内部アクセスが優先される場合の動作波形図である。
コマンド検出器６２は、外部入力される制御信号の立ち下がりを検出してリードコマンドｒｄｂ をデコードし、リードコマンド検出信号ｒｄ−ｃｍｄを出力する。
【００１８】
今、リフレッシュ要求信号ｒｅｆ−ｒｅｑ がそのリードコマンド検出信号ｒｄ−ｃｍｄよりも早いタイミングでリフレッシュ判定回路６４に入力される。このとき、リフレッシュ判定回路６４はリフレッシュ動作を優先し、リフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ 及びリフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ を出力する。そのリフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ を受けて、タイミングジェネレータ６５はワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ を出力し、これにより所定のリフレッシュ用アドレスに対応するメモリセルのリフレッシュ動作が行われる。
【００１９】
そのリフレッシュ動作の完了後、リフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ がリセットされ（立ち下がる）、それに応答して内部コマンド発生回路６３は、リード開始信号ｒｄ−ｓｔａｒｔを出力する。その信号ｒｄ−ｓｔａｒｔを受けて、タイミングジェネレータ６５はリード状態信号ｒｄ−ｓｔａｔｅ及びワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ を出力し、これにより所定のアドレスに対応するセルデータが読み出される。
【００２０】
このように、アービタ機能を備える制御回路６１において、内部アクセス（リフレッシュ動作）が優先された場合は、該リフレッシュ動作が完了した後、リード動作が行われる。
【００２１】
【発明が解決しようとする課題】
ところで、上記のように、外部アクセス（ここではリード動作）と内部アクセス（リフレッシュ動作）とが競合する際にリフレッシュ動作が優先される場合（図２１）は、リード動作がリフレッシュ動作の完了後に実行されるため、外部アクセスにアクセス遅延が生じる。この場合、外部アクセスタイムｔ８（リードコマンドｒｄｂ の入力から読出しデータＤＱの出力までの時間）は、通常のリード動作に要する時間とリフレッシュ動作に要する時間の合計値になり、アクセス競合時にリード動作が優先される場合（図２０）の外部アクセスタイムｔ７に比べて約２倍の時間を要する。このような外部アクセスタイムの増大は、デバイスの高速化を妨げる大きな要因である。
【００２２】
本発明は上記問題点を解決するためになされたものであって、その目的は外部アクセスと内部アクセスとが競合する際の外部アクセスタイムを短縮することのできる半導体記憶装置、半導体記憶装置の制御方法及び半導体記憶装置の試験方法を提供することにある。
【００２３】
【課題を解決するための手段】
上記目的を達成するため、請求項１，９に記載の発明によれば、第１エントリー信号と第２エントリー信号とを受付け、第１アクセスモードと第２アクセスモードの処理の優先度を前記第１及び第２エントリー信号の入力順序に基づいて決定し、第１モードトリガ信号と第２モードトリガ信号とを前記処理の優先度に従って順次出力するアービタは、第２アクセスモードの処理を優先した後、所定の期間に入力される第１エントリー信号に応答して第１アクセスモードの処理を優先する。これにより、アクセス競合時には、実質的に第２アクセスモードに対応するワード線が活性化されるまで第１アクセスモードを優先できる。従って、第１アクセスモード実行時におけるアクセス遅延を低減させることができる。
【００２４】
請求項２に記載の発明によれば、アービタは、前記所定の期間に於いて第１エントリー信号が入力されたか否かを信号生成回路から出力される内部動作信号に基づいて判定する。
【００２５】
請求項３に記載の発明によれば、信号生成回路は、第２アクセスモードに対応する所定のワード線が活性化されたか否かを示す判定信号を出力し、この判定信号に基づいて、アービタは第１アクセスモードを優先するか否かを判定する。
【００２６】
請求項４に記載の発明によれば、信号生成回路は、第２アクセスモードに対応する所定のワード線を活性化させるワード線活性化信号を出力し、このワード線活性化信号に基づいて、アービタは第１アクセスモードを優先するか否かを判定する。
【００２７】
請求項５に記載の発明によれば、第２アクセスモードにて使用するアドレス情報を発生させるためのアドレス発生手段は、前記ワード線活性化信号の入力に基づいてアドレス発生信号を生成する。これにより、リフレッシュ動作が中止された場合に、該中止されたリフレッシュ動作を次のリフレッシュサイクルにて確実に実行可能である。
【００２８】
請求項６に記載の発明によれば、前記アービタは、第１アービタ、第２アービタ及びモードトリガ発生回路を含む。第１アービタは、第１エントリー信号と第２エントリー信号とを入力し、第１アクセスモードと第２アクセスモードの何れを優先して処理するかを判定する。そして、モードトリガ発生回路は、その第１アービタの判定結果に基づいて第１モードトリガ信号を生成すると共に、第１エントリー信号が前記所定の期間に於いて第２アービタに入力される場合に第１モードトリガ信号を出力する。
【００２９】
請求項７に記載の発明によれば、第２アービタは、前記所定の期間に入力される第１エントリー信号に応答して第２アクセスモードの処理を停止させるための取消信号を出力する。
【００３０】
請求項８に記載の発明によれば、第２アービタは、前記停止させた第２アクセスモードの処理を前記第１アクセスモードの処理後に実行するための再第２エントリー信号を出力する。
【００３１】
請求項１０に記載の発明によれば、第１アクセスモードと第２アクセスモードを処理する半導体記憶装置の試験を行う際は、外部端子から第２アクセスモードを行うためのエントリー信号を入力した後、第１アクセスモードを行うためのエントリー信号を入力して前記第２アクセスモードに対応する所定のワード線を活性化させるようにした。このような試験方法では、第１アクセスモードにてアクセスタイムが最大となる状態を擬似的に再現することが可能である。
【００３２】
【発明の実施の形態】
（第一実施形態）
以下、本発明を具体化した第一実施形態を図１〜図５に従って説明する。
【００３３】
図１は、本実施形態のセルフリフレッシュ機能を有した半導体記憶装置（ＤＲＡＭ）の制御回路部分を示すブロック回路図である。尚、説明の便宜上、図１９と同様の構成については同一符号を付して説明する。
【００３４】
制御回路１１は、エントリー検出回路としてのコマンド検出器１２、アービタ１３及び信号生成回路としてのタイミングジェネレータ１４を含む。アービタ１３は、モードトリガ発生回路としての内部コマンド発生回路１５と、第１アービタとしての第１リフレッシュ判定回路１６と、第２アービタとしての第２リフレッシュ判定回路１７とを備える。
【００３５】
コマンド検出器１２は、外部入力されるライトコマンド，リードコマンド等の各種のコマンドをデコードし、該デコードしたコマンドに対応する第１エントリー信号としてのコマンド検出信号を出力する。尚、本実施形態において、例えばコマンド検出器１２はリードコマンドｒｄｂ をデコードし、リードコマンド検出信号ｒｄ−ｃｍｄを第１エントリー信号としてを出力する。
【００３６】
第１リフレッシュ判定回路１６は、コマンド検出器１２からのリードコマンド検出信号ｒｄ−ｃｍｄと図示しない内部リフレッシュタイマから出力される第２エントリー信号としてのリフレッシュ要求信号ｒｅｆ−ｒｅｑ とを受付け、それらの入力順序から第１アクセスモードと第２アクセスモードの処理の優先度を決定する。尚、第１アクセスモードは、外部アクセスとしてのリード動作／ライト動作である（本実施形態ではリード動作）。また、第２アクセスモードは、内部アクセスとしてのリフレッシュ動作である。
【００３７】
詳述すると、リフレッシュ要求信号ｒｅｆ−ｒｅｑ がリードコマンド検出信号ｒｄ−ｃｍｄよりも早く入力される場合、第１リフレッシュ判定回路１６はリフレッシュ動作を優先する。この場合、第１リフレッシュ判定回路１６は、リフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ （第２モードトリガ信号）とリフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ とを出力する。
【００３８】
逆に、リードコマンド検出信号ｒｄ−ｃｍｄがリフレッシュ要求信号ｒｅｆ−ｒｅｑ よりも早く入力される場合、第１リフレッシュ判定回路１６はリード動作を優先させる。この場合、第１リフレッシュ判定回路１６は、後述するタイミングジェネレータ１４から出力されるリード状態信号ｒｄ−ｓｔａｔｅがリセットされるのを待って（即ちリード動作が完了した後）、リフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ とリフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ とを出力する。
【００３９】
内部コマンド発生回路１５は、リードコマンド検出信号ｒｄ−ｃｍｄに応答してリード開始信号ｒｄ−ｓｔａｒｔ（第１モードトリガ信号）を出力する。その際、内部コマンド発生回路１５は、第１リフレッシュ判定回路１６での判定結果に従い、リフレッシュ動作がリード動作よりも優先される場合には、リフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ がリセットされるのを待って（即ちリフレッシュ動作が完了した後）、リード開始信号ｒｄ−ｓｔａｒｔを出力する。
【００４０】
第２リフレッシュ判定回路１７は、リードコマンド検出信号ｒｄ−ｃｍｄと判定信号としてのリフレッシュ判定タイミング信号ｒｅｆ−ｊｕｄｇｅ とに基づいて、リード動作及びリフレッシュ動作の処理の優先度を最終的に決定する。
【００４１】
詳述すると、第２リフレッシュ判定回路１７は、第１リフレッシュ判定回路１６によりリフレッシュ動作が優先された後、所定の期間にリードコマンド検出信号ｒｄ−ｃｍｄが入力されると、リフレッシュ動作を途中で取り止めてリード動作を優先させる。尚、前記所定の期間とは、後述するタイミングジェネレータ１４から出力されるワード線活性化信号としてのワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ により、リフレッシュ動作の対象となるメモリセルのアドレス（リフレッシュ用アドレス）に対応したワード線が活性化されるまでの期間である。
【００４２】
第２リフレッシュ判定回路１７は、リフレッシュ動作がその所定期間内の動作段階であるか否かをタイミングジェネレータ１４から出力されるリフレッシュ判定タイミング信号ｒｅｆ−ｊｕｄｇｅ に基づいて判断する。即ち、第２リフレッシュ判定回路１７は、第１リフレッシュ判定回路１６によりリフレッシュ動作が優先された後、リフレッシュ判定タイミング信号ｒｅｆ−ｊｕｄｇｅ が入力されている間にリードコマンド検出信号ｒｄ−ｃｍｄが入力される（又は入力されている）と、リフレッシュ取消信号ｒｅｆ−ｓｋｉｐを出力する。
【００４３】
第１リフレッシュ判定回路１６は、第２リフレッシュ判定回路１７からのリフレッシュ取消信号ｒｅｆ−ｓｋｉｐに応答してリフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ をリセットする。そして、内部コマンド発生回路１５は、そのリセットされたリフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ に応答してリード開始信号ｒｄ−ｓｔａｒｔを出力する。
【００４４】
タイミングジェネレータ１４は、第１リフレッシュ判定回路１６での判定結果に従い、リフレッシュ動作が選択（優先）される場合は、リフレッシュ判定タイミング信号ｒｅｆ−ｊｕｄｇｅ を出力し、その後、所定のリフレッシュ用アドレスに対応したワード線を活性化させるためのワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ を出力する。
【００４５】
一方、タイミングジェネレータ１４は、第１リフレッシュ判定回路１６によりリード動作が選択（優先）される場合は、リード状態信号ｒｄ−ｓｔａｔｅを出力するとともに、図示しない外部アドレス信号に基づく所定のアドレスに対応したワード線を活性化させるためのワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ を出力する。
【００４６】
図２は、図１の制御回路１１の具体的な一構成例を示す回路図である。
コマンド検出器１２は、リードコマンドｒｄｂ の立ち下がりに応答してワンショットパルスのリードコマンド検出信号ｒｄ−ｃｍｄを生成する。
【００４７】
同様に、内部コマンド発生回路１５は、リードコマンド検出信号ｒｄ−ｃｍｄの立ち上がりに応答してワンショットパルスのリード開始信号ｒｄ−ｓｔａｒｔを生成する。その際、リフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ がセット（Ｈレベル）されている場合には、内部コマンド発生回路１５は、そのリフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ がリセット（Ｌレベル）された後、リード開始信号ｒｄ−ｓｔａｒｔを出力する。
【００４８】
同様に、第１リフレッシュ判定回路１６は、リフレッシュ要求信号ｒｅｆ−ｒｅｑ の立ち上がりに応答してワンショットパルスのリフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ を生成する。その際、リード状態信号ｒｄ−ｓｔａｔｅがセット（Ｈレベル）されている場合には、第１リフレッシュ判定回路１６は、そのリード状態信号ｒｄ−ｓｔａｔｅがリセット（Ｌレベル）された後、リフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ を出力する。
【００４９】
この第１リフレッシュ判定回路１６は、リフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ を出力すると同時に、リフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ をセットする。このリフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ は、プリチャージ信号ｐｒｅｃｈａｒｇｅ 或いは第２リフレッシュ判定回路１７からのリフレッシュ取消信号ｒｅｆ−ｓｋｉｐによってリセットされる。
【００５０】
第２リフレッシュ判定回路１７は、リフレッシュ判定タイミング信号ｒｅｆ−ｊｕｄｇｅ の入力（Ｈレベル）時に於いて、リードコマンド検出信号ｒｄ−ｃｍｄの入力（Ｈレベル）を検出すると、リフレッシュ取消信号ｒｅｆ−ｓｋｉｐを生成する。このリフレッシュ取消信号ｒｅｆ−ｓｋｉｐは、リフレッシュ動作を途中で取り止めるための処理（具体的にはリフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ をリセットし、且つ、ワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ の発生を中止する）が完了するまでアクティブ（Ｈレベル）に保持される。
【００５１】
タイミングジェネレータ１４は、リード開始信号ｒｄ−ｓｔａｒｔの立ち上がりに応答して、リード状態信号ｒｄ−ｓｔａｔｅ及び図示しない外部アドレス信号に基づく所定のアドレスに対応したワード線を活性化させるためのワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ を生成する。これらのリード状態信号ｒｄ−ｓｔａｔｅ及びワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ は、リード動作が終了した後、プリチャージ信号ｐｒｅｃｈａｒｇｅ によってリセットされる。
【００５２】
一方、タイミングジェネレータ１４は、リフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ の立ち上がりに応答して、リフレッシュ判定タイミング信号ｒｅｆ−ｊｕｄｇｅ を生成し、その後、リフレッシュ用アドレスに対応したワード線を活性化させるためのワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ を生成する。尚、リフレッシュ判定タイミング信号ｒｅｆ−ｊｕｄｇｅ は、ワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ が発生する（立ち上がる）直前までアクティブ（Ｈレベル）となるように生成される。
【００５３】
タイミングジェネレータ１４は、第２リフレッシュ判定回路１７からリフレッシュ取消信号ｒｅｆ−ｓｋｉｐが出力される場合にワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ の発生を中止し、出力されない場合にはそのままワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ の発生を行う。尚、ワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ は、リフレッシュ動作が終了した後、プリチャージ信号ｐｒｅｃｈａｒｇｅ によってリセットされる。
【００５４】
次に、上記のように構成された制御回路１１を備えるＤＲＡＭの作用を図３〜図５に従って説明する。
図３は、外部アクセス（本例ではリード動作）と内部アクセス（リフレッシュ動作）との競合時に、リードコマンド検出信号ｒｄ−ｃｍｄがリフレッシュ要求信号ｒｅｆ−ｒｅｑ よりも早いタイミングで第１リフレッシュ判定回路１６に入力される場合の動作波形図である。
【００５５】
コマンド検出器１２は、外部から入力される制御信号の立ち下がりを検出してリードコマンドｒｄｂ をデコードし、リードコマンド検出信号ｒｄ−ｃｍｄを出力する。今、リードコマンド検出信号ｒｄ−ｃｍｄが、リフレッシュ要求信号ｒｅｆ−ｒｅｑ よりも早く第１リフレッシュ判定回路１６に入力される。
【００５６】
第１リフレッシュ判定回路１６は外部アクセスであるリード動作を優先させ、内部コマンド発生回路１５は、リードコマンド検出信号ｒｄ−ｃｍｄの立ち上がりに応答してリード開始信号ｒｄ−ｓｔａｒｔを出力する。このリード開始信号ｒｄ−ｓｔａｒｔの立ち上がりに応答してタイミングジェネレータ１４は、リード状態信号ｒｄ−ｓｔａｔｅ及びワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ を出力する。これにより、外部アドレス信号（図示略）に基づく所定のアドレスに対応したワード線が活性化され、セルデータが読み出される。
【００５７】
そのデータの読出し完了後、リード状態信号ｒｄ−ｓｔａｔｅがリセットされると、その立ち下がりに応答して第１リフレッシュ判定回路１６は、リフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ 及びリフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ を出力する。タイミングジェネレータ１４は、そのリフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ の立ち上がりに応答してワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ を出力する。これにより、所定のリフレッシュ用アドレスに対応したワード線が活性化され、リフレッシュ動作が行われる。
【００５８】
このように、リードコマンド検出信号ｒｄ−ｃｍｄがリフレッシュ要求信号ｒｅｆ−ｒｅｑ よりも早いタイミングで第１リフレッシュ判定回路１６に入力される場合はリード動作が優先される。即ち、リフレッシュ動作は、リード動作が完了した後に行われる。従って、この場合、外部アクセスタイムｔ１（リードコマンドｒｄｂ が入力された後、読出しデータＤＱが出力されるまでの時間）は、アクセス遅延を生じない。
【００５９】
図４は、アクセス競合時において、タイミングジェネレータ１４からリフレッシュ判定タイミング信号ｒｅｆ−ｊｕｄｇｅ が出力されたとき、リードコマンド検出信号ｒｄ−ｃｍｄが第２リフレッシュ判定回路１７に入力されている場合の動作波形図である。
【００６０】
コマンド検出器１２は、外部から入力される制御信号の立ち下がりを検出してリードコマンドｒｄｂ をデコードし、リードコマンド検出信号ｒｄ−ｃｍｄを出力する。今、リフレッシュ要求信号ｒｅｆ−ｒｅｑ が、リードコマンド検出信号ｒｄ−ｃｍｄよりも早く第１リフレッシュ判定回路１６に入力される。
【００６１】
第１リフレッシュ判定回路１６は内部アクセスであるリフレッシュ動作を優先し、リフレッシュ要求信号ｒｅｆ−ｒｅｑ の立ち上がりに応答して、リフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ 及びリフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ を出力する。そのリフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ の立ち上がりに応答して、タイミングジェネレータ１４はリフレッシュ判定タイミング信号ｒｅｆ−ｊｕｄｇｅ を出力する。
【００６２】
その際、第２リフレッシュ判定回路１７には、リードコマンド検出信号ｒｄ−ｃｍｄが入力されている（Ｈレベル）。従って、第２リフレッシュ判定回路１７は、リフレッシュ取消信号ｒｅｆ−ｓｋｉｐを出力する。
【００６３】
第１リフレッシュ判定回路１６は、そのリフレッシュ取消信号ｒｅｆ−ｓｋｉｐの立ち上がりに応答してリフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ をリセットする。また、タイミングジェネレータ１４は、同リフレッシュ取消信号ｒｅｆ−ｓｋｉｐの立ち上がりに応答してワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ の発生（図中、一点鎖線で示す）を取り止める。これにより、リフレッシュ動作は途中で中止される。
【００６４】
内部コマンド発生回路１５は、リフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ がリセットされると、その立ち下がりに応答してリード開始信号ｒｄ−ｓｔａｒｔを出力する。タイミングジェネレータ１４は、そのリード開始信号ｒｄ−ｓｔａｒｔの立ち上がりに応答して、リード状態信号ｒｄ−ｓｔａｔｅ及びワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ を出力する。これにより、外部アドレス信号（図示略）に基づく所定のアドレスに対応したワード線が活性化されてセルデータが読み出される。
【００６５】
このように、リフレッシュ動作が一旦優先された後、リフレッシュ判定タイミング信号ｒｅｆ−ｊｕｄｇｅ が入力されている間にリードコマンド検出信号ｒｄ−ｃｍｄの入力が検出される場合は、リフレッシュ動作が中止されてリード動作が優先される。この場合、外部アクセスタイムｔ２は、図３に示す外部アクセスタイムｔ１に比べて若干大きくなるが、リフレッシュ動作が優先されることによるアクセス遅延は生じない。
【００６６】
図５は、アクセス競合時において、タイミングジェネレータ１４からリフレッシュ判定タイミング信号ｒｅｆ−ｊｕｄｇｅ が出力されたとき、リードコマンド検出信号ｒｄ−ｃｍｄが第２リフレッシュ判定回路１７に入力されていない場合の動作波形図である。
【００６７】
コマンド検出器１２は、外部から入力される制御信号の立ち下がりを検出してリードコマンドｒｄｂ をデコードし、リードコマンド検出信号ｒｄ−ｃｍｄを出力する。今、リフレッシュ要求信号ｒｅｆ−ｒｅｑ が、リードコマンド検出信号ｒｄ−ｃｍｄよりも早く第１リフレッシュ判定回路１６に入力される。
【００６８】
第１リフレッシュ判定回路１６は内部アクセスであるリフレッシュ動作を優先し、リフレッシュ要求信号ｒｅｆ−ｒｅｑ の立ち上がりに応答して、リフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ 及びリフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ を出力する。そのリフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ の立ち上がりに応答して、タイミングジェネレータ１４はリフレッシュ判定タイミング信号ｒｅｆ−ｊｕｄｇｅ を出力する。
【００６９】
その際、第２リフレッシュ判定回路１７には、そのリフレッシュ判定タイミング信号ｒｅｆ−ｊｕｄｇｅ の立ち下がり後にリードコマンド検出信号ｒｄ−ｃｍｄが入力される。従って、第２リフレッシュ判定回路１７はリフレッシュ取消信号ｒｅｆ−ｓｋｉｐを出力しない。即ち、リフレッシュ動作は継続され、タイミングジェネレータ１４はワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ を出力する。これにより、所定のリフレッシュ用アドレスに対応したワード線が活性化され、リフレッシュ動作が行われる。
【００７０】
そのリフレッシュ動作の完了後、リフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ がリセットされると、その立ち下がりに応答して、内部コマンド発生回路１５はリード開始信号ｒｄ−ｓｔａｒｔを出力する。タイミングジェネレータ１４は、そのリード開始信号ｒｄ−ｓｔａｒｔの立ち上がりに応答して、リード状態信号ｒｄ−ｓｔａｔｅ及びワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ を出力する。これにより、外部アドレス信号（図示略）に基づく所定のアドレスに対応したワード線が活性化されてセルデータが読み出される。
【００７１】
このように、リフレッシュ動作が一旦優先された後、リフレッシュ判定タイミング信号ｒｅｆ−ｊｕｄｇｅ の入力後（具体的には立ち下がり後）にリードコマンド検出信号ｒｄ−ｃｍｄが入力される場合は、リフレッシュ動作は継続される。即ち、リード動作は、リフレッシュ動作が完了した後に行われる。従って、この場合、外部アクセスタイムｔ３は、リフレッシュ動作が優先されることによるアクセス遅延を生じる。
【００７２】
ところで、上記したように、本実施形態ではリフレッシュ動作が一旦優先された後も、リフレッシュ判定タイミング信号ｒｅｆ−ｊｕｄｇｅ が入力されている間（即ちワード線が活性化されるまで）にリードコマンド検出信号ｒｄ−ｃｍｄの入力を検出する場合は、リード動作が優先される。このため、本実施形態では、リフレッシュ動作後にリード動作が実施される際の外部アクセスタイムｔ３は、従来（図２１参照）にてリフレッシュ動作後にリード動作が実施される際の外部アクセスタイムｔ８に比べて（ｔ８−ｔ３）分、短縮される。
【００７３】
尚、本実施形態では、リード動作と内部のリフレッシュ動作とが競合する場合について説明したが、リード動作に限らず、ライト動作とリフレッシュ動作とが競合する場合についても同様であり、この場合にも外部アクセスタイムの短縮化を図ることが可能である。
【００７４】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）外部アクセス（リード動作）と内部アクセス（リフレッシュ動作）との競合時に於いてリフレッシュ動作が一旦優先された後、第２リフレッシュ判定回路１７は、リード動作とリフレッシュ動作の何れの処理を優先するかをリフレッシュ判定タイミング信号ｒｅｆ−ｊｕｄｇｅ に基づいて最終的に判断する。従って、アクセス競合時には、実質的にリフレッシュ用アドレスに対応するワード線が活性化されるまでリード動作を優先させることができる。これにより、外部アクセス時のアクセス遅延を低減させることができる。
【００７５】
（２）本実施形態では、アクセス競合時にリフレッシュ動作が一旦優先された後、所定の期間内に外部からのリードアクセスを受付ける場合に於いては、リフレッシュ動作が優先されることによる外部アクセスの遅延を防止することができる。
【００７６】
（３）本実施形態において、アクセス競合時にリード動作がリフレッシュ動作後に行われる場合の外部アクセスタイムｔ３は、内部アクセス要求（リフレッシュ要求信号ｒｅｆ−ｒｅｑ ）と外部アクセス要求（リードコマンドｒｄｂ ）との両入力のタイミング差分にて高速化される。即ち、リフレッシュ動作後にリード動作が行われる場合、最大では、リフレッシュ動作が一旦優先された後、該リフレッシュ動作を途中で中断することのできる時間までのタイミング差分、外部アクセスタイムを短縮することが可能である。
【００７７】
（第二実施形態）
以下、本発明を具体化した第二実施形態を図６〜図８に従って説明する。
図６は、第二実施形態の制御回路を示すブロック回路図である。尚、この制御回路２１は、第一実施形態（図１及び図２）の第１及び第２リフレッシュ判定回路１６，１７の構成を一部変更（第１及び第２リフレッシュ判定回路２２，２３）したものである。このため、その他の第一実施形態と同様の構成部分については同一符号を付して説明する。
【００７８】
本実施形態において、第２リフレッシュ判定回路２３は、リフレッシュ取消信号ｒｅｆ−ｓｋｉｐを出力した後、再第２エントリー信号としてのリフレッシュ再要求信号ｒｅｆ−ｒｅｑ２を出力する。第１リフレッシュ判定回路２２は、このリフレッシュ再要求信号ｒｅｆ−ｒｅｑ２に応答して、リフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ とリフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ を、リード状態信号ｒｄ−ｓｔａｔｅがリセットされた後（即ちリード動作が完了した後）に出力する。即ち、第２リフレッシュ判定回路２３の判定結果に基づいてリフレッシュ動作が一旦取り止めになった場合は、そのリフレッシュ動作がリード動作の完了後に行われる。
【００７９】
図７は、図６の制御回路２１の具体的な一構成例を示す回路図である。
第２リフレッシュ判定回路２３は、リフレッシュ取消信号ｒｅｆ−ｓｋｉｐを出力すると、その信号ｒｅｆ−ｓｋｉｐの立ち下がりに応答してワンショットパルスのリフレッシュ再要求信号ｒｅｆ−ｒｅｑ２を生成する。このリフレッシュ再要求信号ｒｅｆ−ｒｅｑ２を受けて、第１リフレッシュ判定回路２２は、リード状態信号ｒｄ−ｓｔａｔｅがリセット（Ｌレベル）された後、リフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ を出力する。
【００８０】
図８は、本実施形態において、リフレッシュ再要求信号ｒｅｆ−ｒｅｑ２が出力される場合の動作波形図である。
今、第１リフレッシュ判定回路２２によりリフレッシュ動作が優先された後、第２リフレッシュ判定回路２３からリフレッシュ取消信号ｒｅｆ−ｓｋｉｐが出力される。これにより、上述した図４と同様、リフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ がリセットされるとともに、ワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ （図中、一点鎖線で示す）の発生が中止される。即ち、リフレッシュ動作が中止され、リード動作が優先される。
【００８１】
第２リフレッシュ判定回路２３は、そのリフレッシュ取消信号ｒｅｆ−ｓｋｉｐの出力後（立ち下がり後）にリフレッシュ再要求信号ｒｅｆ−ｒｅｑ２を出力する。
第１リフレッシュ判定回路２２は、そのリフレッシュ再要求信号ｒｅｆ−ｒｅｑ２の立ち上がりに応答して、リード状態信号ｒｄ−ｓｔａｔｅがリセットされた後（立ち下がり後）にリフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ 及びリフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ を出力する。これにより、一旦取り止めになったリフレッシュ動作は、リード動作の完了後に行われる。
【００８２】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）第２リフレッシュ判定回路２３は、リフレッシュ取消信号ｒｅｆ−ｓｋｉｐを出力すると、リフレッシュ再要求信号ｒｅｆ−ｒｅｑ２を出力する。従って、リフレッシュ動作を途中で取り止め、リード動作を優先して行った場合にも、そのリード動作の完了後に該中断されたリフレッシュ動作が行われる。これにより、セルデータが破壊されることが防止される。
【００８３】
（第三実施形態）
以下、本発明を具体化した第三実施形態を図９〜図１２に従って説明する。
図９は、第三実施形態の制御回路を示すブロック回路図である。尚、この制御回路３１は、第一実施形態（図１及び図２）のタイミングジェネレータ１４及び第２リフレッシュ判定回路１７の構成を一部変更（タイミングジェネレータ３２及び第２リフレッシュ判定回路３３）したものである。このため、その他の第一実施形態と同様の構成部分については同一符号を付して説明する。
【００８４】
本実施形態において、第２リフレッシュ判定回路３３には、タイミングジェネレータ３２からのワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ が入力される（タイミングジェネレータ３２は、リフレッシュ判定タイミング信号ｒｅｆ−ｊｕｄｇｅ を生成しない）。
【００８５】
即ち、第１リフレッシュ判定回路１６によりリフレッシュ動作が一旦優先された後、第２リフレッシュ判定回路３３は、ワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ を入力するまでにリードコマンド検出信号ｒｄ−ｃｍｄを入力する場合には、リフレッシュ動作を取り止めて、リード動作を優先させる。言い換えれば、第２リフレッシュ判定回路３３は、リードコマンド検出信号ｒｄ−ｃｍｄの入力時に於いて、ワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ が既に入力されている場合には、リフレッシュ動作をそのまま継続する。
【００８６】
図１０は、図９の制御回路３１の具体的な一構成例を示す回路図である。
第２リフレッシュ判定回路３３は、リードコマンド検出信号ｒｄ−ｃｍｄが入力されると、ワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ が入力されているか否かを判定する。その際、入力されていない場合には、そのリードコマンド検出信号ｒｄ−ｃｍｄに応答してリフレッシュ取消信号ｒｅｆ−ｓｋｉｐを出力し、逆に、入力されている場合には、リフレッシュ取消信号ｒｅｆ−ｓｋｉｐを出力しない。
【００８７】
図１１は、アクセス競合時において、リードコマンド検出信号ｒｄ−ｃｍｄが（リフレッシュ動作時に出力される）ワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ よりも早いタイミングで第２リフレッシュ判定回路３３に入力される場合の動作波形図である。
【００８８】
今、第１リフレッシュ判定回路１６は内部アクセスであるリフレッシュ動作を優先し、リフレッシュ要求信号ｒｅｆ−ｒｅｑ の立ち上がりに応答して、リフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ 及びリフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ を出力する。
【００８９】
次いで、第２リフレッシュ判定回路３３にリードコマンド検出信号ｒｄ−ｃｍｄが入力される。この時、タイミングジェネレータ３２から、ワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ （図中、一点鎖線で示す）は出力されていない。即ち、第２リフレッシュ判定回路３３は、リフレッシュ用アドレスに対応するワード線が未だ活性化されていない状態でリードコマンド検出信号ｒｄ−ｃｍｄを入力する。従って、第２リフレッシュ判定回路３３は、そのリードコマンド検出信号ｒｄ−ｃｍｄの立ち上がりに応答してリフレッシュ取消信号ｒｅｆ−ｓｋｉｐを出力する。
【００９０】
これにより、上述した図４と同様、リフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ がリセットされるとともに、ワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ の発生が中止される。即ち、リフレッシュ動作は中止され、リード動作が優先される。
【００９１】
このように、リフレッシュ動作が一旦優先された後、リードコマンド検出信号ｒｄ−ｃｍｄがワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ よりも早いタイミングで第２リフレッシュ判定回路３３に入力される場合は、リフレッシュ動作が中止されてリード動作が優先される。
【００９２】
図１２は、アクセス競合時において、リードコマンド検出信号ｒｄ−ｃｍｄが（リフレッシュ動作時に出力される）ワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ よりも遅いタイミングで第２リフレッシュ判定回路３３に入力される場合の動作波形図である。
【００９３】
今、第１リフレッシュ判定回路１６は内部アクセスであるリフレッシュ動作を優先し、リフレッシュ要求信号ｒｅｆ−ｒｅｑ の立ち上がりに応答して、リフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ 及びリフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ を出力する。そのリフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ の立ち上がりに応答して、タイミングジェネレータ３２はワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ を出力する。
【００９４】
次いで、第２リフレッシュ判定回路３３にリードコマンド検出信号ｒｄ−ｃｍｄが入力される。即ち、第２リフレッシュ判定回路３３は、リフレッシュ用アドレスに対応するワード線が活性化されている状態でリードコマンド検出信号ｒｄ−ｃｍｄを入力する。従って、第２リフレッシュ判定回路３３は、リフレッシュ取消信号ｒｅｆ−ｓｋｉｐを出力しない。これにより、上述した図５と同様、リフレッシュ動作は中止されずに、そのまま継続される。
【００９５】
このように、リフレッシュ動作が一旦優先された後、リードコマンド検出信号ｒｄ−ｃｍｄがワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ よりも遅いタイミングで第２リフレッシュ判定回路３３に入力される場合は、リード動作は、リフレッシュ動作の完了後に実行される。
【００９６】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）第２リフレッシュ判定回路３３は、リフレッシュ動作実行時にタイミングジェネレータ３２から出力されるワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ に基づいて、リード動作とリフレッシュ動作の何れの処理を優先するかを判断する。即ち、リフレッシュ用アドレスに対応するワード線が活性化されるまでリード動作が優先される。この構成では、リフレッシュ判定タイミング信号ｒｅｆ−ｊｕｄｇｅ を不要とするため、第一実施形態よりも回路構成を簡易化することが可能である。
【００９７】
（第四実施形態）
以下、本発明を具体化した第四実施形態を図１３〜図１６に従って説明する。
図１３は、第四実施形態の制御回路を示すブロック回路図である。
【００９８】
本実施形態は、アクセス競合時において、外部アクセスタイムが最大となる状態を擬似的に再現して試験を行うためのテストモードに対応した構成を説明するものである。尚、この制御回路４１は、第一実施形態（図１及び図２）の構成に試験用の論理を追加した構成であるため、第一実施形態と同様の構成部分については同一符号を付して説明する。
【００９９】
この制御回路４１は、モード切替回路４２、コマンド検出器１２、アービタ１３、タイミングジェネレータ４３を含む。コマンド検出器１２及びアービタ１３は第一実施形態と同様に構成されており、アービタ１３は、前記同様に内部コマンド発生回路１５、第１及び第２リフレッシュ判定回路１６，１７を備える。
【０１００】
モード切替回路４２は、テスト信号ｔｅｓｔに基づいて、テストモードと通常モード（非テストモード）とを切り替える。即ち、モード切替回路４２は、テスト信号ｔｅｓｔによりスイッチＳＷ１，ＳＷ２を相補にオン・オフし、通常モード時は内部生成されるリフレッシュ要求信号ｒｅｆ−ｒｅｑ を出力（図中、ｒｅｆ−ｒｅｑ１）し、テストモード時は専用試験端子としてのテストパッド４４（外部端子）から入力されるパルス信号を出力（ｒｅｆ−ｒｅｑ１）する。
【０１０１】
同様に、タイミングジェネレータ４３は、上記テスト信号ｔｅｓｔにより制御される。詳しくは、タイミングジェネレータ４３は、テストモード時にリフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ を入力すると、コマンド検出器１２から出力されるリードコマンド検出信号ｒｄ−ｃｍｄに応答してワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ を出力する。尚、このタイミングジェネレータ４３のその他の動作は、第一実施形態と同様であるため、ここでは詳細な説明を省略する。
【０１０２】
図１４は、図１３の制御回路４１の具体的な一構成例を示す回路図である。
例えば、モード切替回路４２は、Ｈレベルのテスト信号ｔｅｓｔに応答してテストモードに切り替え、逆に、Ｌレベルのテスト信号ｔｅｓｔに応答して通常モードに切り替える。タイミングジェネレータ４３は、Ｈレベルのテスト信号ｔｅｓｔが入力される時にテストモードとして動作し、リフレッシュ要求信号ｒｅｆ−ｒｅｑ１を入力した後、リードコマンド検出信号ｒｄ−ｃｍｄを入力すると、ワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ を生成する。
【０１０３】
図１５は、テストモード時における動作波形図である。
今、テストパッド４４に所定のパルス信号が供給され、内部生成されるリフレッシュ要求信号ｒｅｆ−ｒｅｑ の代替信号としてモード切替回路４２の出力信号ｒｅｆ−ｒｅｑ１が第１リフレッシュ判定回路１６に入力される。
【０１０４】
第１リフレッシュ判定回路１６は、その出力信号ｒｅｆ−ｒｅｑ１の立ち上がりに応答してリフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ 及びリフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ を出力する。
【０１０５】
タイミングジェネレータ４３は、そのリフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ の立ち上がりに応答して、リフレッシュ判定タイミング信号ｒｅｆ−ｊｕｄｇｅ を出力する。
次に、リードコマンドｒｄｂ が外部から入力され、コマンド検出器１２からリードコマンド検出信号ｒｄ−ｃｍｄが出力されると、そのリードコマンド検出信号ｒｄ−ｃｍｄの立ち上がりに応答して、タイミングジェネレータ４３はワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ を出力する。これにより、所定のリフレッシュ用アドレスに対応したワード線が活性化され、リフレッシュ動作が行われる。
【０１０６】
その後は、上述した図５と同様、リフレッシュ動作の完了後にリフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ がリセットされ、その立ち下がりに応答して、内部コマンド発生回路１５はリード開始信号ｒｄ−ｓｔａｒｔを出力する。タイミングジェネレータ４３は、そのリード開始信号ｒｄ−ｓｔａｒｔの立ち上がりに応答して、リード状態信号ｒｄ−ｓｔａｔｅ及びワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ を出力する。これにより、所定のアドレスに対応したワード線が活性化されてセルデータが読み出される。
【０１０７】
このように、リードコマンド検出信号ｒｄ−ｃｍｄの入力をトリガとしてリフレッシュ動作を開始し、その動作完了後にリード動作を行うようにした場合、外部アクセスタイムｔ６は最も大きくなる。
【０１０８】
一般に、リフレッシュ要求信号ｒｅｆ−ｒｅｑ が入力されてから、それによりワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ が出力されるまでの時間には、プロセス等の影響によりばらつきが生じる。このため、タイミングジェネレータ４３がリフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ に応答してワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ を出力するまでの時間が変動する場合がある。
【０１０９】
第一実施形態で述べたように、リフレッシュ判定タイミング信号ｒｅｆ−ｊｕｄｇｅ の立ち下がり直後（具体的にはワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ の立ち上がり直後）にリードコマンド検出信号ｒｄ−ｃｍｄが入力される場合にリード動作はリフレッシュ動作完了後に行われ、この場合、外部アクセスタイムは最大となる。
【０１１０】
しかしながら、上記プロセス等の影響によりワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ の出力タイミングが変動すると、それによって外部アクセスタイムも変動するため、外部アクセスタイムが最大となる状態を精度よく再現することができない。従って、テストモード時には、リードコマンド検出信号ｒｄ−ｃｍｄの入力（立ち上がり）をトリガとしてワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ を発生（活性）させるようにすることで、外部アクセスタイムの最大値を正確に測定することが可能となる。
【０１１１】
尚、本実施形態では、モード切替回路４２と接続される専用試験端子としてのテストパッド４４（外部端子）を用いて試験を行うが、図１６に示すように、モード切替回路４５にその他の外部端子としてのパッド４６を接続し、このパッド４６を用いて本実施形態の試験を行うようにしてもよい。このような構成では、アセンブリ後にも試験を行うことが可能である。
【０１１２】
（第五実施形態）
以下、本発明を具体化した第五実施形態を図１７，図１８に従って説明する。図１７は、本実施形態を説明するためのブロック回路図である。尚、本実施形態は、リフレッシュ動作時のアドレス（リフレッシュ用アドレス）を設定するための構成について説明するものであり、第一実施形態と同様な構成部分については同一符号を付して説明する。
【０１１３】
アドレス発生手段としてのカウントクロック発生回路５１は、第１リフレッシュ判定回路１６及びタイミングジェネレータ１４と接続されている。このカウントクロック発生回路５１にはアドレスカウンタ５２が接続されている。
【０１１４】
リフレッシュ動作時、カウントクロック発生回路５１は、リフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ を入力する状態で、ワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ の入力を検出すると、アドレス発生信号としてのカウントアップ信号ｃｏｕｎｔ−ｕｐを生成する。アドレスカウンタ５２は、このカウントアップ信号ｃｏｕｎｔ−ｕｐに応答してカウントアップを行い、次のリフレッシュサイクルにて使用するアドレス（リフレッシュ用アドレス）を生成する。尚、図１８は、カウントクロック発生回路５１の一構成例を示す。
【０１１５】
このようなカウントクロック発生回路５１は、ワード線が活性化されてリフレッシュ動作が実際に行われた場合にのみカウントアップ信号ｃｏｕｎｔ−ｕｐを生成するため、リフレッシュ動作が中止された場合に次のアドレスが生成されることが防止される。即ち、一旦中止されたリフレッシュ動作を次のリフレッシュサイクルにて確実に実行することができる。
【０１１６】
尚、上記各実施形態は、以下の態様で実施してもよい。
・第一実施形態の第２リフレッシュ判定回路１７は、リフレッシュ判定タイミング信号ｒｅｆ−ｊｕｄｇｅ に基づいて判定動作する構成としたが、リフレッシュ動作を途中で取り止めることのできる期間（第一実施形態中でいう所定の期間）を設定する時間設定手段を内部に備えるようにしてもよい。即ち、このように構成された第２リフレッシュ判定回路は、リフレッシュ判定タイミング信号ｒｅｆ−ｊｕｄｇｅ の発生時間に相当する期間にリードコマンド検出信号ｒｄ−ｃｍｄを受け付ける場合にリフレッシュ動作を取り止める。尚、第二実施形態の第２リフレッシュ判定回路２３、第三実施形態の第２リフレッシュ判定回路３３においても同様な態様で実施してもよい。
【０１１７】
・第二実施形態では、リフレッシュ再要求信号ｒｅｆ−ｒｅｑ２を生成する第２リフレッシュ判定回路２３を第一実施形態に適用したが、このような第２リフレッシュ判定回路２３を第三及び第四実施形態に適用することも当然可能である。
【０１１８】
・第三実施形態では、ワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ に基づいて判定動作する第２リフレッシュ判定回路３３を第一実施形態に適用したが、このような第２リフレッシュ判定回路３３を第二及び第四実施形態に適用することも当然可能である。
【０１１９】
・第五実施形態では、ワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ に基づいてカウントアップ信号ｃｏｕｎｔ−ｕｐを生成するカウントクロック発生回路５１を第一実施形態に適用したが、このようなカウントクロック発生回路５１を第二、第三及び第四実施形態に適用することも当然可能である。
【０１２０】
・第五実施形態では、カウントクロック発生回路５１は、ワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ に基づいてカウントアップ信号ｃｏｕｎｔ−ｕｐを生成する構成としたが、リフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ もしくはリフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ に基づいてカウントアップ信号ｃｏｕｎｔ−ｕｐを生成する構成にしてもよい。この場合、リフレッシュ取消信号ｒｅｆ−ｓｋｉｐが出力された際には、次のリフレッシュサイクルではカウントアップ信号ｃｏｕｎｔ−ｕｐが生成されないようにする。このような構成を持つカウントクロック発生回路を備えるようにしてもよい。
【０１２１】
・各実施形態では、外部アクセスがリード動作（リードコマンドｒｄｂ ）である場合について説明したが、ライト動作（即ちライトコマンド）である場合についてもそれぞれ同様の効果を奏する。
【０１２２】
・各実施形態を具体的した論理構成（図２，図７，図１０，図１４，図１８）は一例であり、それらに限定されるものではない。
上記各実施形態の特徴をまとめると以下のようになる。
（付記１） 第１アクセスモードと第２アクセスモードとを処理する半導体記憶装置であって、
前記第１アクセスモードを要求する第１エントリー信号と前記第２アクセスモードを要求する第２エントリー信号とを受付け、前記第１及び第２アクセスモードの処理の優先度を前記第１及び第２エントリー信号の入力順序に基づいて決定し、前記第１エントリー信号に対応した第１モードトリガ信号と前記第２エントリー信号に対応した第２モードトリガ信号とを前記処理の優先度に従って順次出力するアービタと、
前記第１モードトリガ信号と前記第２モードトリガ信号とに応じた種々の内部動作信号を生成する信号生成回路と、を備え、
前記アービタは、前記第２アクセスモードの処理を優先した後、所定の期間に入力される前記第１エントリー信号に応答して前記第１アクセスモードの処理を優先することを特徴とする半導体記憶装置。
（付記２） 前記アービタは、前記所定の期間に於いて前記第１エントリー信号が入力されたか否かを前記信号生成回路からの内部動作信号に基づいて判定することを特徴とする付記１記載の半導体記憶装置。
（付記３） 前記内部動作信号は、前記第２アクセスモードに対応する所定のワード線が活性化されたか否かを示す判定信号であることを特徴とする付記２記載の半導体記憶装置。
（付記４） 前記内部動作信号は、前記第２アクセスモードに対応する所定のワード線を活性化させるワード線活性化信号であることを特徴とする付記２記載の半導体記憶装置。
（付記５） 前記第２アクセスモードにて使用するアドレス情報を発生させるためのアドレス発生手段を備え、
前記アドレス発生手段は、前記ワード線活性化信号の入力に基づいてアドレス発生信号を生成することを特徴とする付記４記載の半導体記憶装置。
（付記６） 前記アドレス発生手段には、前記第２アクセスモードを示す状態信号が入力されることを特徴とする付記５記載の半導体記憶装置。
（付記７） 前記第２アクセスモードにて使用するアドレス情報を発生させるためのアドレス発生手段を備え、
前記アドレス発生手段は、前記アービタが、前記第２アクセスモードの処理を優先した後、所定の期間に入力される前記第１エントリー信号に応答して前記第１アクセスモードの処理を優先したとき、アドレス発生信号を生成しないことを特徴とする付記１記載の半導体記憶装置。
（付記８） 前記アービタは、前記所定の期間に於いて前記第１エントリー信号が入力されたか否かを判定するための時間設定手段を有することを特徴とする付記１記載の半導体記憶装置。
（付記９） 前記アービタは、
前記第１エントリー信号と前記第２エントリー信号とを受付け、前記第１及び第２アクセスモードの処理の優先度を前記第１及び第２エントリー信号の入力順序に基づいて決定する第１アービタと、
前記第１エントリー信号が前記所定の期間に於いて入力されたか否かを判定する第２アービタと、
前記処理の優先度に従って前記第１モードトリガ信号を生成するモードトリガ発生回路と、を含み、
前記モードトリガ発生回路は、前記第１エントリー信号が前記所定の期間に於いて前記第２アービタに入力されるとき、前記第１モードトリガ信号を生成することを特徴とする付記１乃至８の何れか一記載の半導体記憶装置。
（付記１０） 前記第２アービタは、前記所定の期間に入力される前記第１エントリー信号に応答して前記第２アクセスモードの処理を停止させるための取消信号を出力することを特徴とする付記９記載の半導体記憶装置。
（付記１１） 前記第２アービタは、前記停止させた第２アクセスモードの処理を前記第１アクセスモードの処理後に実行するための再第２エントリー信号を出力することを特徴とする付記１０記載の半導体記憶装置。
（付記１２） 前記アービタに入力される前記第２エントリー信号は、専用試験端子から入力されるパルス信号により供給されることを特徴とする付記１乃至１１の何れか一記載の半導体記憶装置。
（付記１３） 前記アービタに入力される前記第２エントリー信号は、外部端子から入力されるパルス信号により供給されることを特徴とする付記１乃至１１の何れか一記載の半導体記憶装置。
（付記１４） 前記信号生成回路には、前記ワード線活性化信号の活性を抑止するテスト信号が入力されることを特徴とする付記１２又は１３記載の半導体記憶装置。
（付記１５） 前記信号生成回路には、前記ワード線活性化信号を活性させる前記第１エントリー信号が入力されることを特徴とする付記１２乃至１４の何れか一記載の半導体記憶装置。
（付記１６） 第１アクセスモードと第２アクセスモードを処理する半導体記憶装置の制御方法であって、
前記第１アクセスモードと前記第２アクセスモードの処理の優先度を決定する第１のステップと、
前記処理の優先度に基づいて前記第２アクセスモードの処理を開始させる第２のステップと、
前記第２アクセスモードの処理が開始された後、所定の期間内に於いて前記第１アクセスモードを検出する第３のステップと、
前記第３のステップにて前記第１アクセスモードを検出する場合に該第１アクセスモードの処理を開始させる第４のステップと、
を含むことを特徴とする半導体記憶装置の制御方法。
（付記１７） 前記第４のステップは、
前記第１アクセスモードを検出する場合に前記第２アクセスモードの処理を途中で中止させるようにした第１サブステップを含む、ことを特徴とする付記１６記載の半導体記憶装置の制御方法。
（付記１８） 前記第４のステップは、
前記第１サブステップの終了後に前記中止させた第２アクセスモードの処理の実行を再要求する第２サブステップを含む、ことを特徴とする付記１７記載の半導体記憶装置の制御方法。
（付記１９） 前記第４のステップの終了後に、前記第２サブステップでの再要求に応答して前記第２アクセスモードの処理を開始させる第５のステップをさらに含むことを特徴とする付記１８記載の半導体記憶装置の制御方法。
（付記２０） 前記第１アクセスモードは前記半導体記憶装置の外部からデータの読み出し／書き込みを行うモードであり、前記第２アクセスモードは前記半導体記憶装置の内部でデータを保証するためのモードであり、
前記第１アクセスモードと前記第２アクセスモードは互いに非同期で発生するモードであることを特徴とする付記１６乃至１９の何れか一記載の半導体記憶装置の制御方法。
（付記２１） 前記所定の期間は、前記第２アクセスモードの処理が開始された後、該第２アクセスモードに対応する所定のワード線が活性化されるまでの時間であることを特徴とする付記１６乃至２０の何れか一記載の半導体記憶装置の制御方法。
（付記２２） 前記第２アクセスモードの処理のためのアドレス情報の設定動作を、前記ワード線が活性化された後に行うようにしたことを特徴とする付記２１記載の半導体記憶装置の制御方法。
（付記２３） 前記第２アクセスモードの処理のためのアドレス情報の設定動作を、前記第２アクセスモードの処理を途中で中止させた場合は行わないようにしたことを特徴とする付記１７記載の半導体記憶装置の制御方法。
（付記２４） 第１アクセスモードと第２アクセスモードを処理する半導体記憶装置の試験方法であって、
外部端子から前記第２アクセスモードを行うためのエントリー信号を入力した後、前記第１アクセスモードを行うためのエントリー信号を入力して前記第２アクセスモードに対応する所定のワード線を活性化させるようにしたことを特徴とする半導体記憶装置の試験方法。
（付記２５） 前記第２アクセスモードを行うためのエントリー信号の入力は、通常モードからテストモードに切替えて行うことを特徴とする付記２４記載の半導体記憶装置の試験方法。
【０１２３】
【発明の効果】
以上詳述したように、本発明によれば、外部アクセスと内部アクセスとが競合する際の外部アクセスタイムを短縮することのできる半導体記憶装置、半導体記憶装置の制御方法及び半導体記憶装置の試験方法を提供することができる。
【図面の簡単な説明】
【図１】第一実施形態の制御回路を示すブロック回路図である。
【図２】図１の一構成例を示す回路図である。
【図３】第一実施形態の動作波形図である。
【図４】第一実施形態の動作波形図である。
【図５】第一実施形態の動作波形図である。
【図６】第二実施形態の制御回路を示すブロック回路図である。
【図７】図６の一構成例を示す回路図である。
【図８】第二実施形態の動作波形図である。
【図９】第三実施形態の制御回路を示すブロック回路図である。
【図１０】図９の一構成例を示す回路図である。
【図１１】第三実施形態の動作波形図である。
【図１２】第三実施形態の動作波形図である。
【図１３】第四実施形態を示すブロック回路図である。
【図１４】図１３の一構成例を示す回路図である。
【図１５】第四実施形態の動作波形図である。
【図１６】別のモード切替回路を示すブロック回路図である。
【図１７】第五実施形態を説明するためのブロック回路図である。
【図１８】カウントクロック発生回路の一構成例を示す回路図である。
【図１９】従来の制御回路を示すブロック回路図である。
【図２０】従来の動作波形図である。
【図２１】従来の動作波形図である。
【符号の説明】
ｒｄ−ｃｍｄ 第１エントリー信号としてのリードコマンド検出信号
ｒｅｆ−ｒｅｑ 第２エントリー信号としてのリフレッシュ要求信号
ｒｄ−ｓｔａｒｔ 第１モードトリガ信号としてのリード開始信号
ｒｅｆ−ｓｔａｒｔ 第２モードトリガ信号としてのリフレッシュ開始信号
ｒｅｆ−ｊｕｄｇｅ 判定信号としてのリフレッシュ判定タイミング信号
ｗｌ−ｔｉｍｉｎｇ ワード線活性化信号としてのワード線活性タイミング信号
ｒｅｆ−ｓｋｉｐ 取消信号としてのリフレッシュ取消信号
ｒｅｆ−ｒｅｑ２ 再第２エントリー信号としてのリフレッシュ再要求信号
ｃｏｕｎｔ−ｕｐ アドレス発生信号としてのカウントアップ信号
１４，３２，４３ 信号生成回路としてのタイミングジェネレータ
１５ モードトリガ発生回路としての内部コマンド発生回路
１６，２２ 第１アービタとしての第１リフレッシュ判定回路
１７，２３，３３ 第２アービタとしての第２リフレッシュ判定回路
５１ アドレス発生手段としてのカウントクロック発生回路
【発明の属する技術分野】
本発明は半導体記憶装置、半導体記憶装置の制御方法及び半導体記憶装置の試験方法に係り、詳しくは外部アクセス動作と内部アクセス動作とを処理する機能を備えた半導体記憶装置に関するものである。
【０００２】
近年、電子情報機器等には記憶容量の大きい半導体記憶装置（ＤＲＡＭ：Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ ）が用いられている。ＤＲＡＭは、内部回路におけるカウンタ動作に従い、メモリセルに対してセルデータのリフレッシュを行うセルフリフレッシュ機能を有している。このセルフリフレッシュ機能を有するＤＲＡＭは、外部からのリフレッシュ操作が不要であるため、低消費電力化が図れると共に、ＤＲＡＭ周辺の回路設計が簡単化できる利点がある。
【０００３】
このようなセルフリフレッシュ機能を備えたＤＲＡＭにおいては、データ保持のための内部のリフレッシュ要求（内部アクセス）とデータの書込みあるいは読出しのための外部からのアクセス要求（外部アクセス）とが競合する場合がある。その際、内部アクセスが優先して処理される場合は、外部アクセスは内部アクセスが完了してから行われるために、外部アクセスと内部アクセスとが競合しない場合のアクセスタイムと比べて約２倍の時間を要する。このようなアクセスタイムの短縮が求められている。
【０００４】
【従来の技術】
図１９は、従来のセルフリフレッシュ機能を有した半導体記憶装置（ＤＲＡＭ）の制御回路部分を示すブロック回路図である。
【０００５】
この制御回路６１は、コマンド検出器６２、内部コマンド発生回路６３、リフレッシュ判定回路６４及びタイミングジェネレータ６５を含み、内部コマンド発生回路６３とリフレッシュ判定回路６４により所謂アービタが構成される。
【０００６】
コマンド検出器６２は、外部入力されるライトコマンド，リードコマンド等の各種のコマンドをデコードし、該デコードしたコマンドに対応するコマンド検出信号を出力する。尚、同図に示す例では、コマンド検出器６２は、リードコマンドｒｄｂ を検出し、リードコマンド検出信号ｒｄ−ｃｍｄを出力する。
【０００７】
リフレッシュ判定回路６４は、リードコマンド検出信号ｒｄ−ｃｍｄと図示しない内部リフレッシュタイマから出力されるリフレッシュ要求信号ｒｅｆ−ｒｅｑ を入力し、リード動作及びリフレッシュ動作の何れを優先して処理するかを判断する。
【０００８】
その際、リフレッシュ要求信号ｒｅｆ−ｒｅｑ がリードコマンド検出信号ｒｄ−ｃｍｄよりも早いタイミングで入力される場合、リフレッシュ判定回路６４はリフレッシュ動作を優先する。具体的には、リフレッシュ判定回路６４は、リフレッシュ要求信号ｒｅｆ−ｒｅｑ に応答して、リフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ 及びリフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ を生成する。
【０００９】
逆に、リードコマンド検出信号ｒｄ−ｃｍｄがリフレッシュ要求信号ｒｅｆ−ｒｅｑ よりも早いタイミングで入力される場合、リフレッシュ判定回路６４はリード動作を優先する。具体的には、リフレッシュ判定回路６４は、タイミングジェネレータ６５から出力されるリード状態信号ｒｄ−ｓｔａｔｅがリセットされるのを待って（即ちリード動作が完了した後）リフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ 及びリフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ を出力する。
【００１０】
内部コマンド発生回路６３は、コマンド検出器６２からのリードコマンド検出信号ｒｄ−ｃｍｄに応答してリード開始信号ｒｄ−ｓｔａｒｔを生成する。その際、内部コマンド発生回路６３は、リフレッシュ判定回路６４での判定結果に従い、リフレッシュ動作が選択（優先）される場合にはリフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ がリセットされるのを待って（即ちリフレッシュ動作が完了した後）リード開始信号ｒｄ−ｓｔａｒｔを出力する。
【００１１】
タイミングジェネレータ６５は、リフレッシュ判定回路６４での判定結果に従い、リフレッシュ動作が選択（優先）される場合には、リフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ に応答して、所定のリフレッシュ用アドレスに対応したワード線を活性化させるためのワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ を生成する。
【００１２】
一方、タイミングジェネレータ６５は、リード動作が選択（優先）される場合には、リード開始信号ｒｄ−ｓｔａｒｔに応答して、リード状態信号ｒｄ−ｓｔａｔｅを出力すると共に、図示しない外部アドレス信号にて与えられる所定のアドレスに対応したワード線を活性化させるためのワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ を生成する。
【００１３】
次に、上記制御回路６１を備えたＤＲＡＭの動作を説明する。
図２０は、外部アクセス（ここではリード動作）と内部アクセス（リフレッシュ動作）が競合する際に、外部アクセスが優先される場合の動作波形図である。
【００１４】
コマンド検出器６２は、外部入力される制御信号の立ち下がりを検出してリードコマンドｒｄｂ をデコードし、リードコマンド検出信号ｒｄ−ｃｍｄを出力する。
今、そのリードコマンド検出信号ｒｄ−ｃｍｄがリフレッシュ要求信号ｒｅｆ−ｒｅｑ よりも早いタイミングでリフレッシュ判定回路６４に入力される。このとき、リフレッシュ判定回路６４はリード動作を優先する。タイミングジェネレータ６５は、内部コマンド発生回路６３から出力されるリード開始信号ｒｄ−ｓｔａｒｔに応答してリード状態信号ｒｄ−ｓｔａｔｅ及びワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ を出力し、これにより所定のアドレスに対応するセルデータが読み出される。
【００１５】
そのデータの読出し完了後、リード状態信号ｒｄ−ｓｔａｔｅがリセットされ（立ち下がる）、それに応答してリフレッシュ判定回路６４は、リフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ 及びリフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ を出力する。そのリフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ を受けて、タイミングジェネレータ６５はワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ を出力し、これにより所定のリフレッシュ用アドレスに対応するメモリセルのリフレッシュ動作が行われる。
【００１６】
このように、アービタ機能を備える制御回路６１において、外部アクセス（リード動作）が優先された場合は、該リード動作が完了した後、リフレッシュ動作が行われる。
【００１７】
図２１は、外部アクセスと内部アクセスが競合する際に、内部アクセスが優先される場合の動作波形図である。
コマンド検出器６２は、外部入力される制御信号の立ち下がりを検出してリードコマンドｒｄｂ をデコードし、リードコマンド検出信号ｒｄ−ｃｍｄを出力する。
【００１８】
今、リフレッシュ要求信号ｒｅｆ−ｒｅｑ がそのリードコマンド検出信号ｒｄ−ｃｍｄよりも早いタイミングでリフレッシュ判定回路６４に入力される。このとき、リフレッシュ判定回路６４はリフレッシュ動作を優先し、リフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ 及びリフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ を出力する。そのリフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ を受けて、タイミングジェネレータ６５はワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ を出力し、これにより所定のリフレッシュ用アドレスに対応するメモリセルのリフレッシュ動作が行われる。
【００１９】
そのリフレッシュ動作の完了後、リフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ がリセットされ（立ち下がる）、それに応答して内部コマンド発生回路６３は、リード開始信号ｒｄ−ｓｔａｒｔを出力する。その信号ｒｄ−ｓｔａｒｔを受けて、タイミングジェネレータ６５はリード状態信号ｒｄ−ｓｔａｔｅ及びワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ を出力し、これにより所定のアドレスに対応するセルデータが読み出される。
【００２０】
このように、アービタ機能を備える制御回路６１において、内部アクセス（リフレッシュ動作）が優先された場合は、該リフレッシュ動作が完了した後、リード動作が行われる。
【００２１】
【発明が解決しようとする課題】
ところで、上記のように、外部アクセス（ここではリード動作）と内部アクセス（リフレッシュ動作）とが競合する際にリフレッシュ動作が優先される場合（図２１）は、リード動作がリフレッシュ動作の完了後に実行されるため、外部アクセスにアクセス遅延が生じる。この場合、外部アクセスタイムｔ８（リードコマンドｒｄｂ の入力から読出しデータＤＱの出力までの時間）は、通常のリード動作に要する時間とリフレッシュ動作に要する時間の合計値になり、アクセス競合時にリード動作が優先される場合（図２０）の外部アクセスタイムｔ７に比べて約２倍の時間を要する。このような外部アクセスタイムの増大は、デバイスの高速化を妨げる大きな要因である。
【００２２】
本発明は上記問題点を解決するためになされたものであって、その目的は外部アクセスと内部アクセスとが競合する際の外部アクセスタイムを短縮することのできる半導体記憶装置、半導体記憶装置の制御方法及び半導体記憶装置の試験方法を提供することにある。
【００２３】
【課題を解決するための手段】
上記目的を達成するため、請求項１，９に記載の発明によれば、第１エントリー信号と第２エントリー信号とを受付け、第１アクセスモードと第２アクセスモードの処理の優先度を前記第１及び第２エントリー信号の入力順序に基づいて決定し、第１モードトリガ信号と第２モードトリガ信号とを前記処理の優先度に従って順次出力するアービタは、第２アクセスモードの処理を優先した後、所定の期間に入力される第１エントリー信号に応答して第１アクセスモードの処理を優先する。これにより、アクセス競合時には、実質的に第２アクセスモードに対応するワード線が活性化されるまで第１アクセスモードを優先できる。従って、第１アクセスモード実行時におけるアクセス遅延を低減させることができる。
【００２４】
請求項２に記載の発明によれば、アービタは、前記所定の期間に於いて第１エントリー信号が入力されたか否かを信号生成回路から出力される内部動作信号に基づいて判定する。
【００２５】
請求項３に記載の発明によれば、信号生成回路は、第２アクセスモードに対応する所定のワード線が活性化されたか否かを示す判定信号を出力し、この判定信号に基づいて、アービタは第１アクセスモードを優先するか否かを判定する。
【００２６】
請求項４に記載の発明によれば、信号生成回路は、第２アクセスモードに対応する所定のワード線を活性化させるワード線活性化信号を出力し、このワード線活性化信号に基づいて、アービタは第１アクセスモードを優先するか否かを判定する。
【００２７】
請求項５に記載の発明によれば、第２アクセスモードにて使用するアドレス情報を発生させるためのアドレス発生手段は、前記ワード線活性化信号の入力に基づいてアドレス発生信号を生成する。これにより、リフレッシュ動作が中止された場合に、該中止されたリフレッシュ動作を次のリフレッシュサイクルにて確実に実行可能である。
【００２８】
請求項６に記載の発明によれば、前記アービタは、第１アービタ、第２アービタ及びモードトリガ発生回路を含む。第１アービタは、第１エントリー信号と第２エントリー信号とを入力し、第１アクセスモードと第２アクセスモードの何れを優先して処理するかを判定する。そして、モードトリガ発生回路は、その第１アービタの判定結果に基づいて第１モードトリガ信号を生成すると共に、第１エントリー信号が前記所定の期間に於いて第２アービタに入力される場合に第１モードトリガ信号を出力する。
【００２９】
請求項７に記載の発明によれば、第２アービタは、前記所定の期間に入力される第１エントリー信号に応答して第２アクセスモードの処理を停止させるための取消信号を出力する。
【００３０】
請求項８に記載の発明によれば、第２アービタは、前記停止させた第２アクセスモードの処理を前記第１アクセスモードの処理後に実行するための再第２エントリー信号を出力する。
【００３１】
請求項１０に記載の発明によれば、第１アクセスモードと第２アクセスモードを処理する半導体記憶装置の試験を行う際は、外部端子から第２アクセスモードを行うためのエントリー信号を入力した後、第１アクセスモードを行うためのエントリー信号を入力して前記第２アクセスモードに対応する所定のワード線を活性化させるようにした。このような試験方法では、第１アクセスモードにてアクセスタイムが最大となる状態を擬似的に再現することが可能である。
【００３２】
【発明の実施の形態】
（第一実施形態）
以下、本発明を具体化した第一実施形態を図１〜図５に従って説明する。
【００３３】
図１は、本実施形態のセルフリフレッシュ機能を有した半導体記憶装置（ＤＲＡＭ）の制御回路部分を示すブロック回路図である。尚、説明の便宜上、図１９と同様の構成については同一符号を付して説明する。
【００３４】
制御回路１１は、エントリー検出回路としてのコマンド検出器１２、アービタ１３及び信号生成回路としてのタイミングジェネレータ１４を含む。アービタ１３は、モードトリガ発生回路としての内部コマンド発生回路１５と、第１アービタとしての第１リフレッシュ判定回路１６と、第２アービタとしての第２リフレッシュ判定回路１７とを備える。
【００３５】
コマンド検出器１２は、外部入力されるライトコマンド，リードコマンド等の各種のコマンドをデコードし、該デコードしたコマンドに対応する第１エントリー信号としてのコマンド検出信号を出力する。尚、本実施形態において、例えばコマンド検出器１２はリードコマンドｒｄｂ をデコードし、リードコマンド検出信号ｒｄ−ｃｍｄを第１エントリー信号としてを出力する。
【００３６】
第１リフレッシュ判定回路１６は、コマンド検出器１２からのリードコマンド検出信号ｒｄ−ｃｍｄと図示しない内部リフレッシュタイマから出力される第２エントリー信号としてのリフレッシュ要求信号ｒｅｆ−ｒｅｑ とを受付け、それらの入力順序から第１アクセスモードと第２アクセスモードの処理の優先度を決定する。尚、第１アクセスモードは、外部アクセスとしてのリード動作／ライト動作である（本実施形態ではリード動作）。また、第２アクセスモードは、内部アクセスとしてのリフレッシュ動作である。
【００３７】
詳述すると、リフレッシュ要求信号ｒｅｆ−ｒｅｑ がリードコマンド検出信号ｒｄ−ｃｍｄよりも早く入力される場合、第１リフレッシュ判定回路１６はリフレッシュ動作を優先する。この場合、第１リフレッシュ判定回路１６は、リフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ （第２モードトリガ信号）とリフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ とを出力する。
【００３８】
逆に、リードコマンド検出信号ｒｄ−ｃｍｄがリフレッシュ要求信号ｒｅｆ−ｒｅｑ よりも早く入力される場合、第１リフレッシュ判定回路１６はリード動作を優先させる。この場合、第１リフレッシュ判定回路１６は、後述するタイミングジェネレータ１４から出力されるリード状態信号ｒｄ−ｓｔａｔｅがリセットされるのを待って（即ちリード動作が完了した後）、リフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ とリフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ とを出力する。
【００３９】
内部コマンド発生回路１５は、リードコマンド検出信号ｒｄ−ｃｍｄに応答してリード開始信号ｒｄ−ｓｔａｒｔ（第１モードトリガ信号）を出力する。その際、内部コマンド発生回路１５は、第１リフレッシュ判定回路１６での判定結果に従い、リフレッシュ動作がリード動作よりも優先される場合には、リフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ がリセットされるのを待って（即ちリフレッシュ動作が完了した後）、リード開始信号ｒｄ−ｓｔａｒｔを出力する。
【００４０】
第２リフレッシュ判定回路１７は、リードコマンド検出信号ｒｄ−ｃｍｄと判定信号としてのリフレッシュ判定タイミング信号ｒｅｆ−ｊｕｄｇｅ とに基づいて、リード動作及びリフレッシュ動作の処理の優先度を最終的に決定する。
【００４１】
詳述すると、第２リフレッシュ判定回路１７は、第１リフレッシュ判定回路１６によりリフレッシュ動作が優先された後、所定の期間にリードコマンド検出信号ｒｄ−ｃｍｄが入力されると、リフレッシュ動作を途中で取り止めてリード動作を優先させる。尚、前記所定の期間とは、後述するタイミングジェネレータ１４から出力されるワード線活性化信号としてのワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ により、リフレッシュ動作の対象となるメモリセルのアドレス（リフレッシュ用アドレス）に対応したワード線が活性化されるまでの期間である。
【００４２】
第２リフレッシュ判定回路１７は、リフレッシュ動作がその所定期間内の動作段階であるか否かをタイミングジェネレータ１４から出力されるリフレッシュ判定タイミング信号ｒｅｆ−ｊｕｄｇｅ に基づいて判断する。即ち、第２リフレッシュ判定回路１７は、第１リフレッシュ判定回路１６によりリフレッシュ動作が優先された後、リフレッシュ判定タイミング信号ｒｅｆ−ｊｕｄｇｅ が入力されている間にリードコマンド検出信号ｒｄ−ｃｍｄが入力される（又は入力されている）と、リフレッシュ取消信号ｒｅｆ−ｓｋｉｐを出力する。
【００４３】
第１リフレッシュ判定回路１６は、第２リフレッシュ判定回路１７からのリフレッシュ取消信号ｒｅｆ−ｓｋｉｐに応答してリフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ をリセットする。そして、内部コマンド発生回路１５は、そのリセットされたリフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ に応答してリード開始信号ｒｄ−ｓｔａｒｔを出力する。
【００４４】
タイミングジェネレータ１４は、第１リフレッシュ判定回路１６での判定結果に従い、リフレッシュ動作が選択（優先）される場合は、リフレッシュ判定タイミング信号ｒｅｆ−ｊｕｄｇｅ を出力し、その後、所定のリフレッシュ用アドレスに対応したワード線を活性化させるためのワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ を出力する。
【００４５】
一方、タイミングジェネレータ１４は、第１リフレッシュ判定回路１６によりリード動作が選択（優先）される場合は、リード状態信号ｒｄ−ｓｔａｔｅを出力するとともに、図示しない外部アドレス信号に基づく所定のアドレスに対応したワード線を活性化させるためのワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ を出力する。
【００４６】
図２は、図１の制御回路１１の具体的な一構成例を示す回路図である。
コマンド検出器１２は、リードコマンドｒｄｂ の立ち下がりに応答してワンショットパルスのリードコマンド検出信号ｒｄ−ｃｍｄを生成する。
【００４７】
同様に、内部コマンド発生回路１５は、リードコマンド検出信号ｒｄ−ｃｍｄの立ち上がりに応答してワンショットパルスのリード開始信号ｒｄ−ｓｔａｒｔを生成する。その際、リフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ がセット（Ｈレベル）されている場合には、内部コマンド発生回路１５は、そのリフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ がリセット（Ｌレベル）された後、リード開始信号ｒｄ−ｓｔａｒｔを出力する。
【００４８】
同様に、第１リフレッシュ判定回路１６は、リフレッシュ要求信号ｒｅｆ−ｒｅｑ の立ち上がりに応答してワンショットパルスのリフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ を生成する。その際、リード状態信号ｒｄ−ｓｔａｔｅがセット（Ｈレベル）されている場合には、第１リフレッシュ判定回路１６は、そのリード状態信号ｒｄ−ｓｔａｔｅがリセット（Ｌレベル）された後、リフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ を出力する。
【００４９】
この第１リフレッシュ判定回路１６は、リフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ を出力すると同時に、リフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ をセットする。このリフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ は、プリチャージ信号ｐｒｅｃｈａｒｇｅ 或いは第２リフレッシュ判定回路１７からのリフレッシュ取消信号ｒｅｆ−ｓｋｉｐによってリセットされる。
【００５０】
第２リフレッシュ判定回路１７は、リフレッシュ判定タイミング信号ｒｅｆ−ｊｕｄｇｅ の入力（Ｈレベル）時に於いて、リードコマンド検出信号ｒｄ−ｃｍｄの入力（Ｈレベル）を検出すると、リフレッシュ取消信号ｒｅｆ−ｓｋｉｐを生成する。このリフレッシュ取消信号ｒｅｆ−ｓｋｉｐは、リフレッシュ動作を途中で取り止めるための処理（具体的にはリフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ をリセットし、且つ、ワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ の発生を中止する）が完了するまでアクティブ（Ｈレベル）に保持される。
【００５１】
タイミングジェネレータ１４は、リード開始信号ｒｄ−ｓｔａｒｔの立ち上がりに応答して、リード状態信号ｒｄ−ｓｔａｔｅ及び図示しない外部アドレス信号に基づく所定のアドレスに対応したワード線を活性化させるためのワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ を生成する。これらのリード状態信号ｒｄ−ｓｔａｔｅ及びワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ は、リード動作が終了した後、プリチャージ信号ｐｒｅｃｈａｒｇｅ によってリセットされる。
【００５２】
一方、タイミングジェネレータ１４は、リフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ の立ち上がりに応答して、リフレッシュ判定タイミング信号ｒｅｆ−ｊｕｄｇｅ を生成し、その後、リフレッシュ用アドレスに対応したワード線を活性化させるためのワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ を生成する。尚、リフレッシュ判定タイミング信号ｒｅｆ−ｊｕｄｇｅ は、ワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ が発生する（立ち上がる）直前までアクティブ（Ｈレベル）となるように生成される。
【００５３】
タイミングジェネレータ１４は、第２リフレッシュ判定回路１７からリフレッシュ取消信号ｒｅｆ−ｓｋｉｐが出力される場合にワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ の発生を中止し、出力されない場合にはそのままワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ の発生を行う。尚、ワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ は、リフレッシュ動作が終了した後、プリチャージ信号ｐｒｅｃｈａｒｇｅ によってリセットされる。
【００５４】
次に、上記のように構成された制御回路１１を備えるＤＲＡＭの作用を図３〜図５に従って説明する。
図３は、外部アクセス（本例ではリード動作）と内部アクセス（リフレッシュ動作）との競合時に、リードコマンド検出信号ｒｄ−ｃｍｄがリフレッシュ要求信号ｒｅｆ−ｒｅｑ よりも早いタイミングで第１リフレッシュ判定回路１６に入力される場合の動作波形図である。
【００５５】
コマンド検出器１２は、外部から入力される制御信号の立ち下がりを検出してリードコマンドｒｄｂ をデコードし、リードコマンド検出信号ｒｄ−ｃｍｄを出力する。今、リードコマンド検出信号ｒｄ−ｃｍｄが、リフレッシュ要求信号ｒｅｆ−ｒｅｑ よりも早く第１リフレッシュ判定回路１６に入力される。
【００５６】
第１リフレッシュ判定回路１６は外部アクセスであるリード動作を優先させ、内部コマンド発生回路１５は、リードコマンド検出信号ｒｄ−ｃｍｄの立ち上がりに応答してリード開始信号ｒｄ−ｓｔａｒｔを出力する。このリード開始信号ｒｄ−ｓｔａｒｔの立ち上がりに応答してタイミングジェネレータ１４は、リード状態信号ｒｄ−ｓｔａｔｅ及びワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ を出力する。これにより、外部アドレス信号（図示略）に基づく所定のアドレスに対応したワード線が活性化され、セルデータが読み出される。
【００５７】
そのデータの読出し完了後、リード状態信号ｒｄ−ｓｔａｔｅがリセットされると、その立ち下がりに応答して第１リフレッシュ判定回路１６は、リフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ 及びリフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ を出力する。タイミングジェネレータ１４は、そのリフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ の立ち上がりに応答してワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ を出力する。これにより、所定のリフレッシュ用アドレスに対応したワード線が活性化され、リフレッシュ動作が行われる。
【００５８】
このように、リードコマンド検出信号ｒｄ−ｃｍｄがリフレッシュ要求信号ｒｅｆ−ｒｅｑ よりも早いタイミングで第１リフレッシュ判定回路１６に入力される場合はリード動作が優先される。即ち、リフレッシュ動作は、リード動作が完了した後に行われる。従って、この場合、外部アクセスタイムｔ１（リードコマンドｒｄｂ が入力された後、読出しデータＤＱが出力されるまでの時間）は、アクセス遅延を生じない。
【００５９】
図４は、アクセス競合時において、タイミングジェネレータ１４からリフレッシュ判定タイミング信号ｒｅｆ−ｊｕｄｇｅ が出力されたとき、リードコマンド検出信号ｒｄ−ｃｍｄが第２リフレッシュ判定回路１７に入力されている場合の動作波形図である。
【００６０】
コマンド検出器１２は、外部から入力される制御信号の立ち下がりを検出してリードコマンドｒｄｂ をデコードし、リードコマンド検出信号ｒｄ−ｃｍｄを出力する。今、リフレッシュ要求信号ｒｅｆ−ｒｅｑ が、リードコマンド検出信号ｒｄ−ｃｍｄよりも早く第１リフレッシュ判定回路１６に入力される。
【００６１】
第１リフレッシュ判定回路１６は内部アクセスであるリフレッシュ動作を優先し、リフレッシュ要求信号ｒｅｆ−ｒｅｑ の立ち上がりに応答して、リフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ 及びリフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ を出力する。そのリフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ の立ち上がりに応答して、タイミングジェネレータ１４はリフレッシュ判定タイミング信号ｒｅｆ−ｊｕｄｇｅ を出力する。
【００６２】
その際、第２リフレッシュ判定回路１７には、リードコマンド検出信号ｒｄ−ｃｍｄが入力されている（Ｈレベル）。従って、第２リフレッシュ判定回路１７は、リフレッシュ取消信号ｒｅｆ−ｓｋｉｐを出力する。
【００６３】
第１リフレッシュ判定回路１６は、そのリフレッシュ取消信号ｒｅｆ−ｓｋｉｐの立ち上がりに応答してリフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ をリセットする。また、タイミングジェネレータ１４は、同リフレッシュ取消信号ｒｅｆ−ｓｋｉｐの立ち上がりに応答してワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ の発生（図中、一点鎖線で示す）を取り止める。これにより、リフレッシュ動作は途中で中止される。
【００６４】
内部コマンド発生回路１５は、リフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ がリセットされると、その立ち下がりに応答してリード開始信号ｒｄ−ｓｔａｒｔを出力する。タイミングジェネレータ１４は、そのリード開始信号ｒｄ−ｓｔａｒｔの立ち上がりに応答して、リード状態信号ｒｄ−ｓｔａｔｅ及びワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ を出力する。これにより、外部アドレス信号（図示略）に基づく所定のアドレスに対応したワード線が活性化されてセルデータが読み出される。
【００６５】
このように、リフレッシュ動作が一旦優先された後、リフレッシュ判定タイミング信号ｒｅｆ−ｊｕｄｇｅ が入力されている間にリードコマンド検出信号ｒｄ−ｃｍｄの入力が検出される場合は、リフレッシュ動作が中止されてリード動作が優先される。この場合、外部アクセスタイムｔ２は、図３に示す外部アクセスタイムｔ１に比べて若干大きくなるが、リフレッシュ動作が優先されることによるアクセス遅延は生じない。
【００６６】
図５は、アクセス競合時において、タイミングジェネレータ１４からリフレッシュ判定タイミング信号ｒｅｆ−ｊｕｄｇｅ が出力されたとき、リードコマンド検出信号ｒｄ−ｃｍｄが第２リフレッシュ判定回路１７に入力されていない場合の動作波形図である。
【００６７】
コマンド検出器１２は、外部から入力される制御信号の立ち下がりを検出してリードコマンドｒｄｂ をデコードし、リードコマンド検出信号ｒｄ−ｃｍｄを出力する。今、リフレッシュ要求信号ｒｅｆ−ｒｅｑ が、リードコマンド検出信号ｒｄ−ｃｍｄよりも早く第１リフレッシュ判定回路１６に入力される。
【００６８】
第１リフレッシュ判定回路１６は内部アクセスであるリフレッシュ動作を優先し、リフレッシュ要求信号ｒｅｆ−ｒｅｑ の立ち上がりに応答して、リフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ 及びリフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ を出力する。そのリフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ の立ち上がりに応答して、タイミングジェネレータ１４はリフレッシュ判定タイミング信号ｒｅｆ−ｊｕｄｇｅ を出力する。
【００６９】
その際、第２リフレッシュ判定回路１７には、そのリフレッシュ判定タイミング信号ｒｅｆ−ｊｕｄｇｅ の立ち下がり後にリードコマンド検出信号ｒｄ−ｃｍｄが入力される。従って、第２リフレッシュ判定回路１７はリフレッシュ取消信号ｒｅｆ−ｓｋｉｐを出力しない。即ち、リフレッシュ動作は継続され、タイミングジェネレータ１４はワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ を出力する。これにより、所定のリフレッシュ用アドレスに対応したワード線が活性化され、リフレッシュ動作が行われる。
【００７０】
そのリフレッシュ動作の完了後、リフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ がリセットされると、その立ち下がりに応答して、内部コマンド発生回路１５はリード開始信号ｒｄ−ｓｔａｒｔを出力する。タイミングジェネレータ１４は、そのリード開始信号ｒｄ−ｓｔａｒｔの立ち上がりに応答して、リード状態信号ｒｄ−ｓｔａｔｅ及びワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ を出力する。これにより、外部アドレス信号（図示略）に基づく所定のアドレスに対応したワード線が活性化されてセルデータが読み出される。
【００７１】
このように、リフレッシュ動作が一旦優先された後、リフレッシュ判定タイミング信号ｒｅｆ−ｊｕｄｇｅ の入力後（具体的には立ち下がり後）にリードコマンド検出信号ｒｄ−ｃｍｄが入力される場合は、リフレッシュ動作は継続される。即ち、リード動作は、リフレッシュ動作が完了した後に行われる。従って、この場合、外部アクセスタイムｔ３は、リフレッシュ動作が優先されることによるアクセス遅延を生じる。
【００７２】
ところで、上記したように、本実施形態ではリフレッシュ動作が一旦優先された後も、リフレッシュ判定タイミング信号ｒｅｆ−ｊｕｄｇｅ が入力されている間（即ちワード線が活性化されるまで）にリードコマンド検出信号ｒｄ−ｃｍｄの入力を検出する場合は、リード動作が優先される。このため、本実施形態では、リフレッシュ動作後にリード動作が実施される際の外部アクセスタイムｔ３は、従来（図２１参照）にてリフレッシュ動作後にリード動作が実施される際の外部アクセスタイムｔ８に比べて（ｔ８−ｔ３）分、短縮される。
【００７３】
尚、本実施形態では、リード動作と内部のリフレッシュ動作とが競合する場合について説明したが、リード動作に限らず、ライト動作とリフレッシュ動作とが競合する場合についても同様であり、この場合にも外部アクセスタイムの短縮化を図ることが可能である。
【００７４】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）外部アクセス（リード動作）と内部アクセス（リフレッシュ動作）との競合時に於いてリフレッシュ動作が一旦優先された後、第２リフレッシュ判定回路１７は、リード動作とリフレッシュ動作の何れの処理を優先するかをリフレッシュ判定タイミング信号ｒｅｆ−ｊｕｄｇｅ に基づいて最終的に判断する。従って、アクセス競合時には、実質的にリフレッシュ用アドレスに対応するワード線が活性化されるまでリード動作を優先させることができる。これにより、外部アクセス時のアクセス遅延を低減させることができる。
【００７５】
（２）本実施形態では、アクセス競合時にリフレッシュ動作が一旦優先された後、所定の期間内に外部からのリードアクセスを受付ける場合に於いては、リフレッシュ動作が優先されることによる外部アクセスの遅延を防止することができる。
【００７６】
（３）本実施形態において、アクセス競合時にリード動作がリフレッシュ動作後に行われる場合の外部アクセスタイムｔ３は、内部アクセス要求（リフレッシュ要求信号ｒｅｆ−ｒｅｑ ）と外部アクセス要求（リードコマンドｒｄｂ ）との両入力のタイミング差分にて高速化される。即ち、リフレッシュ動作後にリード動作が行われる場合、最大では、リフレッシュ動作が一旦優先された後、該リフレッシュ動作を途中で中断することのできる時間までのタイミング差分、外部アクセスタイムを短縮することが可能である。
【００７７】
（第二実施形態）
以下、本発明を具体化した第二実施形態を図６〜図８に従って説明する。
図６は、第二実施形態の制御回路を示すブロック回路図である。尚、この制御回路２１は、第一実施形態（図１及び図２）の第１及び第２リフレッシュ判定回路１６，１７の構成を一部変更（第１及び第２リフレッシュ判定回路２２，２３）したものである。このため、その他の第一実施形態と同様の構成部分については同一符号を付して説明する。
【００７８】
本実施形態において、第２リフレッシュ判定回路２３は、リフレッシュ取消信号ｒｅｆ−ｓｋｉｐを出力した後、再第２エントリー信号としてのリフレッシュ再要求信号ｒｅｆ−ｒｅｑ２を出力する。第１リフレッシュ判定回路２２は、このリフレッシュ再要求信号ｒｅｆ−ｒｅｑ２に応答して、リフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ とリフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ を、リード状態信号ｒｄ−ｓｔａｔｅがリセットされた後（即ちリード動作が完了した後）に出力する。即ち、第２リフレッシュ判定回路２３の判定結果に基づいてリフレッシュ動作が一旦取り止めになった場合は、そのリフレッシュ動作がリード動作の完了後に行われる。
【００７９】
図７は、図６の制御回路２１の具体的な一構成例を示す回路図である。
第２リフレッシュ判定回路２３は、リフレッシュ取消信号ｒｅｆ−ｓｋｉｐを出力すると、その信号ｒｅｆ−ｓｋｉｐの立ち下がりに応答してワンショットパルスのリフレッシュ再要求信号ｒｅｆ−ｒｅｑ２を生成する。このリフレッシュ再要求信号ｒｅｆ−ｒｅｑ２を受けて、第１リフレッシュ判定回路２２は、リード状態信号ｒｄ−ｓｔａｔｅがリセット（Ｌレベル）された後、リフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ を出力する。
【００８０】
図８は、本実施形態において、リフレッシュ再要求信号ｒｅｆ−ｒｅｑ２が出力される場合の動作波形図である。
今、第１リフレッシュ判定回路２２によりリフレッシュ動作が優先された後、第２リフレッシュ判定回路２３からリフレッシュ取消信号ｒｅｆ−ｓｋｉｐが出力される。これにより、上述した図４と同様、リフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ がリセットされるとともに、ワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ （図中、一点鎖線で示す）の発生が中止される。即ち、リフレッシュ動作が中止され、リード動作が優先される。
【００８１】
第２リフレッシュ判定回路２３は、そのリフレッシュ取消信号ｒｅｆ−ｓｋｉｐの出力後（立ち下がり後）にリフレッシュ再要求信号ｒｅｆ−ｒｅｑ２を出力する。
第１リフレッシュ判定回路２２は、そのリフレッシュ再要求信号ｒｅｆ−ｒｅｑ２の立ち上がりに応答して、リード状態信号ｒｄ−ｓｔａｔｅがリセットされた後（立ち下がり後）にリフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ 及びリフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ を出力する。これにより、一旦取り止めになったリフレッシュ動作は、リード動作の完了後に行われる。
【００８２】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）第２リフレッシュ判定回路２３は、リフレッシュ取消信号ｒｅｆ−ｓｋｉｐを出力すると、リフレッシュ再要求信号ｒｅｆ−ｒｅｑ２を出力する。従って、リフレッシュ動作を途中で取り止め、リード動作を優先して行った場合にも、そのリード動作の完了後に該中断されたリフレッシュ動作が行われる。これにより、セルデータが破壊されることが防止される。
【００８３】
（第三実施形態）
以下、本発明を具体化した第三実施形態を図９〜図１２に従って説明する。
図９は、第三実施形態の制御回路を示すブロック回路図である。尚、この制御回路３１は、第一実施形態（図１及び図２）のタイミングジェネレータ１４及び第２リフレッシュ判定回路１７の構成を一部変更（タイミングジェネレータ３２及び第２リフレッシュ判定回路３３）したものである。このため、その他の第一実施形態と同様の構成部分については同一符号を付して説明する。
【００８４】
本実施形態において、第２リフレッシュ判定回路３３には、タイミングジェネレータ３２からのワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ が入力される（タイミングジェネレータ３２は、リフレッシュ判定タイミング信号ｒｅｆ−ｊｕｄｇｅ を生成しない）。
【００８５】
即ち、第１リフレッシュ判定回路１６によりリフレッシュ動作が一旦優先された後、第２リフレッシュ判定回路３３は、ワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ を入力するまでにリードコマンド検出信号ｒｄ−ｃｍｄを入力する場合には、リフレッシュ動作を取り止めて、リード動作を優先させる。言い換えれば、第２リフレッシュ判定回路３３は、リードコマンド検出信号ｒｄ−ｃｍｄの入力時に於いて、ワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ が既に入力されている場合には、リフレッシュ動作をそのまま継続する。
【００８６】
図１０は、図９の制御回路３１の具体的な一構成例を示す回路図である。
第２リフレッシュ判定回路３３は、リードコマンド検出信号ｒｄ−ｃｍｄが入力されると、ワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ が入力されているか否かを判定する。その際、入力されていない場合には、そのリードコマンド検出信号ｒｄ−ｃｍｄに応答してリフレッシュ取消信号ｒｅｆ−ｓｋｉｐを出力し、逆に、入力されている場合には、リフレッシュ取消信号ｒｅｆ−ｓｋｉｐを出力しない。
【００８７】
図１１は、アクセス競合時において、リードコマンド検出信号ｒｄ−ｃｍｄが（リフレッシュ動作時に出力される）ワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ よりも早いタイミングで第２リフレッシュ判定回路３３に入力される場合の動作波形図である。
【００８８】
今、第１リフレッシュ判定回路１６は内部アクセスであるリフレッシュ動作を優先し、リフレッシュ要求信号ｒｅｆ−ｒｅｑ の立ち上がりに応答して、リフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ 及びリフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ を出力する。
【００８９】
次いで、第２リフレッシュ判定回路３３にリードコマンド検出信号ｒｄ−ｃｍｄが入力される。この時、タイミングジェネレータ３２から、ワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ （図中、一点鎖線で示す）は出力されていない。即ち、第２リフレッシュ判定回路３３は、リフレッシュ用アドレスに対応するワード線が未だ活性化されていない状態でリードコマンド検出信号ｒｄ−ｃｍｄを入力する。従って、第２リフレッシュ判定回路３３は、そのリードコマンド検出信号ｒｄ−ｃｍｄの立ち上がりに応答してリフレッシュ取消信号ｒｅｆ−ｓｋｉｐを出力する。
【００９０】
これにより、上述した図４と同様、リフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ がリセットされるとともに、ワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ の発生が中止される。即ち、リフレッシュ動作は中止され、リード動作が優先される。
【００９１】
このように、リフレッシュ動作が一旦優先された後、リードコマンド検出信号ｒｄ−ｃｍｄがワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ よりも早いタイミングで第２リフレッシュ判定回路３３に入力される場合は、リフレッシュ動作が中止されてリード動作が優先される。
【００９２】
図１２は、アクセス競合時において、リードコマンド検出信号ｒｄ−ｃｍｄが（リフレッシュ動作時に出力される）ワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ よりも遅いタイミングで第２リフレッシュ判定回路３３に入力される場合の動作波形図である。
【００９３】
今、第１リフレッシュ判定回路１６は内部アクセスであるリフレッシュ動作を優先し、リフレッシュ要求信号ｒｅｆ−ｒｅｑ の立ち上がりに応答して、リフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ 及びリフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ を出力する。そのリフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ の立ち上がりに応答して、タイミングジェネレータ３２はワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ を出力する。
【００９４】
次いで、第２リフレッシュ判定回路３３にリードコマンド検出信号ｒｄ−ｃｍｄが入力される。即ち、第２リフレッシュ判定回路３３は、リフレッシュ用アドレスに対応するワード線が活性化されている状態でリードコマンド検出信号ｒｄ−ｃｍｄを入力する。従って、第２リフレッシュ判定回路３３は、リフレッシュ取消信号ｒｅｆ−ｓｋｉｐを出力しない。これにより、上述した図５と同様、リフレッシュ動作は中止されずに、そのまま継続される。
【００９５】
このように、リフレッシュ動作が一旦優先された後、リードコマンド検出信号ｒｄ−ｃｍｄがワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ よりも遅いタイミングで第２リフレッシュ判定回路３３に入力される場合は、リード動作は、リフレッシュ動作の完了後に実行される。
【００９６】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）第２リフレッシュ判定回路３３は、リフレッシュ動作実行時にタイミングジェネレータ３２から出力されるワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ に基づいて、リード動作とリフレッシュ動作の何れの処理を優先するかを判断する。即ち、リフレッシュ用アドレスに対応するワード線が活性化されるまでリード動作が優先される。この構成では、リフレッシュ判定タイミング信号ｒｅｆ−ｊｕｄｇｅ を不要とするため、第一実施形態よりも回路構成を簡易化することが可能である。
【００９７】
（第四実施形態）
以下、本発明を具体化した第四実施形態を図１３〜図１６に従って説明する。
図１３は、第四実施形態の制御回路を示すブロック回路図である。
【００９８】
本実施形態は、アクセス競合時において、外部アクセスタイムが最大となる状態を擬似的に再現して試験を行うためのテストモードに対応した構成を説明するものである。尚、この制御回路４１は、第一実施形態（図１及び図２）の構成に試験用の論理を追加した構成であるため、第一実施形態と同様の構成部分については同一符号を付して説明する。
【００９９】
この制御回路４１は、モード切替回路４２、コマンド検出器１２、アービタ１３、タイミングジェネレータ４３を含む。コマンド検出器１２及びアービタ１３は第一実施形態と同様に構成されており、アービタ１３は、前記同様に内部コマンド発生回路１５、第１及び第２リフレッシュ判定回路１６，１７を備える。
【０１００】
モード切替回路４２は、テスト信号ｔｅｓｔに基づいて、テストモードと通常モード（非テストモード）とを切り替える。即ち、モード切替回路４２は、テスト信号ｔｅｓｔによりスイッチＳＷ１，ＳＷ２を相補にオン・オフし、通常モード時は内部生成されるリフレッシュ要求信号ｒｅｆ−ｒｅｑ を出力（図中、ｒｅｆ−ｒｅｑ１）し、テストモード時は専用試験端子としてのテストパッド４４（外部端子）から入力されるパルス信号を出力（ｒｅｆ−ｒｅｑ１）する。
【０１０１】
同様に、タイミングジェネレータ４３は、上記テスト信号ｔｅｓｔにより制御される。詳しくは、タイミングジェネレータ４３は、テストモード時にリフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ を入力すると、コマンド検出器１２から出力されるリードコマンド検出信号ｒｄ−ｃｍｄに応答してワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ を出力する。尚、このタイミングジェネレータ４３のその他の動作は、第一実施形態と同様であるため、ここでは詳細な説明を省略する。
【０１０２】
図１４は、図１３の制御回路４１の具体的な一構成例を示す回路図である。
例えば、モード切替回路４２は、Ｈレベルのテスト信号ｔｅｓｔに応答してテストモードに切り替え、逆に、Ｌレベルのテスト信号ｔｅｓｔに応答して通常モードに切り替える。タイミングジェネレータ４３は、Ｈレベルのテスト信号ｔｅｓｔが入力される時にテストモードとして動作し、リフレッシュ要求信号ｒｅｆ−ｒｅｑ１を入力した後、リードコマンド検出信号ｒｄ−ｃｍｄを入力すると、ワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ を生成する。
【０１０３】
図１５は、テストモード時における動作波形図である。
今、テストパッド４４に所定のパルス信号が供給され、内部生成されるリフレッシュ要求信号ｒｅｆ−ｒｅｑ の代替信号としてモード切替回路４２の出力信号ｒｅｆ−ｒｅｑ１が第１リフレッシュ判定回路１６に入力される。
【０１０４】
第１リフレッシュ判定回路１６は、その出力信号ｒｅｆ−ｒｅｑ１の立ち上がりに応答してリフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ 及びリフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ を出力する。
【０１０５】
タイミングジェネレータ４３は、そのリフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ の立ち上がりに応答して、リフレッシュ判定タイミング信号ｒｅｆ−ｊｕｄｇｅ を出力する。
次に、リードコマンドｒｄｂ が外部から入力され、コマンド検出器１２からリードコマンド検出信号ｒｄ−ｃｍｄが出力されると、そのリードコマンド検出信号ｒｄ−ｃｍｄの立ち上がりに応答して、タイミングジェネレータ４３はワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ を出力する。これにより、所定のリフレッシュ用アドレスに対応したワード線が活性化され、リフレッシュ動作が行われる。
【０１０６】
その後は、上述した図５と同様、リフレッシュ動作の完了後にリフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ がリセットされ、その立ち下がりに応答して、内部コマンド発生回路１５はリード開始信号ｒｄ−ｓｔａｒｔを出力する。タイミングジェネレータ４３は、そのリード開始信号ｒｄ−ｓｔａｒｔの立ち上がりに応答して、リード状態信号ｒｄ−ｓｔａｔｅ及びワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ を出力する。これにより、所定のアドレスに対応したワード線が活性化されてセルデータが読み出される。
【０１０７】
このように、リードコマンド検出信号ｒｄ−ｃｍｄの入力をトリガとしてリフレッシュ動作を開始し、その動作完了後にリード動作を行うようにした場合、外部アクセスタイムｔ６は最も大きくなる。
【０１０８】
一般に、リフレッシュ要求信号ｒｅｆ−ｒｅｑ が入力されてから、それによりワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ が出力されるまでの時間には、プロセス等の影響によりばらつきが生じる。このため、タイミングジェネレータ４３がリフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ に応答してワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ を出力するまでの時間が変動する場合がある。
【０１０９】
第一実施形態で述べたように、リフレッシュ判定タイミング信号ｒｅｆ−ｊｕｄｇｅ の立ち下がり直後（具体的にはワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ の立ち上がり直後）にリードコマンド検出信号ｒｄ−ｃｍｄが入力される場合にリード動作はリフレッシュ動作完了後に行われ、この場合、外部アクセスタイムは最大となる。
【０１１０】
しかしながら、上記プロセス等の影響によりワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ の出力タイミングが変動すると、それによって外部アクセスタイムも変動するため、外部アクセスタイムが最大となる状態を精度よく再現することができない。従って、テストモード時には、リードコマンド検出信号ｒｄ−ｃｍｄの入力（立ち上がり）をトリガとしてワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ を発生（活性）させるようにすることで、外部アクセスタイムの最大値を正確に測定することが可能となる。
【０１１１】
尚、本実施形態では、モード切替回路４２と接続される専用試験端子としてのテストパッド４４（外部端子）を用いて試験を行うが、図１６に示すように、モード切替回路４５にその他の外部端子としてのパッド４６を接続し、このパッド４６を用いて本実施形態の試験を行うようにしてもよい。このような構成では、アセンブリ後にも試験を行うことが可能である。
【０１１２】
（第五実施形態）
以下、本発明を具体化した第五実施形態を図１７，図１８に従って説明する。図１７は、本実施形態を説明するためのブロック回路図である。尚、本実施形態は、リフレッシュ動作時のアドレス（リフレッシュ用アドレス）を設定するための構成について説明するものであり、第一実施形態と同様な構成部分については同一符号を付して説明する。
【０１１３】
アドレス発生手段としてのカウントクロック発生回路５１は、第１リフレッシュ判定回路１６及びタイミングジェネレータ１４と接続されている。このカウントクロック発生回路５１にはアドレスカウンタ５２が接続されている。
【０１１４】
リフレッシュ動作時、カウントクロック発生回路５１は、リフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ を入力する状態で、ワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ の入力を検出すると、アドレス発生信号としてのカウントアップ信号ｃｏｕｎｔ−ｕｐを生成する。アドレスカウンタ５２は、このカウントアップ信号ｃｏｕｎｔ−ｕｐに応答してカウントアップを行い、次のリフレッシュサイクルにて使用するアドレス（リフレッシュ用アドレス）を生成する。尚、図１８は、カウントクロック発生回路５１の一構成例を示す。
【０１１５】
このようなカウントクロック発生回路５１は、ワード線が活性化されてリフレッシュ動作が実際に行われた場合にのみカウントアップ信号ｃｏｕｎｔ−ｕｐを生成するため、リフレッシュ動作が中止された場合に次のアドレスが生成されることが防止される。即ち、一旦中止されたリフレッシュ動作を次のリフレッシュサイクルにて確実に実行することができる。
【０１１６】
尚、上記各実施形態は、以下の態様で実施してもよい。
・第一実施形態の第２リフレッシュ判定回路１７は、リフレッシュ判定タイミング信号ｒｅｆ−ｊｕｄｇｅ に基づいて判定動作する構成としたが、リフレッシュ動作を途中で取り止めることのできる期間（第一実施形態中でいう所定の期間）を設定する時間設定手段を内部に備えるようにしてもよい。即ち、このように構成された第２リフレッシュ判定回路は、リフレッシュ判定タイミング信号ｒｅｆ−ｊｕｄｇｅ の発生時間に相当する期間にリードコマンド検出信号ｒｄ−ｃｍｄを受け付ける場合にリフレッシュ動作を取り止める。尚、第二実施形態の第２リフレッシュ判定回路２３、第三実施形態の第２リフレッシュ判定回路３３においても同様な態様で実施してもよい。
【０１１７】
・第二実施形態では、リフレッシュ再要求信号ｒｅｆ−ｒｅｑ２を生成する第２リフレッシュ判定回路２３を第一実施形態に適用したが、このような第２リフレッシュ判定回路２３を第三及び第四実施形態に適用することも当然可能である。
【０１１８】
・第三実施形態では、ワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ に基づいて判定動作する第２リフレッシュ判定回路３３を第一実施形態に適用したが、このような第２リフレッシュ判定回路３３を第二及び第四実施形態に適用することも当然可能である。
【０１１９】
・第五実施形態では、ワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ に基づいてカウントアップ信号ｃｏｕｎｔ−ｕｐを生成するカウントクロック発生回路５１を第一実施形態に適用したが、このようなカウントクロック発生回路５１を第二、第三及び第四実施形態に適用することも当然可能である。
【０１２０】
・第五実施形態では、カウントクロック発生回路５１は、ワード線活性タイミング信号ｗｌ−ｔｉｍｉｎｇ に基づいてカウントアップ信号ｃｏｕｎｔ−ｕｐを生成する構成としたが、リフレッシュ開始信号ｒｅｆ−ｓｔａｒｔ もしくはリフレッシュ状態信号ｒｅｆ−ｓｔａｔｅ に基づいてカウントアップ信号ｃｏｕｎｔ−ｕｐを生成する構成にしてもよい。この場合、リフレッシュ取消信号ｒｅｆ−ｓｋｉｐが出力された際には、次のリフレッシュサイクルではカウントアップ信号ｃｏｕｎｔ−ｕｐが生成されないようにする。このような構成を持つカウントクロック発生回路を備えるようにしてもよい。
【０１２１】
・各実施形態では、外部アクセスがリード動作（リードコマンドｒｄｂ ）である場合について説明したが、ライト動作（即ちライトコマンド）である場合についてもそれぞれ同様の効果を奏する。
【０１２２】
・各実施形態を具体的した論理構成（図２，図７，図１０，図１４，図１８）は一例であり、それらに限定されるものではない。
上記各実施形態の特徴をまとめると以下のようになる。
（付記１） 第１アクセスモードと第２アクセスモードとを処理する半導体記憶装置であって、
前記第１アクセスモードを要求する第１エントリー信号と前記第２アクセスモードを要求する第２エントリー信号とを受付け、前記第１及び第２アクセスモードの処理の優先度を前記第１及び第２エントリー信号の入力順序に基づいて決定し、前記第１エントリー信号に対応した第１モードトリガ信号と前記第２エントリー信号に対応した第２モードトリガ信号とを前記処理の優先度に従って順次出力するアービタと、
前記第１モードトリガ信号と前記第２モードトリガ信号とに応じた種々の内部動作信号を生成する信号生成回路と、を備え、
前記アービタは、前記第２アクセスモードの処理を優先した後、所定の期間に入力される前記第１エントリー信号に応答して前記第１アクセスモードの処理を優先することを特徴とする半導体記憶装置。
（付記２） 前記アービタは、前記所定の期間に於いて前記第１エントリー信号が入力されたか否かを前記信号生成回路からの内部動作信号に基づいて判定することを特徴とする付記１記載の半導体記憶装置。
（付記３） 前記内部動作信号は、前記第２アクセスモードに対応する所定のワード線が活性化されたか否かを示す判定信号であることを特徴とする付記２記載の半導体記憶装置。
（付記４） 前記内部動作信号は、前記第２アクセスモードに対応する所定のワード線を活性化させるワード線活性化信号であることを特徴とする付記２記載の半導体記憶装置。
（付記５） 前記第２アクセスモードにて使用するアドレス情報を発生させるためのアドレス発生手段を備え、
前記アドレス発生手段は、前記ワード線活性化信号の入力に基づいてアドレス発生信号を生成することを特徴とする付記４記載の半導体記憶装置。
（付記６） 前記アドレス発生手段には、前記第２アクセスモードを示す状態信号が入力されることを特徴とする付記５記載の半導体記憶装置。
（付記７） 前記第２アクセスモードにて使用するアドレス情報を発生させるためのアドレス発生手段を備え、
前記アドレス発生手段は、前記アービタが、前記第２アクセスモードの処理を優先した後、所定の期間に入力される前記第１エントリー信号に応答して前記第１アクセスモードの処理を優先したとき、アドレス発生信号を生成しないことを特徴とする付記１記載の半導体記憶装置。
（付記８） 前記アービタは、前記所定の期間に於いて前記第１エントリー信号が入力されたか否かを判定するための時間設定手段を有することを特徴とする付記１記載の半導体記憶装置。
（付記９） 前記アービタは、
前記第１エントリー信号と前記第２エントリー信号とを受付け、前記第１及び第２アクセスモードの処理の優先度を前記第１及び第２エントリー信号の入力順序に基づいて決定する第１アービタと、
前記第１エントリー信号が前記所定の期間に於いて入力されたか否かを判定する第２アービタと、
前記処理の優先度に従って前記第１モードトリガ信号を生成するモードトリガ発生回路と、を含み、
前記モードトリガ発生回路は、前記第１エントリー信号が前記所定の期間に於いて前記第２アービタに入力されるとき、前記第１モードトリガ信号を生成することを特徴とする付記１乃至８の何れか一記載の半導体記憶装置。
（付記１０） 前記第２アービタは、前記所定の期間に入力される前記第１エントリー信号に応答して前記第２アクセスモードの処理を停止させるための取消信号を出力することを特徴とする付記９記載の半導体記憶装置。
（付記１１） 前記第２アービタは、前記停止させた第２アクセスモードの処理を前記第１アクセスモードの処理後に実行するための再第２エントリー信号を出力することを特徴とする付記１０記載の半導体記憶装置。
（付記１２） 前記アービタに入力される前記第２エントリー信号は、専用試験端子から入力されるパルス信号により供給されることを特徴とする付記１乃至１１の何れか一記載の半導体記憶装置。
（付記１３） 前記アービタに入力される前記第２エントリー信号は、外部端子から入力されるパルス信号により供給されることを特徴とする付記１乃至１１の何れか一記載の半導体記憶装置。
（付記１４） 前記信号生成回路には、前記ワード線活性化信号の活性を抑止するテスト信号が入力されることを特徴とする付記１２又は１３記載の半導体記憶装置。
（付記１５） 前記信号生成回路には、前記ワード線活性化信号を活性させる前記第１エントリー信号が入力されることを特徴とする付記１２乃至１４の何れか一記載の半導体記憶装置。
（付記１６） 第１アクセスモードと第２アクセスモードを処理する半導体記憶装置の制御方法であって、
前記第１アクセスモードと前記第２アクセスモードの処理の優先度を決定する第１のステップと、
前記処理の優先度に基づいて前記第２アクセスモードの処理を開始させる第２のステップと、
前記第２アクセスモードの処理が開始された後、所定の期間内に於いて前記第１アクセスモードを検出する第３のステップと、
前記第３のステップにて前記第１アクセスモードを検出する場合に該第１アクセスモードの処理を開始させる第４のステップと、
を含むことを特徴とする半導体記憶装置の制御方法。
（付記１７） 前記第４のステップは、
前記第１アクセスモードを検出する場合に前記第２アクセスモードの処理を途中で中止させるようにした第１サブステップを含む、ことを特徴とする付記１６記載の半導体記憶装置の制御方法。
（付記１８） 前記第４のステップは、
前記第１サブステップの終了後に前記中止させた第２アクセスモードの処理の実行を再要求する第２サブステップを含む、ことを特徴とする付記１７記載の半導体記憶装置の制御方法。
（付記１９） 前記第４のステップの終了後に、前記第２サブステップでの再要求に応答して前記第２アクセスモードの処理を開始させる第５のステップをさらに含むことを特徴とする付記１８記載の半導体記憶装置の制御方法。
（付記２０） 前記第１アクセスモードは前記半導体記憶装置の外部からデータの読み出し／書き込みを行うモードであり、前記第２アクセスモードは前記半導体記憶装置の内部でデータを保証するためのモードであり、
前記第１アクセスモードと前記第２アクセスモードは互いに非同期で発生するモードであることを特徴とする付記１６乃至１９の何れか一記載の半導体記憶装置の制御方法。
（付記２１） 前記所定の期間は、前記第２アクセスモードの処理が開始された後、該第２アクセスモードに対応する所定のワード線が活性化されるまでの時間であることを特徴とする付記１６乃至２０の何れか一記載の半導体記憶装置の制御方法。
（付記２２） 前記第２アクセスモードの処理のためのアドレス情報の設定動作を、前記ワード線が活性化された後に行うようにしたことを特徴とする付記２１記載の半導体記憶装置の制御方法。
（付記２３） 前記第２アクセスモードの処理のためのアドレス情報の設定動作を、前記第２アクセスモードの処理を途中で中止させた場合は行わないようにしたことを特徴とする付記１７記載の半導体記憶装置の制御方法。
（付記２４） 第１アクセスモードと第２アクセスモードを処理する半導体記憶装置の試験方法であって、
外部端子から前記第２アクセスモードを行うためのエントリー信号を入力した後、前記第１アクセスモードを行うためのエントリー信号を入力して前記第２アクセスモードに対応する所定のワード線を活性化させるようにしたことを特徴とする半導体記憶装置の試験方法。
（付記２５） 前記第２アクセスモードを行うためのエントリー信号の入力は、通常モードからテストモードに切替えて行うことを特徴とする付記２４記載の半導体記憶装置の試験方法。
【０１２３】
【発明の効果】
以上詳述したように、本発明によれば、外部アクセスと内部アクセスとが競合する際の外部アクセスタイムを短縮することのできる半導体記憶装置、半導体記憶装置の制御方法及び半導体記憶装置の試験方法を提供することができる。
【図面の簡単な説明】
【図１】第一実施形態の制御回路を示すブロック回路図である。
【図２】図１の一構成例を示す回路図である。
【図３】第一実施形態の動作波形図である。
【図４】第一実施形態の動作波形図である。
【図５】第一実施形態の動作波形図である。
【図６】第二実施形態の制御回路を示すブロック回路図である。
【図７】図６の一構成例を示す回路図である。
【図８】第二実施形態の動作波形図である。
【図９】第三実施形態の制御回路を示すブロック回路図である。
【図１０】図９の一構成例を示す回路図である。
【図１１】第三実施形態の動作波形図である。
【図１２】第三実施形態の動作波形図である。
【図１３】第四実施形態を示すブロック回路図である。
【図１４】図１３の一構成例を示す回路図である。
【図１５】第四実施形態の動作波形図である。
【図１６】別のモード切替回路を示すブロック回路図である。
【図１７】第五実施形態を説明するためのブロック回路図である。
【図１８】カウントクロック発生回路の一構成例を示す回路図である。
【図１９】従来の制御回路を示すブロック回路図である。
【図２０】従来の動作波形図である。
【図２１】従来の動作波形図である。
【符号の説明】
ｒｄ−ｃｍｄ 第１エントリー信号としてのリードコマンド検出信号
ｒｅｆ−ｒｅｑ 第２エントリー信号としてのリフレッシュ要求信号
ｒｄ−ｓｔａｒｔ 第１モードトリガ信号としてのリード開始信号
ｒｅｆ−ｓｔａｒｔ 第２モードトリガ信号としてのリフレッシュ開始信号
ｒｅｆ−ｊｕｄｇｅ 判定信号としてのリフレッシュ判定タイミング信号
ｗｌ−ｔｉｍｉｎｇ ワード線活性化信号としてのワード線活性タイミング信号
ｒｅｆ−ｓｋｉｐ 取消信号としてのリフレッシュ取消信号
ｒｅｆ−ｒｅｑ２ 再第２エントリー信号としてのリフレッシュ再要求信号
ｃｏｕｎｔ−ｕｐ アドレス発生信号としてのカウントアップ信号
１４，３２，４３ 信号生成回路としてのタイミングジェネレータ
１５ モードトリガ発生回路としての内部コマンド発生回路
１６，２２ 第１アービタとしての第１リフレッシュ判定回路
１７，２３，３３ 第２アービタとしての第２リフレッシュ判定回路
５１ アドレス発生手段としてのカウントクロック発生回路
Claims (10)
- 第１アクセスモードと第２アクセスモードとを処理する半導体記憶装置であって、
前記第１アクセスモードを要求する第１エントリー信号と前記第２アクセスモードを要求する第２エントリー信号とを受付け、前記第１及び第２アクセスモードの処理の優先度を前記第１及び第２エントリー信号の入力順序に基づいて決定し、前記第１エントリー信号に対応した第１モードトリガ信号と前記第２エントリー信号に対応した第２モードトリガ信号とを前記処理の優先度に従って順次出力するアービタと、
前記第１モードトリガ信号と前記第２モードトリガ信号とに応じた種々の内部動作信号を生成する信号生成回路と、を備え、
前記アービタは、前記第２アクセスモードの処理を優先した後、所定の期間に入力される前記第１エントリー信号に応答して前記第１アクセスモードの処理を優先することを特徴とする半導体記憶装置。 - 前記アービタは、前記所定の期間に於いて前記第１エントリー信号が入力されたか否かを前記信号生成回路からの内部動作信号に基づいて判定することを特徴とする請求項１記載の半導体記憶装置。
- 前記内部動作信号は、前記第２アクセスモードに対応する所定のワード線が活性化されたか否かを示す判定信号であることを特徴とする請求項２記載の半導体記憶装置。
- 前記内部動作信号は、前記第２アクセスモードに対応する所定のワード線を活性化させるワード線活性化信号であることを特徴とする請求項２記載の半導体記憶装置。
- 前記第２アクセスモードにて使用するアドレス情報を発生させるためのアドレス発生手段を備え、
前記アドレス発生手段は、前記ワード線活性化信号の入力に基づいてアドレス発生信号を生成することを特徴とする請求項４記載の半導体記憶装置。 - 前記アービタは、
前記第１エントリー信号と前記第２エントリー信号とを受付け、前記第１及び第２アクセスモードの処理の優先度を前記第１及び第２エントリー信号の入力順序に基づいて決定する第１アービタと、
前記第１エントリー信号が前記所定の期間に於いて入力されたか否かを判定する第２アービタと、
前記処理の優先度に従って前記第１モードトリガ信号を生成するモードトリガ発生回路と、を含み、
前記モードトリガ発生回路は、前記第１エントリー信号が前記所定の期間に於いて前記第２アービタに入力されるとき、前記第１モードトリガ信号を生成することを特徴とする請求項１乃至５の何れか一項記載の半導体記憶装置。 - 前記第２アービタは、前記所定の期間に入力される前記第１エントリー信号に応答して前記第２アクセスモードの処理を停止させるための取消信号を出力することを特徴とする請求項６記載の半導体記憶装置。
- 前記第２アービタは、前記停止させた第２アクセスモードの処理を前記第１アクセスモードの処理後に実行するための再第２エントリー信号を出力することを特徴とする請求項７記載の半導体記憶装置。
- 第１アクセスモードと第２アクセスモードを処理する半導体記憶装置の制御方法であって、
前記第１アクセスモードと前記第２アクセスモードの処理の優先度を決定する第１のステップと、
前記処理の優先度に基づいて前記第２アクセスモードの処理を開始させる第２のステップと、
前記第２アクセスモードの処理が開始された後、所定の期間内に於いて前記第１アクセスモードを検出する第３のステップと、
前記第３のステップにて前記第１アクセスモードを検出する場合に該第１アクセスモードの処理を開始させる第４のステップと、
を含むことを特徴とする半導体記憶装置の制御方法。 - 第１アクセスモードと第２アクセスモードを処理する半導体記憶装置の試験方法であって、
外部端子から前記第２アクセスモードを行うためのエントリー信号を入力した後、前記第１アクセスモードを行うためのエントリー信号を入力して前記第２アクセスモードに対応する所定のワード線を活性化させるようにしたことを特徴とする半導体記憶装置の試験方法。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002231644A JP4188640B2 (ja) | 2002-08-08 | 2002-08-08 | 半導体記憶装置、半導体記憶装置の制御方法及び半導体記憶装置の試験方法 |
| TW092120220A TWI223279B (en) | 2002-08-08 | 2003-07-24 | Semiconductor memory device and control method therefor |
| EP03016890.0A EP1388865B1 (en) | 2002-08-08 | 2003-07-24 | Semiconductor memory device and control method therefor |
| KR1020030054009A KR100919270B1 (ko) | 2002-08-08 | 2003-08-05 | 반도체 기억 장치, 반도체 기억 장치의 제어 방법 및반도체 기억 장치의 시험 방법 |
| CNB2007101068088A CN100555447C (zh) | 2002-08-08 | 2003-08-05 | 半导体存储器件控制方法 |
| CNB031496598A CN100346422C (zh) | 2002-08-08 | 2003-08-05 | 半导体存储器件及其控制和测试方法 |
| CN2007101068073A CN101055761B (zh) | 2002-08-08 | 2003-08-05 | 半导体存储器件 |
| CN2007101068069A CN101051525B (zh) | 2002-08-08 | 2003-08-05 | 半导体存储器件 |
| US10/634,758 US7287142B2 (en) | 2002-08-08 | 2003-08-06 | Memory device and method for arbitrating internal and external access |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002231644A JP4188640B2 (ja) | 2002-08-08 | 2002-08-08 | 半導体記憶装置、半導体記憶装置の制御方法及び半導体記憶装置の試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004071097A true JP2004071097A (ja) | 2004-03-04 |
| JP4188640B2 JP4188640B2 (ja) | 2008-11-26 |
Family
ID=30437773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002231644A Expired - Fee Related JP4188640B2 (ja) | 2002-08-08 | 2002-08-08 | 半導体記憶装置、半導体記憶装置の制御方法及び半導体記憶装置の試験方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7287142B2 (ja) |
| EP (1) | EP1388865B1 (ja) |
| JP (1) | JP4188640B2 (ja) |
| KR (1) | KR100919270B1 (ja) |
| CN (4) | CN101051525B (ja) |
| TW (1) | TWI223279B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100826549B1 (ko) * | 2002-08-28 | 2008-05-02 | 후지쯔 가부시끼가이샤 | 반도체 기억 장치 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6356485B1 (en) * | 1999-02-13 | 2002-03-12 | Integrated Device Technology, Inc. | Merging write cycles by comparing at least a portion of the respective write cycle addresses |
| US20050068829A1 (en) * | 2003-09-25 | 2005-03-31 | Infineon Technologies North America Corp. | Refresh rate adjustment |
| US7257811B2 (en) | 2004-05-11 | 2007-08-14 | International Business Machines Corporation | System, method and program to migrate a virtual machine |
| JP2006155841A (ja) * | 2004-12-01 | 2006-06-15 | Nec Electronics Corp | 半導体記憶装置及びリフレッシュ制御方法 |
| CN105656472B (zh) * | 2015-12-30 | 2018-10-16 | 中国电力科学研究院 | 一种优先权判断电路 |
| KR102350957B1 (ko) * | 2017-10-26 | 2022-01-14 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 리프레시 제어 방법 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5826394A (ja) * | 1981-08-06 | 1983-02-16 | Fujitsu Ltd | 競合回路 |
| GB2265035B (en) * | 1992-03-12 | 1995-11-22 | Apple Computer | Method and apparatus for improved dram refresh operations |
| US5343047A (en) * | 1992-06-27 | 1994-08-30 | Tokyo Electron Limited | Ion implantation system |
| JPH09251783A (ja) * | 1996-03-14 | 1997-09-22 | Hitachi Ltd | リフレッシュ制御方法、半導体記憶装置、データ処理装置 |
| US5641969A (en) * | 1996-03-28 | 1997-06-24 | Applied Materials, Inc. | Ion implantation apparatus |
| JP3204190B2 (ja) * | 1997-12-26 | 2001-09-04 | 日本電気株式会社 | 半導体記憶装置 |
| JP3313641B2 (ja) * | 1998-02-27 | 2002-08-12 | エヌイーシーマイクロシステム株式会社 | 半導体記憶装置 |
| US7002982B1 (en) * | 1998-07-08 | 2006-02-21 | Broadcom Corporation | Apparatus and method for storing data |
| JP2001076500A (ja) * | 1999-06-28 | 2001-03-23 | Mitsubishi Electric Corp | 半導体記憶装置 |
| CN1152421C (zh) * | 1999-07-14 | 2004-06-02 | 国际商业机器公司 | 测试电路的方法 |
| JP2001167574A (ja) * | 1999-12-08 | 2001-06-22 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JP3778417B2 (ja) * | 2000-02-29 | 2006-05-24 | 富士通株式会社 | 半導体記憶装置 |
| JP4000242B2 (ja) * | 2000-08-31 | 2007-10-31 | 富士通株式会社 | 半導体記憶装置 |
| JP3531602B2 (ja) * | 2000-11-08 | 2004-05-31 | セイコーエプソン株式会社 | 半導体メモリ装置内のワード線の活性化 |
| KR100367690B1 (ko) * | 2000-12-04 | 2003-01-14 | (주)실리콘세븐 | 디램 셀을 이용한 비동기식 에스램 호환 메모리 장치 및그 구동 방법 |
| JP4743999B2 (ja) * | 2001-05-28 | 2011-08-10 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
-
2002
- 2002-08-08 JP JP2002231644A patent/JP4188640B2/ja not_active Expired - Fee Related
-
2003
- 2003-07-24 EP EP03016890.0A patent/EP1388865B1/en not_active Expired - Fee Related
- 2003-07-24 TW TW092120220A patent/TWI223279B/zh not_active IP Right Cessation
- 2003-08-05 CN CN2007101068069A patent/CN101051525B/zh not_active Expired - Fee Related
- 2003-08-05 CN CN2007101068073A patent/CN101055761B/zh not_active Expired - Fee Related
- 2003-08-05 KR KR1020030054009A patent/KR100919270B1/ko active IP Right Grant
- 2003-08-05 CN CNB2007101068088A patent/CN100555447C/zh not_active Expired - Fee Related
- 2003-08-05 CN CNB031496598A patent/CN100346422C/zh not_active Expired - Fee Related
- 2003-08-06 US US10/634,758 patent/US7287142B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100826549B1 (ko) * | 2002-08-28 | 2008-05-02 | 후지쯔 가부시끼가이샤 | 반도체 기억 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101055761A (zh) | 2007-10-17 |
| CN101055761B (zh) | 2012-06-20 |
| JP4188640B2 (ja) | 2008-11-26 |
| EP1388865B1 (en) | 2013-08-28 |
| EP1388865A2 (en) | 2004-02-11 |
| TW200403685A (en) | 2004-03-01 |
| CN101055762A (zh) | 2007-10-17 |
| US20040027882A1 (en) | 2004-02-12 |
| CN100346422C (zh) | 2007-10-31 |
| KR100919270B1 (ko) | 2009-09-30 |
| KR20040014274A (ko) | 2004-02-14 |
| CN101051525B (zh) | 2012-07-04 |
| EP1388865A3 (en) | 2004-03-31 |
| US7287142B2 (en) | 2007-10-23 |
| CN100555447C (zh) | 2009-10-28 |
| CN1480949A (zh) | 2004-03-10 |
| TWI223279B (en) | 2004-11-01 |
| CN101051525A (zh) | 2007-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7506126B2 (en) | Detection circuit for mixed asynchronous and synchronous memory operation | |
| JP3240348B2 (ja) | シンクロナス・ダイナミック・ランダム・アクセス・メモリの自動活性化 | |
| JP4000206B2 (ja) | 半導体記憶装置 | |
| US7064998B2 (en) | Semiconductor memory | |
| JP5098391B2 (ja) | 半導体メモリ、システムおよび半導体メモリの動作方法 | |
| JP2843481B2 (ja) | リフレッシュアドレステスト回路を備えた半導体メモリ装置 | |
| JP2008165865A (ja) | 半導体メモリおよび半導体メモリの動作方法 | |
| KR100284477B1 (ko) | 디램 탑재된 반도체 집적 회로 | |
| JP2004206855A (ja) | 半導体メモリ | |
| JP4275033B2 (ja) | 半導体記憶装置とテスト回路及び方法 | |
| US20030084235A1 (en) | Synchronous DRAM controller and control method for the same | |
| JP2001243765A (ja) | 半導体記憶装置 | |
| JP2004071097A (ja) | 半導体記憶装置、半導体記憶装置の制御方法及び半導体記憶装置の試験方法 | |
| JP3705276B2 (ja) | 半導体メモリ装置におけるリフレッシュ制御および内部電圧の生成 | |
| JP2004185686A (ja) | 半導体記憶装置 | |
| JP3939858B2 (ja) | 同期型ｄｒａｍのアクセス方法、インタフェース回路、及び、半導体集積回路装置 | |
| JP2864922B2 (ja) | ダイナミックｒａｍ装置 | |
| JP2004280947A (ja) | 半導体記憶装置 | |
| JP4100403B2 (ja) | 半導体メモリ装置におけるリフレッシュ制御および内部電圧の生成 | |
| JP4207905B2 (ja) | 半導体メモリ装置におけるリフレッシュ制御および内部電圧の生成 | |
| WO2002099811A1 (fr) | Dispositif de memorisation a semi-conducteur | |
| JPH086841A (ja) | メモリコントロール装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031224 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061025 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080107 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080909 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080911 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4188640 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130919 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |