JP2006350957A - 制御装置 - Google Patents

Abstract

【課題】簡単な回路構成で記憶装置上のデータを失わせることなく、記憶装置のセルフリフレッシュ状態の解除を好適なタイミングで行うことができる制御装置を提供する。
【解決手段】記憶保持にリフレッシュ動作が必要であり且つセルフリフレッシュ状態にあるときに単体で自動的にリフレッシュ動作を行うＳＤＲＡＭ１２と、メインコントロールユニット（ＭＣＵ）１０との間に、論理積回路２０を設け、ＭＣＵ１０の省電力モードから非省電力モードへの移行時には、ＲＥＳＥＴ＿ＩＣ１８から出力されたＭＣＵ１０を初期化させるためのLowレベルのMCU_Reset信号と、MCU_CKE信号とを論理積した論理積信号(CKE信号）を出力することによって、LowレベルのMCU_Reset信号が出力されている期間は、MCU_CKE信号の出力レベルに拘わらずＳＤＲＡＭ１２のセルフリフレッシュ状態を維持する。
【選択図】 図１

Description

本発明は、記憶保持にリフレッシュ動作が必要であり且つセルフリフレッシュ状態にあるときに単体で自動的にリフレッシュ動作を行う記憶装置を制御する制御装置に関する。

複写機やプリンター等の高生産性や高機能化に伴い、該複写機やプリンター等の動作を制御するシステムコントローラ（以下、コントローラ）の性能も益々向上している。このため、コントローラの動作周波数が上がり、消費電力も増大している。

従って、近年のシステムには、動作に支障がないクロックを停止したり、動作していないペリフェラル（周辺機器）の機能を停止したりする等の省エネモードが設けられているものが多い。

また、さらに高性能なシステムでは、コントローラを省エネモードにして、システムメモリなどの周辺デバイスの電源をオフする省エネ方法も広く行われている。しかしながらこの方法では、揮発性メモリであるシステムメモリの電源をオフするとシステムメモリ上のデータが全て消失してしまうため、省エネモードから非省エネモードへの復帰時に、システムで使用するプログラムデータをシステムメモリに再ダウンロードしなくてはならず、システムとして正常に動作できるまで時間がかかる、という問題がある。特に、高性能かつ高機能なシステムの場合は、使用するプログラムデータが膨大なため、再ダウンロードに時間がかかり、システムとして正常に動作できるまでには膨大な時間を要する。また、このようにコントローラの電源はオン状態を維持したまま周辺装置の電源をオフするような省エネ方法では、コントローラが高性能である場合、コントローラ自身の消費電力が大きいため、期待する省エネ効果が得られない場合がある。

システムメモリにセルフリフレッシュ機能（メモリ単体で自動的にリフレッシュ動作を行う機能）を有するＳＤＲＡＭ（シンクロナスＤＲＡＭ）を使用するシステムの場合には、上記方法とは逆に、システムメモリをセルフリフレッシュ状態にしてシステムメモリ内のデータを保持させながらコントローラの電源をオフする方法を採用することができる。

このような方法を採用した場合、省エネモードから非省エネモードに復帰する際には、コントローラの内部レジスタやメモリインタフェース部等の初期化が終了した後にシステムメモリのセルフリフレッシュ状態を解除するのが理想的である。これは、コントローラが、初期化後でないとシステムメモリをリフレッシュさせるリフレッシュコマンドを出力できないためである。

ところが実際には、コントローラの電源が立ち上がってから安定するまでコントローラ内部の動作が不安定となるため、コントローラのメモリインターフェース部の動作が不定となり、場合によってはシステムメモリのセルフリフレッシュ状態が意図せずして解除されてしまう、という問題が発生する。セルフリフレッシュ状態が解除された後は、コントローラ側からシステムメモリに対して規定時間内にリフレッシュコマンドを出力してリフレッシュ動作を行わせる必要があるが、前述のように、リフレッシュコマンドは初期化が終了した後でないと出力することができないため、初期化が終了しないうちに上記規定時間が経過してしまうと、システムメモリ上のデータが消失してしまう、という問題が発生する。

そこで、このような問題を解決する技術として、コントローラのＩ／Ｏポートから初期化終了信号を出力し、該初期化終了信号と別途コントローラから出力されたクロックイネーブル信号に基づいてＳＤＲＡＭをセルフリフレッシュ状態またはセルフリフレッシュ解除状態にするクロックイネーブル信号を生成するデータ処理回路が提案されている（例えば、特許文献１参照。）。
特許３４６３２４２号公報

しかしながら、Ｉ／Ｏポートを備えていないコントローラの場合には、コントローラ外部にコントローラの初期化終了を検出して初期化終了信号を出力するための回路が別途必要となり、コストアップにつながってしまう。また、Ｉ／Ｏポートを備えたコントローラであっても、Ｉ／Ｏポートから出力される初期化終了信号自体がコントローラのソフトウェア的な機能により出力されるものであるから、電源オン時のコントローラ内部の不安定期間においてセルフリフレッシュ状態が意図せずして解除されてしまうという問題を確実に解消することはできない。

本発明は上述した問題を解決するためになされたものであり、簡単な回路構成でシステムメモリ上のデータを失わせることなく、システムメモリのセルフリフレッシュ状態の解除を好適なタイミングで行うことができる制御装置を提供することを目的とする。

上記目的を達成するために、本発明の制御装置は、記憶保持にリフレッシュ動作が必要であり且つセルフリフレッシュ状態にあるときに単体で自動的にリフレッシュ動作を行う記憶装置を制御する制御装置であって、非省電力モードにあるときは前記記憶装置のリフレッシュ動作を制御すると共に、前記記憶装置をセルフリフレッシュ状態及びセルフリフレッシュ解除状態のいずれかの状態にするために出力レベルを切替えて第１の信号を出力するコントローラと、前記コントローラの省電力モードから非省電力モードへの移行時に、前記コントローラを初期化させる第２の信号を出力する出力手段と、前記第２の信号が出力されている期間は、前記第１の信号の出力レベルに拘わらず前記記憶装置のセルフリフレッシュ状態を維持する制御手段と、を含んで構成されている。

このような構成により、省電力モードから非省電力モードへの移行時の電源の立ち上がり期間の不安定な期間に第１の信号が不定レベルとなっても、第２の信号が出力されている期間は記憶装置がセルフリフレッシュ状態が解除されることはない。従って、記憶装置のセルフリフレッシュ状態の解除を好適なタイミングで行うことができる。

また、第２の信号は、コントローラとは別の出力手段から出力されるため、第２の信号が不安定になることはなく、セルフリフレッシュ状態の維持を簡単な構成で行うことができる。

なお、出力手段は、前記第２の信号を前記コントローラの初期化に要する期間出力することができる。

これにより、コントローラの初期化が終了するまで、記憶装置のセルフリフレッシュ状態を確実に維持することができる。

なお、制御手段を、前記コントローラから出力される前記第１の信号と前記出力手段から出力される前記第２の信号とを論理積した論理積信号を前記記憶装置に出力する論理回路により構成することができる。

これにより、より簡単な構成でセルフリフレッシュ状態の解除のタイミングを制御することができる。

以上説明したように、本発明の制御装置によれば、簡単な回路構成で記憶装置上のデータを失わせることなく、記憶装置のセルフリフレッシュ状態の解除を好適なタイミングで行うことができることができる、という優れた効果を奏する。

以下、図面を参照して、本発明の実施の形態について詳細に説明する。

図１は、本発明の実施の形態におけるメモリ制御システムの構成図である。

メインコントロールユニット（ＭＣＵ）１０及びシステムメモリであるＳＤＲＡＭ１２は、メモリバスを介して接続され、アドレス、コマンド、データが送受信される。

ＭＣＵ１０には、MCU_CKE信号出力端子が備えられ、該端子からＳＤＲＡＭ１２をセルフリフレッシュ状態またはセルフリフレッシュ解除状態にするためのMCU_CKE信号が出力される。更にまた、ＭＣＵ１０には、MCU_Reset信号入力端子が備えられ、該端子には後述の省エネコントローラ１４のＲＥＳＥＴ＿ＩＣ１８から出力されたMCU_Reset信号が入力される。ＭＣＵ１０にMCU_Reset信号が入力されると、ＭＣＵ１０で内部レジスタやメモリインタフェース部等の初期化が開始される。

ＭＣＵ１０には、Ｓｌｅｅｐ電源Ｖsleepが供給されるが、省エネモード時には該Ｓｌｅｅｐ電源Ｖsleepはオフされる。

ＳＤＲＡＭ１２には、CKE信号入力端子が備えられ、該端子には後述する論理積回路２０から出力された論理積信号であるCKE信号が入力される。CKE信号がLowレベルのときには、ＳＤＲＡＭ１２はセルフリフレッシュ状態となり、CKE信号がHighレベルのときには、ＳＤＲＡＭ１２はセルフリフレッシュ解除状態となる。また、ＳＤＲＡＭ１２には、ＭＣＵ１０の省エネ／非省エネモードに関わりなく常に電源Ｖｃｃが供給される。

メモリ制御システムには更に、省エネコントローラ１４が設けられている。省エネコントローラ１４には、電源のオンオフや、ユーザによるスイッチ等の押下等（省エネ解除要求）をモニタしてSLP_CONT信号を出力するモニタ回路１６と、モニタ回路１６から出力されたSLP_CONT信号を入力し、MCU_Reset信号を出力するＲＥＣＥＴ＿ＩＣ１８とが備えられている。

SLP_CONT信号は、省エネモードからの復帰を知らせる信号である。また、MCU_Reset信号は、ＭＣＵ１０に省エネモード復帰時に初期化を行わせる信号であり、前述のＭＣＵ１０のMCU_Reset信号入力端子及び後述する論理積回路２０の入力端子に入力される。ＲＥＣＥＴ＿ＩＣ１８は、省エネモードから非省エネモードへの復帰時におけるＭＣＵ１０の初期化に要する期間として予め定められた期間はLowレベルのMCU_Reset信号を出力し、それ以外の期間はHighレベルのMCU_Reset信号を出力する。省エネコントローラ１４には、省エネ／非省エネモードに関わりなく常に電源Ｖｃｃが供給される。

ＭＣＵ１０とＳＤＲＡＭ１２との間には、論理積回路２０が設けられている。論理積回路２０の２つの入力端子には、ＭＣＵ１０から出力されたMCU_CKE信号と、ＲＥＣＥＴ＿ＩＣ１８から出力されたMCU_Reset信号とがそれぞれ入力される。各入力端子に接続された入力ラインの各々には、一端が接地されたプルダウン抵抗２２が設けられている。これにより、入力ラインにHighレベルの信号が出力されない限り、論理積回路２０の入力端子にはLowレベルの信号が入力される。論理積回路２０は、各入力端子からMCU_CKE信号とMCU_Reset信号とを論理積する。そして、該論理積した論理積信号としてのCKE信号をＳＤＲＡＭ１２に出力する。なお、論理積回路２０にも常に電源Vccが供給される。

図２は、省エネモード移行時の処理手順を示したシーケンス図である。

まず、省エネモード要求があると、ＭＣＵ１０は、MCU_CKE信号をHighレベルからLowレベルに切替えて出力する（ステップ１００）。また、ＲＥＳＥＴ＿ＩＣ１８からは引き続きHighレベルのMCU_Reset信号が出力される（ステップ１０２）。論理積回路２０には、HighレベルのMCU_Reset信号とLowレベルのMCU_CKE信号が入力され、論理積回路２０は、これら信号を論理積した論理積信号であるLowレベルのCKE信号をＳＤＲＡＭ１２に出力する（ステップ１０４）。これにより、ＳＤＲＡＭ１２は、セルフリフレッシュ状態に移行する（ステップ１０６）。

一方、ＭＣＵ１０からLowレベルのMCU_CKE信号が出力された後は、省エネコントローラ１４が、ＭＣＵ１０のSleep電源ＶSleepをオフする（ステップ１０８）。これにより、ＭＣＵ１０は省エネ状態に移行する（ステップ１１０）。なお、Sleep電源ＶSleepのオフはＭＣＵ１０自体が行うようにしてもよい。

図３は、省エネモードから非省エネモードへの復帰時の処理手順を示したシーケンス図である。

まず、モニタ回路１６がユーザのスイッチ等の押下等（省エネモード解除要求）を検知したときには、省エネモードから復帰するため、図４（Ａ）及び（Ｂ）に示すように、モニタ回路１６からＲＥＳＥＴ＿ＩＣ１８に対して省エネモードからの復帰を知らせるLowレベルのSleep_Cont信号が出力されると共に、Sleep電源Vsleepがオンされる（ステップ２００）。ＲＥＳＥＴ＿ＩＣ１８はLowレベルのSleep_Cont信号が入力されると、図４（Ｃ）に示すように、LowレベルのMCU_Reset信号を出力する（ステップ２０２）。

ＭＣＵ１０は、ＲＥＳＥＴ＿ＩＣ１８からLowレベルのMCU_Reset信号が入力されると、内部レジスタ等の初期化を開始する（ステップ２０４）。更に、メモリインタフェースの初期化を行い（ステップ２０６）、その後、MCU_CKE信号をHighレベルに切替えて出力する（ステップ２０８）。

一方、ＲＥＳＥＴ＿ＩＣ１８は、ＭＣＵ１０の初期化に要する期間として予め定められた期間が経過した後は、図４（Ｃ）に示すように、Highレベルに切替えてMCU_Reset信号を出力する（ステップ２１０）。このとき、論理積回路２０には、HighレベルのMCU_Reset信号とHighレベルのMCU_CKE信号が入力されるため、論理積回路２０は、これら信号を論理積した論理積信号であるHighレベルのCKE信号をＳＤＲＡＭ１２に出力する（ステップ２１２）。これにより、ＳＤＲＡＭ１２は、セルフリフレッシュ状態を解除する（ステップ２１４）。

その後、ＭＣＵ１０は、通常動作状態に入り、ＳＤＲＡＭ１２に対してリフレッシュコマンドを定期的に出力する（ステップ２１６）。

図４（Ａ）に示すように、SLeep電源Vsleepの立ち上がり期間は、ＭＣＵ１０の動作が不安定になるため、図４（Ｄ）に示すように、ＭＣＵ１０から出力されるMCU_CKE信号が不定レベルとなるが、図４（Ｃ）に示すように、電源立ち上がりの不安定期間を含み、ＭＣＵ１０の初期化処理が終了するまではMCU_Reset信号がLowレベルに維持されるので、MCU_CKE信号の出力レベルに拘わらず論理積回路２０からはLowレベルのCKE信号が出力され続ける。従って、この期間は確実にＳＤＲＡＭ１２に１２のセルフリフレッシュ状態を維持することができ、これによりセルフリフレッシュ解除を好適なタイミングで行うことができる。

また、ＳＤＲＡＭ１２上のデータが消失することがないため、省エネモードからの復帰時にＳＤＲＡＭ１２へプログラムデータ等を再ダウンロードせずにすむ。従って、省エネモードから通常モードへのスピーディな復帰が可能なシステムが実現できる。

さらにまた、CKE信号の制御をＭＣＵ１０が有するメモリインターフェースと簡単な外部回路で実現できるため、コストを低く抑えることができる。

本発明の実施の形態におけるメモリ制御システムの構成図である。 省エネモード移行時の処理手順を示したシーケンス図である。 省エネモードから非省エネモード移行時へ復帰時の処理手順を示したシーケンス図である。 省エネモードからの復帰時の各信号のタイミングチャートである。

符号の説明

１０ メインコントロールユニット（ＭＣＵ）
１２ ＳＤＲＡＭ
１４ 省エネコントローラ
１６ モニタ回路
１８ ＲＥＳＥＴ＿ＩＣ
２０ 論理積回路

Claims (3)

1. 記憶保持にリフレッシュ動作が必要であり且つセルフリフレッシュ状態にあるときに単体で自動的にリフレッシュ動作を行う記憶装置を制御する制御装置であって、
   非省電力モードにあるときは前記記憶装置のリフレッシュ動作を制御すると共に、前記記憶装置をセルフリフレッシュ状態及びセルフリフレッシュ解除状態のいずれかの状態にするために出力レベルを切替えて第１の信号を出力するコントローラと、
   前記コントローラの省電力モードから非省電力モードへの移行時に、前記コントローラを初期化させる第２の信号を出力する出力手段と、
   前記第２の信号が出力されている期間は、前記第１の信号の出力レベルに拘わらず前記記憶装置のセルフリフレッシュ状態を維持する制御手段と、
   を含む制御装置。
2. 前記出力手段は、前記第２の信号を前記コントローラの初期化に要する期間出力する請求項１記載の制御装置。
3. 前記制御手段を、前記コントローラから出力される前記第１の信号と前記出力手段から出力される前記第２の信号とを論理積した論理積信号を前記記憶装置に出力する論理回路により構成した請求項１または請求項２記載の制御装置。

Images