TWI401696B - 多埠記憶體裝置之漸進式功率控制 - Google Patents

多埠記憶體裝置之漸進式功率控制 Download PDF

Info

Publication number
TWI401696B
TWI401696B TW097108671A TW97108671A TWI401696B TW I401696 B TWI401696 B TW I401696B TW 097108671 A TW097108671 A TW 097108671A TW 97108671 A TW97108671 A TW 97108671A TW I401696 B TWI401696 B TW I401696B
Authority
TW
Taiwan
Prior art keywords
serial port
memory device
serial
power
power control
Prior art date
Application number
TW097108671A
Other languages
English (en)
Other versions
TW200841356A (en
Inventor
Sungjoon Kim
Dongyun Lee
Edward Kim
Original Assignee
Silicon Image Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Image Inc filed Critical Silicon Image Inc
Publication of TW200841356A publication Critical patent/TW200841356A/zh
Application granted granted Critical
Publication of TWI401696B publication Critical patent/TWI401696B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Power Engineering (AREA)
  • Power Sources (AREA)
  • Dram (AREA)
  • Communication Control (AREA)

Description

多埠記憶體裝置之漸進式功率控制
本發明屬於一種功率控制系統，特別是關於一種用於多埠記憶裝置之漸進式功率控制系統，可以多種方式降低記憶裝置上各埠之能耗。
在通訊技術中，讓電腦或電腦各單元部位間彼此溝通之通訊鏈結(communication link)可分為串列式(serial)或平行式(parallel)兩類。平行式鏈結係為一次沿多個通道(如線材、印刷電路之佈線、光纖等)傳送數筆資料流(也許代表了位元流中之特定位元)之傳輸方式，而串列式鏈結則僅在兩條線路上(一正訊號及一互補訊號)傳送一單一資料流。乍見之下，串列式鏈結傳輸技術應該不如平行式鏈結傳輸技術，因為其每時脈數所能傳送之資料量較少。然而於常例中，串列式鏈結產生時脈(clock)之速度較平行式鏈結快得多，且可達到較高的資料傳輸率。原理上，有一些因素讓串列式鏈結能以較快的速度產生時脈。第一，就無時脈(unclocked)串列式鏈結而言，其不會產生不同通道間的時脈偏移(clock skew)問題。第二，串列式鏈結所需之互連線路(如傳輸線或光纖)較少，因此其佔用空間亦小，可讓通道與周遭環境有更佳的隔離性質。最後，因為其附近的導體較少，故不會產生太大的串擾(crosstalk)問題。在許多例子中，因為其施行所費較少，故串列式鏈結會是個較好的選擇。許多積體電路都具 有串列介面，與平行式相較之下，它們由於具備的腳針數較少故亦較為經濟。
儘管具備了以上優點，串列式鏈結所使用的電能較平行式鏈結為多，特別是當傳送或接收資料時，串列鏈結改變狀態的速度非常的快(稱之為雙態觸變toggling)。每次狀態的改變都會消耗少量的電力，因而累加一段時間會消耗大量的電能。串列式鏈結一般亦是以終端電阻器(termination resistor)與偏壓電阻器(bias resistor)做為其兩終止端。如果沒有終端電阻，受到快速驅動之訊號反射易產生多重資料邊緣(edge)現象而造成資料損壞(data corruption)，同時終端電阻器亦會因阻抗較低而降低了其雜訊敏感度。偏壓電阻則會於訊號線未受驅動時將訊號線之訊號偏移(bias)。因為如果未設置偏壓電阻，那當訊號線未進行資料傳輸時，其訊號強度會降至零，此時雜訊敏感度為最大。故此，終端電阻器與偏壓電阻器皆為鏈結所需之組成元件；然而為維持鍵結的存在，使用額外的電阻不可避免的會耗費一定程度的電能。
現今，消費者所要求的電子元件速度越來越快，但相對的，元件的速度越快，其所耗費之電能亦就越多。這對於使用電能有限的擴充電池之行動裝置更是如此。為達到使用上的最高效益，這類裝置使用之電池壽命必須夠長，且同時能提供消費者高度的功能性。先前技術中節能之作法為停止供給裝置電能或是於裝置未使用時將其設定成低功耗狀態。然而，此作法在裝置經常處於使用狀態的場合 下便不具功效，更可能導致耗費更多的電能。
本發明揭露了一種可逐步減少串列式記憶裝置所耗費之電能的系統與方法(稱之為功率控制系統)。美國專利第10/045,297申請號，名為「記憶體裝置用之通訊架構」之專利中描述了一種多埠串列式記憶裝置，其係併於此處作為本發明之參考文獻。功率控制系統可更改多埠(multi-port)串列式記憶體之設定使其各埠可分別被啟用(enable)或停用(disable)。當一個埠上並未有資料的傳送或接收進行時，系統會採取一連串的動作逐步降低該埠部分之耗能使該埠進入低功耗狀態。經由某些埠的停用以及將一些埠部位設定在低功耗狀態，可顯著減少串列埠記憶體整體的電能消耗。記體裝置的每一埠皆可連接至不同的主機(host)來對裝置進行存取動作。由於這些埠可獨立關閉，故於低功耗狀態下主機仍可使用一些埠來存取串列式記憶體以執行某些功能。以此方式，功率控制系統可逐步地減少裝置之耗能，並同時讓裝置功能可為某些進行存取之主機所執行。
在一些實施例中，功率控制系統會根據一關閉準則(如根據埠的活動性)來偵測該埠是否未在使用狀態。舉例而言，假如該埠並非正在進行資料的傳送或接收，那功率控制系統會將埠關閉。功率控制系統會候至傳輸逾時失效(timeout)以判定該埠是否作動，該逾時時間之長短係根據上一次資料為該埠所接收之時間來定義。功率控制系統 亦可自主機接收指令，如果該指令指示期間內無任何新的資料傳送，那功率控制系統會將埠關閉以回應該指令。
而在一些實施例中，功率控制系統則會停止供給已關閉之埠所需之時脈訊號(clock)及電能。由於埠時脈的快速轉換需要能量，會使系統於埠未使用期間耗費不必要的電能。故藉著停止埠時脈與電能之供給，功率控制系統可更進一步減少系統的電能損耗。當系統再度需要埠進行傳輸時，系統可重新施以電能與時脈訊號使埠回到其運作狀態。舉例而言，於停止供能期間，如果功率控制系統偵測到訊號線上訊號狀態的改變，即代表該埠又為一主機所需。故於偵測到訊號狀態改變當下，功率控制系統會採用與停止供能相反之步驟來供予該埠電能。
而在一些實施例中，假如所有的埠都已被關閉，那功率控制系統還會再降低包含時脈產生器與相鎖迴路(phase lock loop, PLL)之核心電壓以進一步減少其電能損耗。核心電壓係負責供應各埠及一般支援電路組(support circuitry)電能。故停止核心電壓之供給，功率控制系統便可達到額外的節能功效。時脈產生器與相鎖迴路通常會消耗大量電路所需之電能，故關閉時脈產生器與相鎖迴路可達成顯著的節能效果。
此外，在一些實施例中，功率控制系統會藉由移除埠終端部位之方式來關閉該埠。以此方式，埠會處於正常模式，其時正訊號與互補訊號之電壓相同，故移除終端部位可減少整體電能消耗。再者，於埠關閉期間，主機或記憶 裝置不會進行傳送動作，故可節省主機與記憶裝置端之電能。
現在將對本發明不同的實施方式進行描述。下列描述會提供本發明特定的施行細節，俾使閱者徹底瞭解這些實施例之實行方式。然該領域之熟習記憶者須瞭解本發明亦可在不具這些細節之條件下實行。此外，文中不會對一些已熟知之結構或功能或是作細節描述，以避免各種實施例間不必要相關描述之混淆，以下描述中使用之術語將以最廣義的合理方式解釋，即使其與本發明某特定實施例之細節描述一起使用。
圖一為本發明一實施例之電路圖，其描述了功率控制系統與串列式記憶裝置之組成元件。於本發明中，串列式記憶裝置包含了一相鎖迴路(PLL)105、多個記憶庫(bank)110與115、四個埠120, 125, 130與135、每個埠都含有一條時脈線140及一條電力線155。該多個記憶庫110與115係耦合至該四個串列埠120, 125, 130與135，使該記憶庫可為一或多個與該埠連接之主機裝置所存取。雖然圖一之記憶裝置描繪成具有四組串列埠、兩記憶組及共八個記憶庫，但於本發明中記憶裝置可具有任何數目的記憶庫與埠。記憶庫與埠之數目一般都是以進行存取之主機數目以及使用該記憶裝置之特定應用程式數目來決定。功率控制系統的每一埠皆包含了一活動性偵測線145、一時脈開關(clock switch)170與一電能開關(power switch)175， 系統中還包含一功率控制邏輯160與一核心功率控制模組165。每個埠的活動性偵測線145係耦合至時脈開關170、電能開關175、以及功率控制邏輯160。在一些實施例中，功率控制邏輯160係用以執行每一埠活動性偵測線之邏輯AND運作。功率控制邏輯160之輸出係耦合至功率控制模組165。雖然圖一僅描繪出一種開關設定以及功率控制邏輯，但應能瞭解者，本發明可以其他設定與建構方式執行類似的功能以達到相同的結果。舉例而言，功率控制模組可能是以軟體方式執行而非以硬體方式，而用以觸發電能開關與時脈切換之控制訊號亦可能是由一中央控制器所送出。在其他的例子中，功率控制邏輯會視其記憶裝置所包含之埠數目而變得更為複雜。
本發明之功率控制系統可執行多種節能技術來將串列式記憶裝置所消耗之電能降到最低。於發明中，記憶裝置的每一埠皆有一活動性偵測線145與之耦合，並帶有能指示該埠為作動或閒置之訊號。活動偵測線中的訊號係用以觸發本發明各種節能模式。舉例而言，當活動偵測線上的訊號表示某一埠為閒置狀態時，電能開關175會切掉電力線155輸往該埠之電能。停止供給該埠電能可減少記憶裝置之電能損耗。在另一例中，當一埠為閒置時，時脈開關170會被切掉使時脈線140上該埠之時脈訊號停用。關閉埠時脈之運作可減少雙態觸變及其相關之電能損耗。在又一實施例中，假使功率控制邏輯160自活動偵測線上偵測到裝置中所有的埠皆閒置(inactive)時，功率控制邏輯 160會發訊通知核心功率控制模組165。於接收到所有埠皆閒置之指示訊號當下，核心功率控制模組165還會切掉供往相鎖迴路105之核心時脈(圖中未表示)及電能以進一步減少其電能損耗。停止供應各埠時脈訊號與電能之動作，或是切掉供往相鎖迴路時脈與電能之動作可在偵測到某一埠為閒置狀態後立即進行，抑或是在逾時失效(timeout)期間過後進行。根據使用該記憶裝置之應用程式，其逾時失效時間長短會隨每一埠或所有埠的情況而有所改變。
圖二為本發明實施例中一狀態機圖(state machine)，其描述了串列埠記憶裝置一單一埠之狀態。當埠一開始作動時，該埠係處於系統重設狀態(system reset)205。之後該埠會切換至鏈結重設(link reset)狀態210。只要期間內沒有任何資料訊號為該埠所接收，該埠就會一直保持在該狀態。於鏈結重設狀態210期間，該埠並未受到驅動，且由於終端緣故其正訊號線與互補訊號線之電壓會相同。為了使電能降到最低，供往該埠之時脈與電能亦如上所述者被移除。當一訊號為該埠所接收時，該埠會切換至訊框(frame)搜尋狀態215。假使於訊號接收時供往該埠之電能與/或時脈為切斷之狀態，那此時電能與/或時脈會被重新打開。於訊框搜尋狀態215期間，該埠會受驅動且正訊號線與互補訊號線會帶有互補訊號。該埠會等候自主機端發出之SYNC訊息並將一SYNC2訊息傳送至該主機。假使該埠停止接收訊息，該埠會切回鏈結重設狀態210。假 使有偵測到來自主機端之SYNC訊息，那該埠會切換至運作模式狀態220。於運作模式狀態220中，資料會送入或送出主機端。假使該埠停止接收資料，那該埠會被停止供能並切回其鏈結重設狀態210。假如於傳輸期間有偵測到任何錯誤訊息，該埠會切至訊框搜尋狀態215以與主機重新同步化(resynchronize)。
圖三為本發明實施例一狀態機圖，其描述了一主機接在串列埠式記憶裝置的一單一埠上之狀態。當主機剛開始啟動時，主機是處於系統重設狀態305。之後主機會切換至鏈結重設狀態310。只要沒有送出任何資料或訊號，主機就會一直保持在該狀態。於鏈結重設狀態310期間，鏈結不會被終止，且正訊號線與互補訊號線之電壓相同(即該訊號線處於雜訊抑制模式,squelch mode)。當主機欲送出額外的資料時，主機會切換至訊框搜尋狀態315。於訊框搜尋狀態315中，鏈結會被終止且正訊號線與互補訊號線中帶有互補訊號。主機會等候自該埠傳來的SYNC2訊息並傳送一SYNC訊息至該埠。假使主機決定停用該鏈結(即出現逾時失效,timeout或奇偶錯誤情形,parity error)，那主機會切回鏈結重設狀態310。假使偵測到埠部位的SYNC訊息，那主機會切換至運作模式狀態320，否則如果接收的是SYNC2訊息，那主機會等候該埠之SYNC訊息。於運作模式狀態320中，資料會送至該埠或為該埠所接收。假使主機偵測到該埠被停用，那其鏈結會被停止功能且該主機會切回其鏈結重設狀態310。假使於傳輸期 間有偵測到任何錯誤，主機亦會切回鏈結重測狀態310以與該埠重新同步。
在一些實施例中，串列埠記憶體可在記憶庫的層級執行其他節能模式。舉例而言，系統不需要對不存有任何資料之記憶庫進行更新(refresh)之動作。更新記憶庫之動作會耗損電能，故避免記憶庫進行更新有節能之效果。在一些實施例中，串列埠記憶體具有四個降能模式，如下所述：․自我更新模式(self-refresh)-要進入自我更新模式，所有的埠會被功率控制系統設定成無記憶庫作動之閒置狀態(idle)。此時相鎖迴路105會被停止，外部之參考時脈(未表示)亦然。所有其他的時脈都會被閘閉(gate-off)以節省能耗。所有的周邊電路亦同樣被停用來節能。所有記憶庫於進入此模式之前都會先作預充電(precharge)之動作。核心會提供其自有之更新時序(refresh timing)，故此模式可無限期的維持。其參考時脈在離開此模式前應為穩定狀態，而其鏈結於離開此模式後會進行重傳(retrain)之動作。
․預充電降能模式(power down)-要進入預充電能降模式，所有的埠皆會被功率控制系統設定成無記憶庫作動之閒置狀態。此時相鎖迴路105會被停止，且參考時脈(未表示)亦會被停止。其他所有的時脈都會被閘閉以節省能耗。所有的周邊電路同樣會被停用來節能。所有記憶庫於進入此模式前會先預充電。期間內不會有任何其他的 運作被執行，故系統於下一次更新循環前必須離開此模式。其參考時脈在離開此模式前應該要先穩定，而其鏈結於離開此模式後會進行重傳之動作。
․動態降能模式-要進入動態能降模式，所有的埠皆會被功率控制系統設定成無記憶庫作動之閒置狀態。期間內，相鎖迴路105會持續運作，且參考時脈保持在穩定狀態。所有的周邊電路亦都被停用以節能。期間內沒有任何其他運作會被執行，故系統於下一次更新循環前必須離開此模式。其參考時脈在離開此模式前應該要先穩定，而其鏈結於離開此模式後會進行重傳之動作。
․閒置模式-當一鏈結進入閒置狀態，即表示該鏈結會停止使用電能。而該鏈結會於重新啟動時進行重傳之動作。
圖四為本發明實施例中一狀態機圖，其描述了每記憶庫可用之降能模式。記憶庫初期是處於充能狀態(power on)405。之後記憶庫會切換至一全體重設狀態410。於全體重設狀態410中，每個元件都會接收到一重設指令。記憶庫之後會切換至一全體預充電狀態415。於全體預充電狀態415中，組成記憶庫之動態隨機存取記憶體(dynamic random access memory, DRAM)會進行預充電之動作。記憶庫之後會切換至閒置狀態420。假使有任何鏈結作動，那記憶庫便會切換至自我更新狀態425，其細節如上所述。假設所有鏈結皆為閒置狀態，那記憶庫會切換至預充電降能狀態430，其細節如上所述。假使於閒置狀態420 期間接收到更新訊息(refresh message)，那記憶庫會自閒置狀態420切換到自動更新狀態435與預充電狀態470。假使於閒置狀態420期間接收到啟動訊息(activation message, ACT)，那記憶庫會自閒置狀態420切換至啟動狀態440。從啟動狀態440開始，假使所有的鏈結皆未充能，那記憶庫會切換至動態降能狀態445，其細節如上所述。自啟動狀態440開始，讀取與寫入之動作會開始進行。當讀取動作被接收到時，記憶庫會切換至讀取狀態455與/或讀取自動預充電狀態465。當接收到寫入動作時，記憶庫會切換至寫入狀態450與/或一寫入自動預充電狀態460。當讀取與寫入動作完成時，記憶庫會切換至預充電狀態470，之後再回到閒置狀態420。記憶庫會一直持續此流程直到停止供能。
圖五為本發明實施例中一電路圖，其描述了串列式鏈結之各終端元件與運作。鏈結的主機端含有一終止偵測器505、一差動驅動器(differential driver)510、一信標驅動器(beacon driver)515、以及一終止電路520。終止偵測器505會於鏈結記憶端之終止動作生效時進行偵測。差動驅動器510則會經由串列式鏈結之正訊號線與互補訊號線傳送一差動訊號。信標驅動器515會發訊告知鏈結記憶端將有資料要進行傳送以使鏈結記憶端接上終止電路560。串列式鏈結之記憶端包含了一差動取樣器(sampler)550、一信標偵測器555、以及一終止電路560。差動取樣器550會偵測串列式鏈結上的差動電壓訊號。信標偵測器555則 會偵測信標驅動器515所送出之信標訊號。終止電路560會在鏈結作動時終止鏈結之運作。終端電阻器於鏈結閒置時可為關閉狀態，而於鏈結作動時則為開啟狀態。
功率控制系統可使用在各種環境之中，如記憶裝置或是其他使用串列式記憶體之環境。功率控制系統可特別應用在低功率的應用環境中，如行動電話、數位相機、以及其他特別考量電池壽命與電能消耗之裝置。
綜上所言，本發明提出了一種功率控制系統。儘管上面已就本發明之實施例描述讓該領域之熟習技藝者得以製作與使用本發明，但其中之描述並無侷限本發明之意涵。在不違悖本發明精神與範疇之前提下，得授允對於本發明及其描述所作之各類修改與變更，亦如本領域熟習技藝者所認知者，本發明之範疇將由以下所列請求項定義之。
105‧‧‧相鎖迴路
110‧‧‧記憶庫
115‧‧‧記憶庫
120‧‧‧埠
125‧‧‧埠
130‧‧‧埠
135‧‧‧埠
140‧‧‧時脈線
145‧‧‧活動性偵測線
155‧‧‧電力線
160‧‧‧功率控制邏輯
165‧‧‧功率控制模組
170‧‧‧時脈開關
175‧‧‧電能開關
205‧‧‧系統重設狀態
210‧‧‧鏈結重設狀態
215‧‧‧訊框搜尋狀態
220‧‧‧運作模式狀態
305‧‧‧系統重設狀態
310‧‧‧鏈結重設狀態
315‧‧‧訊框搜尋狀態
320‧‧‧運作模式狀態
405‧‧‧充能狀態
410‧‧‧全體重設狀態
415‧‧‧全體預充電狀態
420‧‧‧閒置狀態
425‧‧‧自我更新狀態
430‧‧‧預充電降能狀態
435‧‧‧自動更新狀態
440‧‧‧啟動狀態
445‧‧‧動態降能狀態
450‧‧‧寫入狀態
455‧‧‧讀取狀態
460‧‧‧寫入自動預充電狀態
465‧‧‧讀取自動預充電狀態
470‧‧‧預充電狀態
505‧‧‧終止偵測器
510‧‧‧差動驅動器
515‧‧‧信標驅動器
520‧‧‧終止電路
550‧‧‧差動取樣器
555‧‧‧信標偵測器
560‧‧‧終止電路
本發明可藉由說明書中若干較佳實施例之詳細敘述以及隨附之圖式來理解。然而，此領域之技藝者應認知：所有本發明之較佳實施例係用以說明而非限制本發明之申請專利範圍，其中：圖一為本發明實施例中一電路圖，其說明了串列埠記憶裝置中一功率控制系統之組成元件；圖二為本發明實施例中一狀態機圖，其說明了串列埠記憶裝置中一單一埠之狀態；圖三為本發明實施例中一狀態機圖，其說明了一主機接在串列埠式記憶裝置的一單一埠上之狀態； 圖四為本發明實施例中一狀態圖，其說明了串列埠記憶裝置中每一記憶庫可用之降能模式；及圖五為本發明實施例中一電路圖，其說明了與埠連接之一串列式鏈結之終端元件與運作。
為加速閱者對本發明之瞭解，本發明於合適處會使用同一元件符號來代表圖中普遍相同或類似之元件。再者，圖中所示之圖形並未繪出其尺寸，除非予以陳述，否則本發明之圖式僅供以說明之用。
105‧‧‧相鎖迴路
110‧‧‧記憶庫
115‧‧‧記憶庫
120‧‧‧埠
125‧‧‧埠
130‧‧‧埠
135‧‧‧埠
140‧‧‧時脈線
145‧‧‧活動性偵測線
155‧‧‧電力線
160‧‧‧功率控制邏輯
165‧‧‧功率控制模組
170‧‧‧時脈開關
175‧‧‧電能開關

Claims (27)

  1. 一種可逐步減少串列式多埠記憶裝置電能損耗之方法，包含下列步驟：使用個別之一活動偵測線監控記憶裝置中複數個串列埠上的資料傳送與接收，個別之該活動偵測線係耦合於該複數個串列埠的每一個；判定是否該複數個串列埠任一者就資料傳送與接收為閒置，係至少部分依據對應該串列埠之該活動偵測線而判定；對於每個受監控的串列埠，偵測是否有任何串列埠滿足關閉準則，該關閉準則包含該串列埠之資料傳送與接收閒置之期間；及當有任一串列埠滿足該關閉準則時，在不影響記憶裝置其他複數串列埠運作的情況下對滿足該關閉準則之每一串列埠選擇性進行降能之動作。
  2. 如請求項1所述之方法，其中對該串列埠降能之動作包含移除該串列埠之終端。
  3. 如請求項1所述之方法，其中對該串列埠降能之動作包含移除該串列埠之時脈訊號。
  4. 如請求項1所述之方法，其中對該串列埠降能之動作包含移除該串列埠之電能。
  5. 如請求項1所述之方法，更包含提供一指令給核心功率控制器指示該串列埠被降能。
  6. 如請求項1所述之方法，更包含於偵測到有一傳輸動作將要傳輸至該已降能之串列埠時，對該串列埠充能以接收該傳輸。
  7. 如請求項1所述之方法，更包含偵測施加在一串列埠上之差動電壓，並在偵測到該差動電壓時對該串列埠進行充能動作。
  8. 如請求項1所述之方法，更包含於該記憶裝置所有串列埠停止資料傳送與接收的一段起始期間內進行偵測之動作，係至少部分依據對應該複數個串列埠之該活動偵測線，並執行下述之一或多項：切斷供往該記憶裝置之核心電壓或切斷通往該記憶裝置之時脈產生器。
  9. 如請求項1所述之方法，其中該複數個串列埠係以不同的速度運作。
  10. 如請求項1所述之方法，其中該複數個串列埠各自連到不同的主機。
  11. 如請求項1所述之方法，其中運作該記憶裝置每一串列埠之時脈由一相鎖迴路提供。
  12. 如請求項1所述之方法，其中該複數個串列埠之每一埠皆耦合至該記憶裝置中複數個記憶庫中之其中一記憶庫。
  13. 如請求項1所述之方法，其中該閒置期間長短係包括上次資料封包被接收的時間長短。
  14. 如請求項1所述之方法，其中該關閉準更包括自主機端接收之指令，其中該指令指示一期間內將無資料傳送。
  15. 如請求項1所述之方法，更包含：於該複數個串列埠之一已降能串列埠滿足一充能準則時進行偵測；及於該已降能串列埠滿足充能準則時，在不影響記憶裝置其他複數串列埠運作的情況下對該串列埠選擇性進行充能動作。
  16. 如請求項1所述之方法，其中一串列埠之該充能準則包括偵測到對應該串列埠之該偵測線上一訊號狀態之改變。
  17. 一種可逐步減少記憶裝置電能損耗之功率控制系統，其具有複數個串列埠，該系統包含：功率控制邏輯，設定來使用對應每一串列埠之個別之一活動偵測線偵測該記憶裝置每一串列埠之活動性，其中該功率控制邏輯用以判定該複數個串列埠任一者是否滿足一關閉準則，係至少部分依據該串列埠就資料傳輸與接收閒置一逾時期間來判定；一埠降能元件，耦合至該功率控制邏輯並設定來根據對每一串列埠之該關閉準則來對該記憶裝置之每一串列埠選擇性地降能；及一核心功率控制元件，耦合至該功率控制邏輯並設定來對串列埠記憶裝置之核心電路進行降能動作以回應串列埠上所偵測到的所有串列埠上資料傳輸與接收閒置一段起始時間。
  18. 如請求項17所述之系統，其中對該串列埠降能之動作包含移除該埠之終端。
  19. 如請求項17所述之系統，對應每一串列埠更包含一時脈線，用以攜帶一時脈訊號，其中對應每一串列埠之該埠降能元件為一時脈開關，係耦合於對應該串列埠之該時脈線，且其中對每一串列埠降能包含自該串列埠移除時脈訊號。
  20. 如請求項17所述之系統，其中對應每一串列埠之該埠降能元件為一電能開關，係耦合於對應該串列埠之電力線，且其中對每一串列埠降能包含自該串列埠移除電能。
  21. 如請求項17所述之系統，其中對串列埠記憶裝置核心電路進行降能之動作包含移除該埠之時脈訊號。
  22. 如請求項17所述之系統，其中對串列埠記憶裝置核心電路進行降能之動作包含移除該埠之電能。
  23. 如請求項17所述之系統，其中該核心電路為可提供核心電壓至該記憶裝置之電路組。
  24. 如請求項17所述之系統，其中該核心電路為可提供時脈產生器至該記憶裝置之電路組。
  25. 如請求項17所述之系統，其中該功率控制邏輯更設定為一偵測到該串列埠之該活動偵測線上之活動性便對該記憶裝置之任一已降能串列埠進行選擇性充能的動作。
  26. 如請求項17所述之系統，其中該系統為特殊用途積體電路(ASIC,application-specific integrated circuit)。
  27. 如請求項17所述之系統，其中該系統係與該記憶裝置一起封裝。
TW097108671A 2007-03-23 2008-03-12 多埠記憶體裝置之漸進式功率控制 TWI401696B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/690,642 US7908501B2 (en) 2007-03-23 2007-03-23 Progressive power control of a multi-port memory device

Publications (2)

Publication Number Publication Date
TW200841356A TW200841356A (en) 2008-10-16
TWI401696B true TWI401696B (zh) 2013-07-11

Family

ID=39775921

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097108671A TWI401696B (zh) 2007-03-23 2008-03-12 多埠記憶體裝置之漸進式功率控制

Country Status (7)

Country Link
US (1) US7908501B2 (zh)
EP (1) EP2135249B1 (zh)
JP (1) JP5238727B2 (zh)
KR (1) KR101448105B1 (zh)
CN (2) CN101641745B (zh)
TW (1) TWI401696B (zh)
WO (1) WO2008118816A1 (zh)

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8489817B2 (en) 2007-12-06 2013-07-16 Fusion-Io, Inc. Apparatus, system, and method for caching data
US9104599B2 (en) 2007-12-06 2015-08-11 Intelligent Intellectual Property Holdings 2 Llc Apparatus, system, and method for destaging cached data
US8706968B2 (en) 2007-12-06 2014-04-22 Fusion-Io, Inc. Apparatus, system, and method for redundant write caching
US8443134B2 (en) 2006-12-06 2013-05-14 Fusion-Io, Inc. Apparatus, system, and method for graceful cache device degradation
WO2008070191A2 (en) 2006-12-06 2008-06-12 Fusion Multisystems, Inc. (Dba Fusion-Io) Apparatus, system, and method for a reconfigurable baseboard management controller
US9519540B2 (en) 2007-12-06 2016-12-13 Sandisk Technologies Llc Apparatus, system, and method for destaging cached data
US7836226B2 (en) 2007-12-06 2010-11-16 Fusion-Io, Inc. Apparatus, system, and method for coordinating storage requests in a multi-processor/multi-thread environment
US20100077240A1 (en) * 2008-09-22 2010-03-25 Sun Microsystems, Inc. Methods and apparatuses for reducing power consumption of fully-buffered dual inline memory modules
US8352764B2 (en) * 2008-09-29 2013-01-08 Intel Corporation Dynamic squelch detection power control
US8127165B2 (en) * 2009-02-05 2012-02-28 Lsi Corporation Multipath power management
US8352769B1 (en) 2009-02-09 2013-01-08 Cisco Technology, Inc. System and method for querying for energy data in a network environment
US8732501B1 (en) 2009-02-09 2014-05-20 Cisco Technology, Inc. System and method for intelligent energy management in a network environment
US8230239B2 (en) * 2009-04-02 2012-07-24 Qualcomm Incorporated Multiple power mode system and method for memory
KR20100130398A (ko) * 2009-06-03 2010-12-13 삼성전자주식회사 멀티 포트 메모리에서의 딥 파워 다운 모드 제어 방법
US8972627B2 (en) 2009-09-09 2015-03-03 Fusion-Io, Inc. Apparatus, system, and method for managing operations for data storage media
US9223514B2 (en) 2009-09-09 2015-12-29 SanDisk Technologies, Inc. Erase suspend/resume for memory
WO2011031899A2 (en) * 2009-09-09 2011-03-17 Fusion-Io, Inc. Apparatus, system, and method for power reduction in a storage device
US9021158B2 (en) 2009-09-09 2015-04-28 SanDisk Technologies, Inc. Program suspend/resume for memory
US8856563B2 (en) 2009-10-02 2014-10-07 International Business Machines Corporation Remote power down control of a device
US8996900B2 (en) * 2010-02-04 2015-03-31 Cisco Technology, Inc. System and method for managing power consumption in data propagation environments
WO2011154776A1 (en) 2010-06-11 2011-12-15 Freescale Semiconductor, Inc. Information processing device and method
WO2011154775A1 (en) * 2010-06-11 2011-12-15 Freescale Semiconductor, Inc. Memory unit, information processing device, and method
US9026812B2 (en) 2010-06-29 2015-05-05 Cisco Technology, Inc. System and method for providing intelligent power management in a network environment
US8412479B2 (en) * 2010-06-29 2013-04-02 Intel Corporation Memory power estimation by means of calibrated weights and activity counters
US8984216B2 (en) 2010-09-09 2015-03-17 Fusion-Io, Llc Apparatus, system, and method for managing lifetime of a storage device
KR101222082B1 (ko) * 2010-12-08 2013-01-14 삼성전자주식회사 Ｍｌａ의 소비 전력을 줄이기 위한 멀티 포트 메모리 장치의 전원제어방법
US9218278B2 (en) 2010-12-13 2015-12-22 SanDisk Technologies, Inc. Auto-commit memory
US9208071B2 (en) 2010-12-13 2015-12-08 SanDisk Technologies, Inc. Apparatus, system, and method for accessing memory
US9047178B2 (en) 2010-12-13 2015-06-02 SanDisk Technologies, Inc. Auto-commit memory synchronization
US10817502B2 (en) 2010-12-13 2020-10-27 Sandisk Technologies Llc Persistent memory management
US10817421B2 (en) 2010-12-13 2020-10-27 Sandisk Technologies Llc Persistent data structures
WO2012082792A2 (en) 2010-12-13 2012-06-21 Fusion-Io, Inc. Apparatus, system, and method for auto-commit memory
WO2012106362A2 (en) 2011-01-31 2012-08-09 Fusion-Io, Inc. Apparatus, system, and method for managing eviction of data
WO2012116369A2 (en) 2011-02-25 2012-08-30 Fusion-Io, Inc. Apparatus, system, and method for managing contents of a cache
US9052899B2 (en) * 2011-08-10 2015-06-09 Intel Corporation Idle power reduction for memory subsystems
KR102039113B1 (ko) * 2011-08-10 2019-10-31 기타 스리바스타바 호스트 컴퓨팅 디바이스와 주변기기의 데이터의 보안을 강화하기 위한 장치 및 방법
US8849473B2 (en) 2011-08-17 2014-09-30 Cisco Technology, Inc. System and method for notifying and for controlling power demand
US9058167B2 (en) 2011-09-06 2015-06-16 Cisco Technology, Inc. Power conservation in a distributed digital video recorder/content delivery network system
CN103827838A (zh) * 2011-09-28 2014-05-28 松下电器产业株式会社 存储器控制系统以及电力控制方法
US20130132745A1 (en) 2011-11-22 2013-05-23 Cisco Technology Inc. System and method for network enabled wake for networks
CN104115132B (zh) * 2011-12-22 2018-02-06 英特尔公司 借助于存储器通道关闭的功率节约
US9767032B2 (en) 2012-01-12 2017-09-19 Sandisk Technologies Llc Systems and methods for cache endurance
US9141169B2 (en) 2012-01-20 2015-09-22 Cisco Technology, Inc. System and method to conserve power in an access network without loss of service quality
US9251086B2 (en) 2012-01-24 2016-02-02 SanDisk Technologies, Inc. Apparatus, system, and method for managing a cache
US8446903B1 (en) 2012-05-22 2013-05-21 Intel Corporation Providing a load/store communication protocol with a low power physical unit
US8549205B1 (en) 2012-05-22 2013-10-01 Intel Corporation Providing a consolidated sideband communication channel between devices
US8437343B1 (en) 2012-05-22 2013-05-07 Intel Corporation Optimized link training and management mechanism
US8924611B2 (en) 2012-06-26 2014-12-30 Intel Corporation Providing a serial protocol for a bidirectional serial interconnect
US9128811B2 (en) 2012-06-26 2015-09-08 Intel Corporation Assigning addresses to devices on an interconnect
US8972640B2 (en) 2012-06-27 2015-03-03 Intel Corporation Controlling a physical link of a first protocol using an extended capability structure of a second protocol
MY169964A (en) 2012-06-29 2019-06-19 Intel Corp An architected protocol for changing link operating mode
KR102001414B1 (ko) 2012-09-27 2019-07-18 삼성전자주식회사 데이터 트랜잭션에 따라 전력공급을 제어하는 시스템-온-칩 및 그 동작방법
US9513662B2 (en) 2013-01-04 2016-12-06 Intel Corporation System and method for power management
US8984236B2 (en) 2013-01-15 2015-03-17 International Business Machines Corporation Event-based execution buffer management
KR20150122654A (ko) * 2013-02-25 2015-11-02 피에스4 뤽스코 에스.에이.알.엘. 반도체 장치
US9261934B2 (en) 2013-03-15 2016-02-16 Intel Corporation Dynamic response improvement of hybrid power boost technology
US9958924B2 (en) 2013-08-28 2018-05-01 Cisco Technology, Inc. Configuration of energy savings
US20150213850A1 (en) * 2014-01-24 2015-07-30 Qualcomm Incorporated Serial data transmission for dynamic random access memory (dram) interfaces
US9666244B2 (en) 2014-03-01 2017-05-30 Fusion-Io, Inc. Dividing a storage procedure
US9612643B2 (en) 2014-03-29 2017-04-04 Intel Corporation Controlling the CPU slew rates based on the battery state of charge
US9710406B2 (en) 2014-12-15 2017-07-18 Intel Corporation Data transmission using PCIe protocol via USB port
CN104536317A (zh) * 2014-12-16 2015-04-22 大连理工大学 一种危化品运输数据传输系统及方法
US9933950B2 (en) 2015-01-16 2018-04-03 Sandisk Technologies Llc Storage operation interrupt
CN104808761A (zh) * 2015-04-29 2015-07-29 联想(北京)有限公司 一种供电方法、供电系统及电子设备
CN104882155B (zh) * 2015-04-30 2018-02-09 厦门睿联创信息科技有限公司 低功耗防丢安全优盘
US10235516B2 (en) 2016-05-10 2019-03-19 Cisco Technology, Inc. Method for authenticating a networked endpoint using a physical (power) challenge
CN107426044B (zh) * 2016-05-23 2022-06-07 中兴通讯股份有限公司 一种串线检测方法、装置及操作维护服务器
US10347306B2 (en) * 2016-06-21 2019-07-09 Samsung Electronics Co., Ltd. Self-optimized power management for DDR-compatible memory systems
US10528255B2 (en) * 2016-11-11 2020-01-07 Sandisk Technologies Llc Interface for non-volatile memory
US10802736B2 (en) * 2017-07-27 2020-10-13 Qualcomm Incorporated Power down mode for universal flash storage (UFS)
US10353455B2 (en) 2017-07-27 2019-07-16 International Business Machines Corporation Power management in multi-channel 3D stacked DRAM
US20190158374A1 (en) * 2017-11-22 2019-05-23 Advanced Micro Devices, Inc. Dynamic fine grain link control
US10564692B2 (en) 2018-03-27 2020-02-18 Windbond Electronics Corp. Memory device and power reduction method of the same memory device

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0490679A2 (en) * 1990-12-14 1992-06-17 STMicroelectronics, Inc. A semiconductor memory with separate time-out control for read and write operations
US5903601A (en) * 1996-12-17 1999-05-11 Texas Instruments Incorporated Power reduction for UART applications in standby mode
US5987614A (en) * 1997-06-17 1999-11-16 Vadem Distributed power management system and method for computer
EP1220226A2 (en) * 2000-12-20 2002-07-03 Fujitsu Limited Multi-port memory based on DRAM core
US20020104031A1 (en) * 2000-12-06 2002-08-01 Tomlinson Jock F. Programmable power management system and method
US6560160B1 (en) * 2000-11-13 2003-05-06 Agilent Technologies, Inc. Multi-port memory that sequences port accesses
US20030120896A1 (en) * 2001-06-29 2003-06-26 Jason Gosior System on chip architecture
US20040107307A1 (en) * 1998-08-10 2004-06-03 Hitachi, Ltd. Multiport memory, data processor and data processing system
US20040141404A1 (en) * 1997-10-10 2004-07-22 Rambus Inc. Power control system for synchronous memory device
US20040193743A1 (en) * 2003-03-10 2004-09-30 Byers Larry L. Servo controller interface module for embedded disk controllers

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4529701A (en) 1982-10-20 1985-07-16 American Genetics International, Inc. Product and process for stimulating bacterial action in an anaerobic digestion system
US5617572A (en) * 1995-01-31 1997-04-01 Dell Usa, L.P. System for reducing power consumption in computers
JPH09306164A (ja) * 1996-05-13 1997-11-28 Internatl Business Mach Corp <Ibm> メモリ・リフレッシュ・システム
JP2002108690A (ja) * 2000-09-29 2002-04-12 Matsushita Electric Ind Co Ltd マルチポートメモリ装置
JP5070656B2 (ja) * 2000-12-20 2012-11-14 富士通セミコンダクター株式会社 半導体記憶装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0490679A2 (en) * 1990-12-14 1992-06-17 STMicroelectronics, Inc. A semiconductor memory with separate time-out control for read and write operations
US5903601A (en) * 1996-12-17 1999-05-11 Texas Instruments Incorporated Power reduction for UART applications in standby mode
US5987614A (en) * 1997-06-17 1999-11-16 Vadem Distributed power management system and method for computer
US20040141404A1 (en) * 1997-10-10 2004-07-22 Rambus Inc. Power control system for synchronous memory device
US20040107307A1 (en) * 1998-08-10 2004-06-03 Hitachi, Ltd. Multiport memory, data processor and data processing system
US6560160B1 (en) * 2000-11-13 2003-05-06 Agilent Technologies, Inc. Multi-port memory that sequences port accesses
US20020104031A1 (en) * 2000-12-06 2002-08-01 Tomlinson Jock F. Programmable power management system and method
EP1220226A2 (en) * 2000-12-20 2002-07-03 Fujitsu Limited Multi-port memory based on DRAM core
US20030120896A1 (en) * 2001-06-29 2003-06-26 Jason Gosior System on chip architecture
US20040193743A1 (en) * 2003-03-10 2004-09-30 Byers Larry L. Servo controller interface module for embedded disk controllers

Also Published As

Publication number Publication date
WO2008118816A1 (en) 2008-10-02
TW200841356A (en) 2008-10-16
KR20090121405A (ko) 2009-11-25
CN101641745B (zh) 2013-06-12
JP2010522384A (ja) 2010-07-01
CN101641745A (zh) 2010-02-03
JP5238727B2 (ja) 2013-07-17
EP2135249A4 (en) 2010-08-18
EP2135249B1 (en) 2014-11-26
CN103257702A (zh) 2013-08-21
KR101448105B1 (ko) 2014-10-07
US7908501B2 (en) 2011-03-15
US20080235528A1 (en) 2008-09-25
EP2135249A1 (en) 2009-12-23
CN103257702B (zh) 2016-11-23

Similar Documents

Publication Publication Date Title
TWI401696B (zh) 多埠記憶體裝置之漸進式功率控制
US10672450B2 (en) Protocol for memory power-mode control
EP3659010B1 (en) Power down mode for universal flash storage (ufs)
US8621247B2 (en) Bus interface with power management features
US9310838B2 (en) Power management method for switching power mode of a computer system based on detection of a human interface device
CN109637573B (zh) 具有非易失性逻辑阵列备份相关应用的处理装置
US8285887B2 (en) Link state detection system for network cable
US20140281626A1 (en) PHY Based Wake Up From Low Power Mode Operation
US10892001B2 (en) Protocol for refresh between a memory controller and a memory device
US20080126816A1 (en) Apparatus and method for switching an apparatus to a power saving mode
JP2008186462A (ja) Ｓａｔａインターフェースでのパワーセービング・モード制御方法
CN101714023A (zh) 一种降低内存功耗的方法、装置和系统
KR20050108868A (ko) 버스 구조하에서 다이나믹 클록 게이팅이 가능한 슬레이브장치 및 그 동작방법
JP3933467B2 (ja) 電圧検出回路制御装置、同装置を有するメモリー制御装置及び同装置を有するメモリーカード
WO2021232950A1 (zh) 一种通信装置
JP2010055265A (ja) システムｌｓｉ、システムｌｓｉの制御方法、プログラム、及び記憶媒体
US20130142000A1 (en) Method controlling deep power down mode in multi-port semiconductor memory
CN114741343A (zh) 一种控制器端口扩展装置及方法
KR20050123003A (ko) 쓰기동작 수행 시 저전력 소모를 갖는 반도체메모리소자