JP2008186462A

JP2008186462A - Ｓａｔａインターフェースでのパワーセービング・モード制御方法

Info

Publication number: JP2008186462A
Application number: JP2008018086A
Authority: JP
Inventors: Woo-Seong Cheong; 宇聖鄭; Sang-Kyoo Jeong; 相圭鄭; Tae-Min Jeong; 泰▲ミン▼ 鄭
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2007-01-30
Filing date: 2008-01-29
Publication date: 2008-08-14
Anticipated expiration: 2028-01-29
Also published as: US20080184051A1; US8200998B2; KR100914932B1; JP5214989B2; KR20080071333A

Abstract

【課題】ＳＡＴＡインターフェースでのパワーセービング・モード制御方法を提供する。
【解決手段】トランスミッタとレシーバとの間のデータ伝送に関するＳＡＴＡインターフェース方法において、トランスミッタがＳＡＴＡプロトコル上のパワーセービング・モードのうち１つのパワーセービング・モードへの進入を、レシーバに要請する段階、及びレシーバが複数個のパワーセービング・モードのうち１つのパワーセービング・モードを選択する段階を含むパワーセービング・モード制御方法である。これにより、ＳＡＴＡプロトコルを維持しつつも、システムの要求する特性に適したパワーセービング・モードで動作でき、さらにユーザが定義したパワーセービング・モードを選択することによって、ユーザが要求するシステム特性を具現できる。
【選択図】図４

Description

本発明は、半導体装置のパワーマネジメント方法に係り、特にＳＡＴＡ（Serial Advanced Technology Attachment）インターフェースでのパワーセービング・モード制御方法及びパワーマネジメント方法に関する。

ホストとデバイスとの間のデータ伝送によるインターフェースに係るＳＡＴＡプロトコルは、ＳＴＡＴインターフェース方法に消耗されるパワーを減らすために、パワーセービング・モードを支援する。このとき、一般的にホストは、マザーボードまたはインターフェースカードのように、ＰＣ（Personal Computer）側でインターフェースを担当する部分であり、デバイスは、ハードディスクドライブ（ＨＤＤ）のようなデータ保存装置側を担当する部分であるといえる。

図１及び図２を参照すれば、ＳＡＴＡプロトコルによるパワーセービング方法は、次の通りである。パワーセービング・モードへの進入を所望するホストまたはデバイスは、パワーセービング・モード要請信号（ＳＡＴＡプロトコル上では、「ＰＭＲＥＱ＿Ｐ」と「ＰＭＲＥＱ＿Ｓ」との二種を定義しており、図１及び図２では、「ＰＭＲＥＱ」と図示される）をデバイスまたはホストに伝送する。以下では、ＰＭＲＥＱを伝送する方向をトランスミッタといい、ＰＭＲＥＱを受信する方向をレシーバという。

図１は、ホストがトランスミッタであり、デバイスがレシーバである場合のパワーセービング方法を示し、図２は、デバイスがトランスミッタであり、ホストがレシーバである場合のパワーセービング方法を示す。トランスミッタは、前述のように、ＰＭＲＥＱをレシーバに伝送する。ＰＭＲＥＱを受信したレシーバは、パワーセービング・モードへの進入が可能である場合、ＰＭＡＣＫをトランスミッタに伝送し、パワーセービング・モードへの進入が不可能である場合、ＰＭＮＣＫをトランスミッタに伝送する。

トランスミッタがＰＭＡＣＫを受信する場合、トランスミッタとレシーバとのＰＨＹブロックのうち一部または全部をオフにすることにより、トランスミッタ及びレシーバは、パワーセービング・モードに進入する。このとき、ＰＨＹブロックは、ＳＡＴＡインターフェース標準に定義されたブロックであり、Physical layerを指す。ＰＨＹブロックとは、ＳＴＡＴインターフェースのために、トランスミッタ及びレシーバに備わる制御ブロックであり、その機能によって、データ送信及び受信を制御するブロック、ＰＬＬブロック、有限状態マシン及びクロック発生ブロックでありうる。

トランスミッタまたはレシーバがパワーセービング・モード終了要請（ＣＯＭＷＡＫＥ）を伝送するまでシステムは、パワーセービング・モードを維持する。図１を参照すれば、ホストのＣＯＭＷＡＫＥに応答してデバイスがＣＯＭＷＡＫＥをホストに伝送することによって、パワーセービング・モードは終了される。パワーセービング・モードが終了されることによって、ホスト及びデバイスは、アイドル・モードに進入し、データの送受信を準備する。

一方、図２を参照すれば、デバイスがＣＯＭＷＡＫＥをホストに伝送することによって、パワーセービング・モードが終了される。ただし、ホストがまずパワーセービング・モードの終了を要請（ＣＯＭＷＡＫＥ）することもある（点線）。
ＳＡＴＡプロトコルは、二種のパワーセービング・モードを支援する。そのうちの一つはスランバ（slumber）モードであり、他の一つはパーシャル（partial）モードである。ＳＡＴＡスタンダードによれば、スランバ・モードは１０ｍｓのウェークアップ・タイム（wake-up time）を有し、パーシャル・モードは１０μｍのウェークアップ・タイムを有する。

パーシャル・モードは、スランバ・モードよりオフさせるＰＨＹブロックの個数が少ないために、スランバ・モードより速いウェークアップ・タイムを有する。パーシャル・モードは、前述のデータ送受信に関連したＰＨＹブロックのみをオフにし）、スランバ・モードは、ＰＬＬブロックなどを含んださらに多数のＰＨＹブロックをオフにすることにより、パーシャル・モードでさらに速いウェークアップ・タイムを具現するように応用できる。すなわち、パーシャル・モードでは、速いウェークアップ応答速度が具現され、スランバ・モードでは、さらに大きいパワー節約を具現できる。

トランスミッタは、要求されるパワーセービング・モード時間を予想し、パーシャル・モード及びスランバ・モードのうち、いずれか１つのモードへの進入をレシーバに要請する。レシーバは、受信されるモードに対応するＰＨＹブロックをオフにすることにより、トランスミッタとレシーバは、前述のように、パワーセービング・モードに進入する。

図３は、従来技術によるＳＴＡＴプロトコル上のパワーセービング方法３００を示すフローチャートである。

図３を参照すれば、レシーバは、ＰＭＲＥＱ＿Ｐを受信したか否かをチェックする（Ｓ３２０）。トランスミッタは、パーシャル・モードでＰＭＲＥＱ＿Ｐを伝送し、スランバ・モードでＰＭＲＥＱ＿Ｓを伝送する。ＰＭＲＥＱ＿Ｐが受信されれば、レシーバは、パーシャル・モードへの進入が可能であるか否かを判断し（Ｓ３２１）、可能であるならば、トランスミッタにＰＭＡＣＫを伝送し（Ｓ３２２）、不可能であるならば、ＰＭＮＡＫを伝送する（Ｓ３２４）。トランスミッタがＰＭＡＣＫを受信すれば、システムは、
パーシャル・モードに進入する（Ｓ３２３）。

ＰＭＲＥＱ＿Ｐが受信されなければ、レシーバは、ＰＭＲＥＱ＿Ｓを受信したか否かをチェックする（Ｓ３４０）。ＰＭＲＥＱ＿Ｓが受信されれば、レシーバは、スランバ・モードへの進入が可能であるか否かを判断し（Ｓ３４１）、可能であるならば、トランスミッタにＰＭＡＣＫを伝送して（Ｓ３４２）、不可能であるならばＰＭＮＡＫを伝送する（Ｓ３４４）。トランスミッタがＰＭＡＣＫを受信すれば、システムは、スランバ・モードに進入する（Ｓ３４３）。

パワーセービング・モードが要請されない場合、すなわちＰＭＲＥＱ＿Ｐ及びＰＭＲＥＱ＿Ｓのうちいずれも受信されなければ、トランスミッタ及びレシーバは、アイドル・モード（idle mode）を維持する（Ｓ３６０）。

ところで、要請されるパワーセービング・モードに関係なく、システムが要求するシステム特性を具現する必要がある。具体的に、たとえパーシャル・モードに対する要請があったとしても、パワー消耗をさらに減らすために、スランバ・モードに進入する必要がある。同様に、たとえスランバ・モードに対する要請があったとしても、ウェークアップ応答速度を向上させるために、パーシャル・モードに進入する必要がある。さらに、システムの特性によって、パーシャル・モード及びスランバ・モード以外の第３のモードで動作する必要もある。

本発明がなそうとする技術的課題は、システムの要求によって、適応的にパワーセービング・モードを選択できるＳＡＴＡインターフェースでのパワーセービング・モード制御方法を提供するところにある。

前記技術的課題を達成するための本発明の実施例によるパワーセービング・モード制御方法は、トランスミッタとレシーバとの間のデータ伝送に係るＳＡＴＡインターフェース方法において、前記トランスミッタがＳＡＴＡプロトコル上のパワーセービング・モードのうち１つのパワーセービング・モードへの進入を、前記レシーバに要請する段階、及び前記レシーバが複数個のパワーセービング・モードのうち１つのパワーセービング・モードを選択する段階を含む。

前記パワーセービング・モードへの進入を要請する段階は、第１パワーセービング・モード及び第２パワーセービング・モードのうち１つのパワーセービング・モードへの進入を要請する。前記第１パワーセービング・モードは、前記第２パワーセービング・モードのウェークアップ・タイムより短いウェークアップ・タイムを有するパワーセービング・モードでありうる。

好ましくは、前記第１パワーセービング・モードは、パーシャル・モードであり、前記第２パワーセービング・モードは、スランバ・モードでありうる。
前記パワーセービング・モードを選択する段階は、前記パワーセービング・モードへの進入要請が、前記第１パワーセービング・モード及び前記第２パワーセービング・モードのうちいずれのモードへの進入要請であるかと無関係に、制御信号に応答して前記第１パワーセービング・モード及び前記第２パワーセービング・モードのうち１つのモードを選択する。前記制御信号は、前記ＳＡＴＡインターフェースを実行するシステムが、前記第１パワーセービング・モードより大きいパワー節約を要求する場合、前記第２パワーセービング・モードを選択するように設定され、前記システムが前記第２パワーセービング・モードより速いウェークアップ応答速度を要求する場合、前記第１パワーセービング・モードを選択するように設定される。前記制御信号は、ユーザにより設定されるか、または前記システムにより自動的に設定されうる。

前記パワーセービング・モードを選択する段階は、前記パワーセービング・モードへの進入要請が、前記第１パワーセービング・モード及び前記第２パワーセービング・モードのうちいずれのモードへの進入要請であるかということとは無関係に、制御信号に応答して前記第１パワーセービング・モード、前記第２パワーセービング・モード及び第３パワーセービング・モードのうち１つのモードを選択する。前記第３パワーセービング・モードは、前記トランスミッタと前記レシーバとの間の送受信だけをオフさせるモードである。前記制御信号は、前記ＳＡＴＡインターフェースを実行するシステムが、前記第１パワーセービング・モードより大きいパワー節約を要求する場合、前記第２パワーセービング・モードを選択するように設定され、前記システムが前記第２パワーセービング・モードより速いウェークアップ応答速度を要求する場合、前記第１パワーセービング・モードを選択するように設定され、前記システムが前記第１パワーセービング・モード及び前記第２パワーセービング・モードより安定した動作を要求する場合、前記第３パワーセービング・モードを選択するように設定される。

前記パワーセービング・モード制御方法は、前記選択されたパワーセービング・モードへの進入可能か否かをチェックする段階をさらに含むことができる。前記選択されたパワーセービング・モードへの進入可能か否かをチェックする段階は、前記選択されたパワーセービング・モードへの進入が可能である場合、レシーバがトランスミッタにＳＡＴＡプロトコル上のＰＭＡＣＫ信号を伝送し、前記選択されたパワーセービング・モードへの進入が不可能である場合、レシーバがトランスミッタにＳＡＴＡプロトコル上のＰＭＮＡＫ信号を伝送する。

前記パワーセービング・モード制御方法は、前記トランスミッタが前記ＰＭＡＣＫ信号を受信する場合、前記選択されたパワーセービング・モードに進入する段階、及び前記トランスミッタが前記ＰＭＮＡＫ信号を受信する場合、アイドル・モードに進入する段階をさらに含むことができる。

前記トランスミッタ及びレシーバは、ホストまたはデバイスでありうる。前記デバイスは、フラッシュメモリを具備する保存装置であるか、またはディスク装置を具備するＨＤＤでありうる。

前記技術的課題を達成するための本発明の実施例によるパワーマネジメント方法は、トランスミッタとレシーバとの間のデータ伝送に関するＳＡＴＡインターフェース方法において、前記トランスミッタがＳＡＴＡプロトコル上のパワーセービング・モードのうち１つのパワーセービング・モードへの進入を、前記レシーバに要請する段階、前記レシーバが複数個のパワーセービング・モードのうち１つのパワーセービング・モードを選択する段階、前記選択されたパワーセービング・モードへの進入が可能であるか否かを判断する段階、及び前記選択されたパワーセービング・モードへの進入が可能である場合、前記選択されたパワーセービング・モードに進入する段階を含む。

本発明によるＳＡＴＡインターフェースでのパワーセービング・モード制御方法は、トランスミッタから要請されるパワーセービング・モードと関係なしにパワーセービング・モードを選択することによって、ＳＡＴＡプロトコルを維持しつつも、システムが要求する特性に適したパワーセービング・モードで動作できる。さらに、ユーザが定義したパワーセービング・モードを選択することによって、ユーザが要求するシステム特性を具現できる。

本発明、並びに本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施例を例示する添付図面及び図面に記載された内容を参照する必要がある。

以下、添付した図面を参照しつつ、本発明の望ましい実施形態について説明することによって、本発明について詳細に述べる。各図面に提示されて同じ参照符号は、同じ部材を示す。

図４は、本発明の実施形態によるＳＴＡＴプロトコル上のパワーセービング・モード制御方法４００を示すフローチャートである。

図４を参照すれば、本発明の実施形態によるパワーセービング・モード制御方法４００は、トランスミッタとレシーバとの間のデータ伝送に関するＳＡＴＡ（Serial Advanced Technology Attachment）インターフェース方法において、前記トランスミッタがＳＡＴＡプロトコル上のパワーセービング・モードのうち１つのパワーセービング・モードへの進入を、前記レシーバに要請するＳ４１０段階、及び前記レシーバが複数個のパワーセービング・モードのうち１つのパワーセービング・モードを選択するＳ４２０段階を含む。

このとき、前記パワーセービング・モードへの進入を要請するＳ４１０段階は、第１パワーセービング・モード及び第２パワーセービング・モードのうち１つのパワーセービング・モードへの進入を要請する。前記第１パワーセービング・モードは、前記第２パワーセービング・モードのウェークアップ・タイムより短いウェークアップ・タイムを有するパワーセービング・モードでありうる。例えば、前記第１パワーセービング・モードは、パーシャル・モード（partial mode）であり、前記第２パワーセービング・モードは、スランバ・モード（slumber mode）でありうる。以下では、第１パワーセービング・モードはパーシャル・モードであり、前記第２パワーセービング・モードはスランバ・モードであると記述する。

また、トランスミッタ及びレシーバは、それぞれホストまたはデバイスでありうる。特に、デバイスは、フラッシュメモリを具備する保存装置であるか、またはディスク装置を具備するハードディスクドライブ（ＨＤＤ）でありうる。

前記パワーセービング・モードを選択するＳ４２０段階は、前記パワーセービング・モードへの進入要請が、前記パーシャル・モード及び前記スランバ・モードのうちいずれのモードへの進入要請であるかと無関係に、前記パーシャル・モード及び前記スランバ・モードのうち１つのモードを選択する。前記パワーセービング・モードを選択するＳ４２０段階は、制御信号に応答してパワーセービング・モードを選択できる。

前記制御信号は、ユーザにより設定されるか、または前記システムにより自動的に設定されうる。このとき、前記制御信号は、前記ＳＡＴＡインターフェースを実行するシステムが、前記パーシャル・モードより大きいパワー節約を要求する場合、前記スランバ・モードを選択するように設定される。また、前記制御信号は、前記システムが前記スランバ・モードより速いウェークアップ応答速度を要求する場合、前記パーシャル・モードを選択するように設定される。

次に、図４を参照すれば、パワーセービング・モード制御方法４００は、前記選択されたパワーセービング・モードへの進入可能か否かをチェックするＳ４３０段階をさらに含むことができる。前記選択されたパワーセービング・モードへの進入可能か否かをチェックするＳ４３０段階は、前記選択されたパワーセービング・モードへの進入が可能である場合、レシーバがトランスミッタにＳＡＴＡプロトコル上のＰＭＡＣＫ信号を伝送し、前記選択されたパワーセービング・モードへの進入が不可能である場合、レシーバがトランスミッタにＳＡＴＡプロトコル上のＰＭＮＡＫ信号を伝送する。以下では、図５Ａ、図５Ｂ及び図６Ａ、図６Ｂを参照しつつ、図４のパワーセービング・モード制御方法についてさらに詳細に説明する。

図５Ａ、図５Ｂ及び図６Ａ、図６Ｂは、図４のパワーセービング・モード制御方法の多様な実施形態を示すフローチャートである。以下で使われる各モード及び通信用語についての説明は、発明が属する技術分野及びその分野の従来技術に説明されたところを参照することができる。

図５Ａを参照すれば、パワーセービング・モード制御方法５００は、ＰＭＲＥＱ＿Ｐが受信される場合（Ｓ５２０）、レシーバは、スランバ・モードに進入するか（Ｓ５２１）またはパーシャル・モードに進入するか（Ｓ５２５）を決定する。スランバ・モードに進入しようとする場合（Ｓ５２１）、スランバ・モードへの進入が可能であるか否かを判断する（Ｓ５２２）。スランバ・モードへの進入が可能であるならば、ＰＭＡＣＫをトランスミッタに伝送する（Ｓ５２３）。トランスミッタがＰＭＡＣＫを受信すれば、トランスミッタとレシーバは、スランバ・モードに進入する（Ｓ５２４）。この場合、たとえパーシャル・モードが要請されたにしても（Ｓ５２０）、スランバ・モードに進入することによって（Ｓ５２４）、システムのパワー効率がさらに向上しうる。

一方、パーシャル・モードに進入しようとする場合（Ｓ５２５）、パーシャル・モードへの進入が可能であるか否かを判断する（Ｓ５２６）。パーシャル・モードへの進入が可能であるならば、ＰＭＡＣＫをトランスミッタに伝送する（Ｓ５２７）。トランスミッタがＰＭＡＣＫを受信すれば、トランスミッタとレシーバは、パーシャル・モードに進入する（Ｓ５２８）。

次に、図５Ｂを参照すれば、パワーセービング・モード制御方法５００は、ＰＭＲＥＱ＿Ｓが受信される場合（Ｓ５５０）も、レシーバは、スランバ・モードに進入するか（Ｓ５５１）、またはパーシャル・モードに進入するか（Ｓ５５５）を決定し、選択されたモードへの進入が可能である場合、それによるパワーセービング・モードに進入する。従って、たとえスランバが要請されたにしても（Ｓ５５０）、パーシャル・モードに進入することによって（Ｓ５５８）、システムのウェークアップ応答速度がさらに向上しうる。

図５Ａ、図５Ｂのパワーセービング・モード制御方法５００は、選択したモードへの進入が不可能である場合、他のモードへの進入を試みることもできる。また、図５Ａ、図５Ｂのパワーセービング・モード制御方法５００は、いかなるパワーセービング・モードも選択せず、いかなるモードへの進入も不可能である場合、ＰＭＮＡＫをトランスミッタに伝送する（Ｓ５４０、Ｓ５７０）。

図６Ａ、図６Ｂは、図５Ａ、図５Ｂと異なる実施形態によるパワーセービング・モード制御方法６００を図示する。図６Ａ、図６Ｂのパワーセービング・モード制御方法６００は、図５Ａ、図５Ｂのパワーセービング・モード制御方法５００と類似している。ただし、図６Ａ、図６Ｂのパワーセービング・モード制御方法６００は、図５Ａ、図５Ｂのパワーセービング・モード制御方法５００と異なり、ＳＡＴＡプロトコル上のパーシャル・モード及びスランバ・モード以外の第３パワーセービング・モードを選択できる。

前記第３パワーセービング・モードは、前記トランスミッタと前記レシーバとの間の送受信のみをオフにするモードでありうる。すなわち、前記第３パワーセービング・モードは、トランスミッタとレシーバとの間のデータ送受信に使われる制御信号を送受信しないことにより、トランスミッタとレシーバとを電気的に分離させる。このとき、前記第３パワーセービング・モードは、トランスミッタとレシーバとの間の送受信を除外したあらゆるＰＨＹブロック（Physical layerを指す）には電源を供給することによって、パワーセービング・モードへの進入／終了によるＰＨＹブロックは、ターンオン／ターンオフによるシステム誤作動を防止できる。

前記第３パワーセービング・モードは、ＳＡＴＡプロトコル上で定義されないパワーセービング・モードである。従って、本明細書では、前記第３パワーセービング・モードを類似パワーモードと命名する。図６Ａ、図６Ｂのパワーセービング・モード制御方法６００は、前記類似パワーモードのようなユーザ定義のパワーモードを選択することによって、ユーザの要求するシステム特性に最適化されたパワーセービング・モードを具現できる。

前述のように、類似パワーモードでは、さらに安定したエラー・ハンドリングを実行することができ、制御信号は、前記システムが前記パーシャル・モード及び前記スランバ・モードより安定した動作を要求する場合、前記類似パワーモードを選択するように設定される。

以上のように、本発明の実施形態によるパワーセービング・モード制御方法は、トランスミッタから要請されるパワーセービング・モードと関係なしにパワーセービング・モードを選択することによって、ＳＡＴＡプロトコルを維持しつつも、システムの要求する特性に適したパワーセービング・モードで動作できるという長所がある。

図７は、本発明の実施形態によるパワーマネジメント方法７００を示すフローチャートである。

図７を参照すれば、本発明の実施形態によるパワーマネジメント方法７００は、トランスミッタとレシーバとの間のデータ伝送に係るＳＡＴＡインターフェース方法において、前記トランスミッタがＳＡＴＡプロトコル上のパワーセービング・モードのうち１つのパワーセービング・モードへの進入を、前記レシーバに要請するＳ７１０段階、前記レシーバが複数個のパワーセービング・モードのうち１つのパワーセービング・モードを選択するＳ７２０段階、前記選択されたパワーセービング・モードへの進入が可能であるか否かを判断するＳ７３０段階、及び前記選択されたパワーセービング・モードへの進入が可能である場合、前記選択されたパワーセービング・モードに進入するＳ７４０段階を含む。

好ましくは、本発明の実施形態によるパワーマネジメント方法７００は、前記パワーセービング・モードを終了するか（Ｓ７５０）、または前記選択されたパワーセービング・モードへの進入が不可能である場合、アイドル・モードに進入するＳ７６０段階をさらに含むことができる。

本発明の実施形態によるパワーマネジメント方法は、前述のパワーセービング・モード制御方法とその技術的思想が同一である。従って、当業者ならば、以上の説明から本発明によるパワーマネジメント方法について理解することができるので、これについての詳細な説明は省略される。

以上のように、図面と明細書とで最適の実施形態が開示された。ここで、特定の用語が使用されたが、それらは、単に本発明を説明するための目的で使われたものであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。従って、本技術分野の当業者ならば、それらから多様な変形及び均等な他実施形態が可能であるという点を理解することができるであろう。よって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によってのみ決まるのである。

本発明のＳＡＴＡインターフェースでのパワーセービング・モード制御方法は、例えば、半導体装置関連の技術分野に効果的に適用可能である。

ホストのパワーセービング・モード進入要請によるＳＴＡＴインターフェースでのパワーセービング方法を表すフローチャートである。デバイスのパワーセービング・モード進入要請によるＳＴＡＴインターフェースでのパワーセービング方法を表すフローチャートである。従来技術によるＳＴＡＴプロトコル上のパワーセービング・モード制御方法を表すフローチャートである。本発明の実施形態によるＳＴＡＴプロトコル上のパワーセービング・モード制御方法を表すフローチャートである。図４のパワーセービング・モード制御方法の多様な実施形態を示すフローチャートである。図４のパワーセービング・モード制御方法の多様な実施形態を示すフローチャートである。図４のパワーセービング・モード制御方法の多様な実施形態を示すフローチャートである。図４のパワーセービング・モード制御方法の多様な実施形態を示すフローチャートである。本発明の実施形態によるパワーマネジメント方法を示すフローチャートである。

符号の説明

３００，４００，５００，６００パワーセービング方法
７００パワーマネジメント方法

Claims

トランスミッタとレシーバとの間のデータ伝送に関するＳＡＴＡインターフェース方法において、
前記トランスミッタがＳＡＴＡプロトコル上のパワーセービング・モードのうち１つのパワーセービング・モードへの進入を、前記レシーバに要請する段階と、
前記レシーバが複数個のパワーセービング・モードのうち１つのパワーセービング・モードを選択する段階とを含むことを特徴とするパワーセービング・モード制御方法。
前記パワーセービング・モードへの進入を要請する段階は、
第１パワーセービング・モード及び第２パワーセービング・モードのうち１つのパワーセービング・モードへの進入を要請することを特徴とする請求項１に記載のパワーセービング・モード制御方法。
前記第１パワーセービング・モードは、
前記第２パワーセービング・モードのウェークアップ・タイムより短いウェークアップ・タイムを有するパワーセービング・モードであることを特徴とする請求項２に記載のパワーセービング・モード制御方法。
前記第１パワーセービング・モードは、
パーシャル・モードであることを特徴とする請求項３に記載のパワーセービング・モード制御方法。
前記第２パワーセービング・モードは、
スランバ・モードであることを特徴とする請求項３に記載のパワーセービング・モード制御方法。
前記パワーセービング・モードを選択する段階は、
前記パワーセービング・モードへの進入要請が、前記第１パワーセービング・モード及び前記第２パワーセービング・モードのうちいずれのモードへの進入要請であるかということとは無関係に、制御信号に応答して前記第１パワーセービング・モード及び前記第２パワーセービング・モードのうち１つのモードを選択することを特徴とする請求項３に記載のパワーセービング・モード制御方法。
前記制御信号は、
前記ＳＡＴＡインターフェースを実行するシステムが、前記第１パワーセービング・モードより大きいパワー節約を要求する場合、前記第２パワーセービング・モードを選択するように設定され、
前記システムが前記第２パワーセービング・モードより速いウェークアップ応答速度を要求する場合、前記第１パワーセービング・モードを選択するように設定されることを特徴とする請求項６に記載のパワーセービング・モード制御方法。
前記制御信号は、
ユーザにより設定されるか、または前記システムにより自動的に設定されることを特徴とする請求項７に記載のパワーセービング・モード制御方法。
前記パワーセービング・モードを選択する段階は、
前記パワーセービング・モードへの進入要請が、前記第１パワーセービング・モード及び前記第２パワーセービング・モードのうちいずれのモードへの進入要請であるかということとは無関係に、制御信号に応答して前記第１パワーセービング・モード、前記第２パワーセービング・モード及び第３パワーセービング・モードのうち１つのモードを選択することを特徴とする請求項３に記載のパワーセービング・モード制御方法。
前記第３パワーセービング・モードは、
前記トランスミッタと前記レシーバとの間の送受信だけをオフにさせるモードであることを特徴とする請求項９に記載のパワーセービング・モード制御方法。
前記制御信号は、
前記ＳＡＴＡインターフェースを実行するシステムが、前記第１パワーセービング・モードより大きいパワー節約を要求する場合、前記第２パワーセービング・モードを選択するように設定され、
前記システムが前記第２パワーセービング・モードより速いウェークアップ応答速度を要求する場合、前記第１パワーセービング・モードを選択するように設定され、
前記システムが前記第１パワーセービング・モード及び前記第２パワーセービング・モードより安定した動作を要求する場合、前記第３パワーセービング・モードを選択するように設定されることを特徴とする請求項１０に記載のパワーセービング・モード制御方法。
前記パワーセービング・モード制御方法は、
前記選択されたパワーセービング・モードへの進入可能か否かをチェックする段階をさらに含むことを特徴とする請求項１に記載のパワーセービング・モード制御方法。
前記選択されたパワーセービング・モードへの進入可能か否かをチェックする段階は、
前記選択されたパワーセービング・モードへの進入が可能である場合、レシーバがトランスミッタにＳＡＴＡプロトコル上のＰＭＡＣＫ信号を伝送し、
前記選択されたパワーセービング・モードへの進入が不可能である場合、レシーバがトランスミッタにＳＡＴＡプロトコル上のＰＭＮＡＫ信号を伝送することを特徴とする請求項１２に記載のパワーセービング・モード制御方法。
前記パワーセービング・モード制御方法は、
前記トランスミッタが前記ＰＭＡＣＫ信号を受信する場合、前記選択されたパワーセービング・モードに進入する段階と、
前記トランスミッタが前記ＰＭＮＡＫ信号を受信する場合、アイドル・モードに進入する段階とをさらに含むことを特徴とする請求項１３に記載のパワーセービング・モード制御方法。
前記パワーセービング・モード制御方法は、
前記選択されたパワーセービング・モードへの進入が不可能である場合、他のパワーセービング・モードへの進入可能か否かを判断する段階をさらに含むことを特徴とする請求項１２に記載のパワーセービングモード制御方法。
前記トランスミッタ及びレシーバは、
ホストまたはデバイスであることを特徴とする請求項１に記載のパワーセービング・モード制御方法。
フラッシュメモリを具備する保存装置であるか、またはディスク装置を具備するハードディスクドライブであることを特徴とする請求項１６に記載のパワーセービング・モード制御方法。
トランスミッタとレシーバとの間のデータ伝送に関するＳＡＴＡインターフェース方法において、
前記トランスミッタがＳＡＴＡプロトコル上のパワーセービング・モードのうち１つのパワーセービング・モードへの進入を、前記レシーバに要請する段階と、
前記レシーバが複数個のパワーセービング・モードのうち１つのパワーセービング・モードを選択する段階と、
前記選択されたパワーセービング・モードへの進入が可能であるか否かを判断する段階と、
前記選択されたパワーセービング・モードへの進入が可能である場合、前記選択されたパワーセービング・モードに進入する段階とを含むことを特徴とするパワーマネジメント方法。
トランスミッタとレシーバとの間のデータ伝送に関するＳＡＴＡインターフェース方法において、
前記ＳＡＴＡインターフェース上の複数個のパワーセービング・モードのうち１つのパワーセービング・モードが、前記トランスミッタにより要請されたか否かを判断する段階と、
独立的なパワーセービング・モードの選択があるか否かを判断する段階と、
要請されたパワーセービング・モード及び選択されたパワーセービング・モードのうち一つに進入する段階とを含むことを特徴とするパワーマネジメント方法。
前記導入されたパワーセービング・モードの選択は、
前記レシーバにより受信される制御信号に応答して行われ、
前記制御信号は、
ユーザまたはシステムにより設定されることを特徴とする請求項１９に記載のパワーマネジメント方法。