CN101641745B - 多端口存储器设备的渐进功率控制 - Google Patents

多端口存储器设备的渐进功率控制 Download PDF

Info

Publication number
CN101641745B
CN101641745B CN2008800091094A CN200880009109A CN101641745B CN 101641745 B CN101641745 B CN 101641745B CN 2008800091094 A CN2008800091094 A CN 2008800091094A CN 200880009109 A CN200880009109 A CN 200880009109A CN 101641745 B CN101641745 B CN 101641745B
Authority
CN
China
Prior art keywords
serial port
power
port
serial
serial ports
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008800091094A
Other languages
English (en)
Other versions
CN101641745A (zh
Inventor
金成骏
李东润
金殷九
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lattice Semiconductor Corp
Original Assignee
Silicon Image Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Image Inc filed Critical Silicon Image Inc
Priority to CN201310175054.7A priority Critical patent/CN103257702B/zh
Publication of CN101641745A publication Critical patent/CN101641745A/zh
Application granted granted Critical
Publication of CN101641745B publication Critical patent/CN101641745B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Power Engineering (AREA)
  • Power Sources (AREA)
  • Dram (AREA)
  • Communication Control (AREA)

Abstract

提供了一种用于渐进地降低串行存储器设备的功耗的方法和系统，称为功率控制系统。该功率控制系统监控多端口串行存储器的端口，从而可基于每个端口来启用和停用它们。当端口上没有发送或接收数据时，采取一系列步骤来渐进地对该端口的各部分减少供电，从而使该端口进入低功率状态。通过停用某些端口和将端口置于低功率状态，显著减少了串行端口存储器的总功耗。

Description

多端口存储器设备的渐进功率控制
背景 
计算机或计算机的部件相互通信的通信链路可以是串行或并行的。并行链路沿多个信道(导线、印刷电路迹线、光纤等)发送若干个数据流(可能表示字节流的特定位)，而串行链路在仅两根导线上发送单个数据流(正信号和补信号)。初看起来，似乎串行链路肯定比并行链路差，因为它在每个时钟计时单元上发送的数据更少。然而，通常的情况是，能比并行链路显著更快地通过时钟控制串行链路，而且串行链路可获得更高的数据率。多个因素允许以更大的速率通过时钟控制串行链路。首先，不同信道之间的时钟偏移不是问题(对于未进行时钟控制的串行链路)。其次，串行连接需要更少的互连电缆(例如电线/纤维)，从而占据更少空间，从而允许将该信道与其周围更好地隔离。最后，因为附近存在的导线较少，所以串扰的问题较少。在许多情况下，串行链路是更好的选择，因为它们实现起来不那么昂贵。与并行接口相反，许多集成电路(IC)具有串行接口，从而它们具有较少引脚且更加经济。 
不管它们的优点如何，串行链路倾向于比并行链路使用更多功率。具体而言，当发送或接收数据时，串行链路非常迅速地改变状态(称为切换)。每一次状态改变消耗少量功率，从而随时间合计达大功耗。串行链路在每一端上还通常由封端电阻器和偏置电阻器封端。在没有封端电阻器的情况下，快速驱动器沿的反射会引起多个数据沿，这些数据沿会引起数据损坏。封端电阻器还减少由较低阻抗引起的电噪声敏感性。偏置电阻器在线路未被驱动时将其偏置开。在没有偏置电阻器的情况下，当没有数据被发送时，信号降至0(其中电噪声敏感性最大)。因此封端和偏置电阻器均是必要的；不过，附加的电阻使链路消耗恒定量的功率用来保持该链路活动。 
消费者要求电子设备的速度越来越快，但设备速度越快，该设备消耗的功率越大。对于机载电池的可用功率有限的移动设备而言，这尤其成问题。为提供最大的好处，这些设备必须具有长电池寿命，同时仍为消费者提供高度的功能。以前对降低功率的尝试已经试图在不使用设备时将设备功率降低或将它置于较低功率状态，然后当设备的用户要求执行功能时迅速恢复至其完全功率。然而，当设备被频繁使用时这种技术无效，从而仍会导致消耗的功率很大。 
发明内容
根据本发明的一个方面，提供一种渐进地降低具有多个串行端口的存储器设备的功耗的方法，所述方法包括： 
利用耦合至所述多个串行端口的每个串行端口的各自的活动检测线和耦合至所述活动检测线的功率控制逻辑，监控存储器设备中的多个串行端口上的每个串行端口的数据发送和接收； 
至少部分根据所述串行端口的所述活动检测线来确定所述多个串行端口的任何串行端口为不活动； 
对于所述被监控的多个串行端口中的每一个，检测所述串行端口处何时满足关闭标准，所述关闭标准包括所述串行端口处的数据发送和接收的不活动周期； 
当所述多个串行端口的任一串行端口处满足所述关闭标准时，有选择地降低符合该关闭标准的所述每个串行端口的功率，而不影响所述存储器设备的多个其它串行端口的工作；以及 
对于所述存储器设备的所述多个串行端口的所有串行端口，当所述功率控制逻辑至少部分依据所述多个串行端口的所述活动检测线，判断所述数据发送和接收已经停止了一个超时周期时，执行一个或多个关闭所述存储器设备的锁相环功率或关闭所述存储器设备的时钟发生器的动作。 
根据本发明的另一方面，提供一种用于渐进地降低具有多个串行端口的存储器设备的功耗的功率控制系统，包括： 
功率控制逻辑，配置成利用多个串行端口的每个串行端口的各自的活动检测线检测所述存储器设备的多个串行端口中的每个串行端口的活动，所述功率控制逻辑确定是否所述多个串行端口的任何串行端口为不活动，并且，一端口 活动检测组件至少部分根据所述串行端口的数据发送和接收都不活动一个超时周期，来判断是否满足对所述多个串行端口的任何串行端口的关闭标准； 
耦合至所述功率控制逻辑的端口功率降低组件，配置成基于所述关闭标准，选择性地降低所述存储器设备的每个串行端口的功率；以及 
耦合至所述功率控制逻辑的核功率控制组件，配置成响应于检测到的所述多个串行端口的所有串行端口上的数据发送和接收都不活动一个超时周期时，降低所述具有多个串行端口的存储器设备的时钟发生器和锁相环的功率。 
附图简述 
图1是示出串行端口存储器设备中的功率控制系统的组件的电路图。 
图2是示出串行端口存储器设备的单个端口的状态的状态机。 
图3是示出附连至串行端口存储器设备的单个端口的主机的状态的状态机。 
图4是示出对串行端口存储器设备的各个体可用的功率降低模式的状态图。 
图5是示出附连至端口的串行链路的封端的电路图。 
详细描述 
提供了一种用于渐进地降低串行存储器设备的功耗的方法和系统(“功率控制系统”)。在题为“用于基于存储器的设备的通信架构(COMMUNICATIONS ARCHITECTURE FOR MEMORY-BASED DEVICES)”的美国专利申请No.10/045,297(律师卷号No.54972.8812.US00)中描述了多端口串行存储器设备，该专利通过引用结合于此。功率控制系统配置多端口串行存储器的端口，从而可基于每个端口来启用和停用它们。当端口上没有发送或接收数据时，采取一系列步骤来渐进地对该端口的各部分减少供电(de-power)，从而使该端口进入低功率状态。通过停用某些端口和将端口置于低功率状态，显著减少了串行端口存储器的总功耗。各个端口可能连接至访问该设备的不同主机。因为可单独地关闭端口，所以当其它端口处于低功率状态时，主机仍可使用某些端口来访问该串行存储器以执行特定功能。以此方式，功率控制系统渐进地降低了设备的功耗，同时仍使设备的功能对特定的访问主机可用。 
在某些实施例中，功率控制系统基于关闭标准(例如该端口的活动)检测未使用的端口。例如，如果该端口未在发送或接收，则功率控制系统将该端口关闭。功率控制系统可等待基于该端口最后一次接收到数据的时间的超时过期，以确定该端口不活动。功率控制系统还可从主机接收指示一段时间内将不发送新数据的命令，而且功率控制系统可响应于该命令关闭该端口。 
在某些实施例中，功率控制系统去除一个关闭的端口的端口时钟信号和功率。当该端口未被使用时，该端口时钟迅速地切换而且消耗不必要的功率。通过去除端口的端口时钟和功率，功率控制系统进一步降低功耗。当重新需要该端口时，可重新施加功率和时钟信号，从而该端口返回工作状态。例如，当功率已下降时，功率控制系统可检测该线路上的信号状态的变化，该变化指示主机重新需要该端口。一旦检测到信号状态的变化，功率控制系统通过反向地执行用来使该端口功率降低的步骤以对该端口重新供电。 
在某些实施例中，如果所有端口被关闭，则功率控制系统降低包括时钟发生器和PLL的核功率，以进一步降低功耗。核功率对每个端口以及公共支持电路系统供电。通过去除核功率，功率控制系统实现附加的节能。因为时钟发生器和PLL通常会消耗电路所需的大量功率，所以关闭时钟发生器和PLL会导致显著的节能。 
在某些实施例中，功率控制系统通过去除该端口处的封端来关闭端口。该端口被置成公共模式，从而正信号和补信号的电压相同。去除该封端会降低所消耗的功率。而且，当端口被关闭时，主机或存储器设备均不发送，因此主机和存储器设备节能。 
图1是示出一个实施例中的功率控制系统和串行存储器设备的组件的电路图。该串行存储器设备包括锁相环(PLL)105、多个存储器体110和115、四个端口120、125、130以及135、用于各个端口的时钟线140以及 用于各个端口的输电线155。多个存储器体110和115耦合至四个串行端口120、125、130以及135，从而使连接至这些端口的一个或多个主机设备可访问这些存储体。虽然该存储器设备在图1中被描述为仅具有成两组——每组四个存储体——的八个存储体和四个端口，但该存储器设备可具有任何数量的存储体和端口。存储体和端口的数量通常由访问主机的数量和使用该存储器设备的特定应用确定。功率控制系统包括用于各个端口的活动检测线145、时钟开关170以及功率开关175，以及功率控制逻辑160和核功率控制模块165。用于各个端口的活动检测线145耦合至时钟开关170、功率开关175以及功率控制逻辑160。在某些实施例中，功率控制逻辑对来自每个端口的活动检测线执行逻辑与操作。来自功率控制逻辑160的输出耦合至功率控制模块165。虽然图1描述了特定的开关配置和功率控制逻辑，但应当理解的是，其它配置和构造可执行相似功能来实现相同结果。例如，功率控制逻辑可以软件而非硬件来实现，而且用来触发功率开关和时钟开关的控制信号可从中央控制器接收。作为另一示例，取决于存储器设备中包括的端口数量，功率控制逻辑可更加复杂。 
功率控制系统实现了多种节能技术，以使串行存储器设备的功耗最小化。活动检测线145耦合至存储器设备的每个端口，并携带指示该端口何时活动以及该端口何时不活动的信号。活动检测线上的信号用来触发多个节能模式。例如，当活动检测线上的信号指示该端口不活动时，通过切断功率开关175将输电线155上的电能从该端口断开。从该端口去除功率降低了存储器设备的功耗。作为另一示例，当端口不活动时，通过切断时钟开关170来停用用于该端口的时钟线140上的时钟信号。关闭用于该端口的时钟减少了切换和相关联的功耗。作为又一示例，如果功率控制逻辑160根据活动检测线上的信号检测到所有的设备端口都不活动，则功率控制逻辑发信号通知核功率控制模块165。一旦接收到所有端口均不活动的信号，核功率控制模块可通过关闭PLL 105的核时钟(未示出)和功率来进一步降低功耗。可在检测到端口不活动之后、或超时周期过期之后立即执行去除每个端口的时钟信号和功率、或关闭PLL的核时钟和功率。对所有端口而言，每个端口的超时周期的长度基于其中正在使用存储器设备的应用而 不同。 
图2是示出串行端口存储器设备的单个端口的状态的状态机。当该端口被首次激活时，该端口处于系统重置状态205。该端口然后运行至链路重置状态210。只要没有在该端口上接收到数据信号，则该端口保持于此状态。在链路重置状态210中，该端口未被驱动，从而正线路和补线路的电压因为封端而相同。为使功率最小化，也可如上所述地去除该端口的时钟和功率。当在该端口上接收到信号时，该端口运行至帧搜索状态215。如果在接收到信号时该端口的功率和/或时钟是关闭的，则将该功率和/或时钟重新打开。在帧搜索状态215中，该端口被驱动，而且正线路和补线路携带互补信号。该端口等待来自主机的SYNC消息，并将SYNC2消息发送至主机。如果该端口停止接收信号，则该端口返回链路重置状态210。如果检测到来自主机的SYNC消息，则该端口运行至工作模式状态220。在工作模式状态220中，数据被发送并从主机接收。如果该端口停止接收数据，则可使该端口功率降低并返回链路重置状态210。如果在发送期间检测到任何错误，则该端口返回帧搜索状态215以与主机重新同步。 
图3是示出附连至串行端口存储器设备的单个端口的主机的状态的状态机。当该主机被首次激活时，该主机处于系统重置状态305。该主机然后行进至链路重置状态310。只要没有发送任何数据，则主机保持于此状态。在链路重置状态310中，该链路未被封端，从而正线路和补线路的电压相同(即线路处于静噪模式)。当主机想要发送附加数据时，主机运行至帧搜索状态315。在帧搜索状态315中，该链路被封端，而且正线路和补线路携带互补信号。主机等待来自该端口的SYNC2消息，并将SYNC消息发送至该端口。如果该主机决定停用该链路(例如通过超时过期或错误奇偶校验)，则主机返回链路重置状态310。如果从该端口检测到SYNC消息，则该主机运行至工作模式状态210，否则如果接收到SYNC2消息，则该主机等待来自该端口的SYNC消息。在工作模式状态320中，数据被发送并从该端口接收。如果在任何点主机检测到端口被停用，则可使该链路功率降低，从而主机返回链路重置状态310。如果在发送期间检测到任何错误，则主机也返回链路重置状态310以与端口重新同步。 
在某些实施例中，串行端口存储器可实现存储体级别的附加节能模式。例如，没有必要刷新其中无数据的存储体。刷新存储体消耗功率，因此避免刷新存储体节能。在某些实施例中，串行端口存储器具有四个功率降低模式，如下所述。 
·自刷新——为了进入自刷新模式，功率控制系统将所有端口设置为空闲状态，其中无存储体活动。PLL 105停止，而且外部参考时钟(未示出)可停止。所有其它时钟被门控关闭以节能。而且停用所有外围电路系统以节能。在进入此模式之前，对所有存储体预充电。核提供它自身的刷新时序，因此此模式可无限期地维持。在退出此模式之前，参考时钟应当稳定。在退出此模式之后，重新训练该链路。 
·预充电功率降低——为了进入预充电功率降低模式，功率控制系统将所有端口设置为空闲状态，其中无存储体活动。PLL 105停止，而且外部参考时钟(未示出)可停止。所有其它时钟被门控关闭以节能。而且停用所有外围电路系统以节能。在进入此模式之前，对所有存储体预充电。不进行其它操作，因此在下一刷新周期之前应当退出此模式。在退出此模式之前，参考时钟应当稳定。在退出此模式之后，重新训练该链路。 
·活动功率降低——为了进入活动功率降低模式，功率控制系统将所有端口设置为空闲状态，其中某些存储体活动。PLL 105继续运行，而且参考时钟保持稳定。而且停用所有外围电路系统以节能。不进行其它操作，因此在下一刷新周期之前应当退出此模式。在退出此模式之后，重新训练该链路。 
·空闲——当链路进入空闲状态时，该链路停止使用功率。当该链路返回原来状态时，重新训练该链路。 
图4是示出在某些实施例中对各个存储体可用的功率降低模式的状态图。该存储体最初处于通电状态405。然后该存储体运行至设置所有MRS状态410。在设置所有MRS状态410中，对各个组件发送重置指示。然后该存储体运行至预充电所有状态415。在预充电所有状态415中，对组成存储体的动态随机存取存储器(DRAM)预充电。存储体然后运行至空闲状态420。如果任何链路活动，则存储体运行至自刷新状态425，如上所述。 如果所有链路不活动，则存储体运行至预充电功率降低状态430，也如上所述。如果在空闲状态时接收到刷新消息(REF)，则存储体从此空闲状态运行至自动刷新状态435，再运行至预充电状态470。如果在空闲状态时接收到激活消息(ACT)，则存储体从空闲状态420运行至活动状态440。如果所有链路均关闭，则存储体从活动状态440运行至活动功率降低状态445，如上所述。从活动状态440，处理读和写。当接收到读时，存储体运行至读状态455和/或读自动预充电状态465。当接收到写时，存储体运行至写状态450和/或写自动预充电状态460。当完成读或写时，存储体运行至预充电状态470，然后返回空闲状态420。存储体继续此循环，直到去除功率。 
图5是示出串联链路的封端的电路图。链路的主机侧包括封端检测器505、差分驱动器510、信标驱动器515以及封端电路520。封端检测器505检测封端何时在链路的存储器侧有效。差分驱动器510在串行链路的正线路和补线路上驱动差分信号。信标驱动器515发信号通知链路的存储器侧数据即将被发送，从而该链路的存储器侧可配合到封端电路560。串行链路的存储器侧包括差分取样器550、信标检测器555以及封端电路560。差分取样器550检测该串行链路上的差分电压信号。信标检测器555检测信标驱动器515发送的信标信号。当链路活动时，封端电路560将该链路封端。封端电阻器可在链路不活动时切断，而在链路活动时接通。 
功率控制系统可在诸如存储器设备之类的多种环境或使用串行存储器的其它环境下使用。该功率控制系统尤其适用于诸如手机、数码相机之类的低功率应用和其中电池寿命和功耗是重要关注事项的其它设备。 
根据上述内容，应当可理解的是，在此为说明目的已经描述了功率控制系统的特定实施例，但在不偏离本发明的精神和范围的情况下可作出多种修改。因此，本发明仅受限于所附权利要求。 

Claims (21)

1.一种渐进地降低具有多个串行端口的存储器设备的功耗的方法，所述方法包括：
利用耦合至所述多个串行端口的每个串行端口的各自的活动检测线和耦合至所述活动检测线的功率控制逻辑，监控存储器设备中的多个串行端口上的每个串行端口的数据发送和接收；
至少部分根据所述串行端口的所述活动检测线来确定所述多个串行端口的任何串行端口为不活动；
对于所述被监控的多个串行端口中的每一个，检测所述串行端口处何时满足关闭标准，所述关闭标准包括所述串行端口处的数据发送和接收的不活动周期；
当所述多个串行端口的任一串行端口处满足所述关闭标准时，有选择地降低符合该关闭标准的所述每个串行端口的功率，而不影响所述存储器设备的多个其它串行端口的工作；以及
对于所述存储器设备的所述多个串行端口的所有串行端口，当所述功率控制逻辑至少部分依据所述多个串行端口的所述活动检测线，判断所述数据发送和接收已经停止了一个超时周期时，执行一个或多个关闭所述存储器设备的锁相环功率或关闭所述存储器设备的时钟发生器的动作。
2.如权利要求1所述的方法，其特征在于，降低每个串行端口的功率包括从所述串行端口去除封端。
3.如权利要求1所述的方法，其特征在于，降低每个串行端口的功率包括从所述串行端口去除时钟信号。
4.如权利要求1所述的方法，其特征在于，降低每个串行端口的功率包括关闭所述串行端口的功率开关。
5.如权利要求1所述的方法，其特征在于，还包括将每个串行端口功率何时被降低的指示提供给核功率控制器。
6.如权利要求1所述的方法，其特征在于，还包括一旦检测到对已经被降低功率的多个串行端口的一个串行端口的发送，就选择性地对所述串行端口加电以接收所述发送。
7.如权利要求1所述的方法，其特征在于，还包括检测施加给已经被降低功率的所述多个串行端口的一个串行端口的差分电压，而且一旦检测到所述差分电压，就对所述串行端口加电。
8.如权利要求1所述的方法，其特征在于，所述多个串行端口的第一串行端口和第二串行端口以不同的速度工作。
9.如权利要求1所述的方法，其特征在于，所述多个串行端口分别连接至不同的主机。
10.如权利要求1所述的方法，其特征在于，用于操作所述存储器设备的所述多个串行端口中的每一个的时钟由锁相环提供。
11.如权利要求1所述的方法，其特征在于，所述多个串行端口中的每一个耦合至所述存储器设备的多个存储体中的一个。
12.如权利要求1所述的方法，其特征在于，所述关闭标准是基于在所述串行端口接收到最后的数据分组的时间的超时。
13.如权利要求1所述的方法，其特征在于，所述关闭标准进一步包括从主机接收到的命令。
14.如权利要求1所述的方法，其特征在于，还包括：
检测在已降低功率的串行端口处何时满足通电标准；以及
当所述已降低功率的串行端口处满足所述通电标准时，对所述串行端口加电，而不影响所述存储器设备的多个其它串行端口的工作。
15.一种用于渐进地降低具有多个串行端口的存储器设备的功耗的功率控制系统，包括：
功率控制逻辑，配置成利用多个串行端口的每个串行端口的各自的活动检测线检测所述存储器设备的多个串行端口中的每个串行端口的活动，所述功率控制逻辑确定是否所述多个串行端口的任何串行端口为不活动，并且，一端口活动检测组件至少部分根据所述串行端口的数据发送和接收都不活动一个超时周期，来判断是否满足对所述多个串行端口的任何串行端口的关闭标准；
耦合至所述功率控制逻辑的端口功率降低组件，配置成基于所述关闭标准，选择性地降低所述存储器设备的每个串行端口的功率；以及
耦合至所述功率控制逻辑的核功率控制组件，配置成响应于检测到的所述多个串行端口的所有串行端口上的数据发送和接收都不活动一个超时周期时，降低所述具有多个串行端口的存储器设备的时钟发生器和锁相环的功率。
16.如权利要求15所述的系统，其特征在于，降低每个串行端口的功率包括从所述串行端口去除封端。
17.如权利要求16所述的系统，其特征在于，降低所述串行端口的功率包括从所述串行端口去除时钟信号。
18.如权利要求16所述的系统，其特征在于，降低所述串行端口的功率包括关闭所述串行端口的功率开关。
19.如权利要求15所述的系统，其特征在于，所述功率控制逻辑还配置成基于所检测到的已被降低功率的串行端口的活动选择性地对所述存储器设备的已被降低功率的串行端口加电。
20.如权利要求15所述的系统，其特征在于，所述系统是ASIC。
21.如权利要求15所述的系统，其特征在于，所述系统与所述存储器设备封装在一起。
CN2008800091094A 2007-03-23 2008-03-21 多端口存储器设备的渐进功率控制 Active CN101641745B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310175054.7A CN103257702B (zh) 2007-03-23 2008-03-21 多端口存储器设备的渐进功率控制

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/690,642 2007-03-23
US11/690,642 US7908501B2 (en) 2007-03-23 2007-03-23 Progressive power control of a multi-port memory device
PCT/US2008/057920 WO2008118816A1 (en) 2007-03-23 2008-03-21 Progressive power control of a multi-port memory device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201310175054.7A Division CN103257702B (zh) 2007-03-23 2008-03-21 多端口存储器设备的渐进功率控制

Publications (2)

Publication Number Publication Date
CN101641745A CN101641745A (zh) 2010-02-03
CN101641745B true CN101641745B (zh) 2013-06-12

Family

ID=39775921

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2008800091094A Active CN101641745B (zh) 2007-03-23 2008-03-21 多端口存储器设备的渐进功率控制
CN201310175054.7A Active CN103257702B (zh) 2007-03-23 2008-03-21 多端口存储器设备的渐进功率控制

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201310175054.7A Active CN103257702B (zh) 2007-03-23 2008-03-21 多端口存储器设备的渐进功率控制

Country Status (7)

Country Link
US (1) US7908501B2 (zh)
EP (1) EP2135249B1 (zh)
JP (1) JP5238727B2 (zh)
KR (1) KR101448105B1 (zh)
CN (2) CN101641745B (zh)
TW (1) TWI401696B (zh)
WO (1) WO2008118816A1 (zh)

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8443134B2 (en) 2006-12-06 2013-05-14 Fusion-Io, Inc. Apparatus, system, and method for graceful cache device degradation
US8706968B2 (en) 2007-12-06 2014-04-22 Fusion-Io, Inc. Apparatus, system, and method for redundant write caching
US8489817B2 (en) 2007-12-06 2013-07-16 Fusion-Io, Inc. Apparatus, system, and method for caching data
US8019940B2 (en) 2006-12-06 2011-09-13 Fusion-Io, Inc. Apparatus, system, and method for a front-end, distributed raid
US9104599B2 (en) 2007-12-06 2015-08-11 Intelligent Intellectual Property Holdings 2 Llc Apparatus, system, and method for destaging cached data
US9519540B2 (en) 2007-12-06 2016-12-13 Sandisk Technologies Llc Apparatus, system, and method for destaging cached data
US7836226B2 (en) 2007-12-06 2010-11-16 Fusion-Io, Inc. Apparatus, system, and method for coordinating storage requests in a multi-processor/multi-thread environment
US20100077240A1 (en) * 2008-09-22 2010-03-25 Sun Microsystems, Inc. Methods and apparatuses for reducing power consumption of fully-buffered dual inline memory modules
US8352764B2 (en) * 2008-09-29 2013-01-08 Intel Corporation Dynamic squelch detection power control
US8127165B2 (en) * 2009-02-05 2012-02-28 Lsi Corporation Multipath power management
US8732501B1 (en) 2009-02-09 2014-05-20 Cisco Technology, Inc. System and method for intelligent energy management in a network environment
US8352769B1 (en) 2009-02-09 2013-01-08 Cisco Technology, Inc. System and method for querying for energy data in a network environment
US8230239B2 (en) * 2009-04-02 2012-07-24 Qualcomm Incorporated Multiple power mode system and method for memory
KR20100130398A (ko) 2009-06-03 2010-12-13 삼성전자주식회사 멀티 포트 메모리에서의 딥 파워 다운 모드 제어 방법
US9223514B2 (en) 2009-09-09 2015-12-29 SanDisk Technologies, Inc. Erase suspend/resume for memory
US8972627B2 (en) 2009-09-09 2015-03-03 Fusion-Io, Inc. Apparatus, system, and method for managing operations for data storage media
US9021158B2 (en) 2009-09-09 2015-04-28 SanDisk Technologies, Inc. Program suspend/resume for memory
US8289801B2 (en) * 2009-09-09 2012-10-16 Fusion-Io, Inc. Apparatus, system, and method for power reduction management in a storage device
US8856563B2 (en) * 2009-10-02 2014-10-07 International Business Machines Corporation Remote power down control of a device
US8996900B2 (en) * 2010-02-04 2015-03-31 Cisco Technology, Inc. System and method for managing power consumption in data propagation environments
WO2011154775A1 (en) * 2010-06-11 2011-12-15 Freescale Semiconductor, Inc. Memory unit, information processing device, and method
CN102934072A (zh) 2010-06-11 2013-02-13 飞思卡尔半导体公司 信息处理设备及方法
US8412479B2 (en) * 2010-06-29 2013-04-02 Intel Corporation Memory power estimation by means of calibrated weights and activity counters
US9026812B2 (en) 2010-06-29 2015-05-05 Cisco Technology, Inc. System and method for providing intelligent power management in a network environment
US8984216B2 (en) 2010-09-09 2015-03-17 Fusion-Io, Llc Apparatus, system, and method for managing lifetime of a storage device
KR101222082B1 (ko) * 2010-12-08 2013-01-14 삼성전자주식회사 Ｍｌａ의 소비 전력을 줄이기 위한 멀티 포트 메모리 장치의 전원제어방법
WO2012082792A2 (en) 2010-12-13 2012-06-21 Fusion-Io, Inc. Apparatus, system, and method for auto-commit memory
US10817421B2 (en) 2010-12-13 2020-10-27 Sandisk Technologies Llc Persistent data structures
US9218278B2 (en) 2010-12-13 2015-12-22 SanDisk Technologies, Inc. Auto-commit memory
US10817502B2 (en) 2010-12-13 2020-10-27 Sandisk Technologies Llc Persistent memory management
US9047178B2 (en) 2010-12-13 2015-06-02 SanDisk Technologies, Inc. Auto-commit memory synchronization
US9208071B2 (en) 2010-12-13 2015-12-08 SanDisk Technologies, Inc. Apparatus, system, and method for accessing memory
US8966184B2 (en) 2011-01-31 2015-02-24 Intelligent Intellectual Property Holdings 2, LLC. Apparatus, system, and method for managing eviction of data
US9141527B2 (en) 2011-02-25 2015-09-22 Intelligent Intellectual Property Holdings 2 Llc Managing cache pools
WO2013023105A1 (en) * 2011-08-10 2013-02-14 Srivastava Gita Apparatus and method for enhancing security of data on a host computing device and a peripheral device
US9052899B2 (en) * 2011-08-10 2015-06-09 Intel Corporation Idle power reduction for memory subsystems
US8849473B2 (en) 2011-08-17 2014-09-30 Cisco Technology, Inc. System and method for notifying and for controlling power demand
US9058167B2 (en) 2011-09-06 2015-06-16 Cisco Technology, Inc. Power conservation in a distributed digital video recorder/content delivery network system
JP5877348B2 (ja) * 2011-09-28 2016-03-08 パナソニックＩｐマネジメント株式会社 メモリ制御システム及び電力制御方法
US20130132745A1 (en) * 2011-11-22 2013-05-23 Cisco Technology Inc. System and method for network enabled wake for networks
KR101572403B1 (ko) 2011-12-22 2015-11-26 인텔 코포레이션 메모리 채널 셧다운에 의한 전력 절약
US9767032B2 (en) 2012-01-12 2017-09-19 Sandisk Technologies Llc Systems and methods for cache endurance
US9141169B2 (en) 2012-01-20 2015-09-22 Cisco Technology, Inc. System and method to conserve power in an access network without loss of service quality
US9251086B2 (en) 2012-01-24 2016-02-02 SanDisk Technologies, Inc. Apparatus, system, and method for managing a cache
US8549205B1 (en) 2012-05-22 2013-10-01 Intel Corporation Providing a consolidated sideband communication channel between devices
US8437343B1 (en) 2012-05-22 2013-05-07 Intel Corporation Optimized link training and management mechanism
US8446903B1 (en) 2012-05-22 2013-05-21 Intel Corporation Providing a load/store communication protocol with a low power physical unit
US8924611B2 (en) 2012-06-26 2014-12-30 Intel Corporation Providing a serial protocol for a bidirectional serial interconnect
US9128811B2 (en) 2012-06-26 2015-09-08 Intel Corporation Assigning addresses to devices on an interconnect
US8972640B2 (en) 2012-06-27 2015-03-03 Intel Corporation Controlling a physical link of a first protocol using an extended capability structure of a second protocol
MY169964A (en) 2012-06-29 2019-06-19 Intel Corp An architected protocol for changing link operating mode
KR102001414B1 (ko) 2012-09-27 2019-07-18 삼성전자주식회사 데이터 트랜잭션에 따라 전력공급을 제어하는 시스템-온-칩 및 그 동작방법
US9513662B2 (en) 2013-01-04 2016-12-06 Intel Corporation System and method for power management
US8984236B2 (en) 2013-01-15 2015-03-17 International Business Machines Corporation Event-based execution buffer management
WO2014129438A1 (ja) * 2013-02-25 2014-08-28 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
US9261934B2 (en) 2013-03-15 2016-02-16 Intel Corporation Dynamic response improvement of hybrid power boost technology
US9958924B2 (en) 2013-08-28 2018-05-01 Cisco Technology, Inc. Configuration of energy savings
US20150213850A1 (en) * 2014-01-24 2015-07-30 Qualcomm Incorporated Serial data transmission for dynamic random access memory (dram) interfaces
US9666244B2 (en) 2014-03-01 2017-05-30 Fusion-Io, Inc. Dividing a storage procedure
US9612643B2 (en) 2014-03-29 2017-04-04 Intel Corporation Controlling the CPU slew rates based on the battery state of charge
US9710406B2 (en) 2014-12-15 2017-07-18 Intel Corporation Data transmission using PCIe protocol via USB port
CN104536317A (zh) * 2014-12-16 2015-04-22 大连理工大学 一种危化品运输数据传输系统及方法
US9933950B2 (en) 2015-01-16 2018-04-03 Sandisk Technologies Llc Storage operation interrupt
CN104808761A (zh) * 2015-04-29 2015-07-29 联想(北京)有限公司 一种供电方法、供电系统及电子设备
CN104882155B (zh) * 2015-04-30 2018-02-09 厦门睿联创信息科技有限公司 低功耗防丢安全优盘
US10235516B2 (en) 2016-05-10 2019-03-19 Cisco Technology, Inc. Method for authenticating a networked endpoint using a physical (power) challenge
CN107426044B (zh) * 2016-05-23 2022-06-07 中兴通讯股份有限公司 一种串线检测方法、装置及操作维护服务器
US10347306B2 (en) * 2016-06-21 2019-07-09 Samsung Electronics Co., Ltd. Self-optimized power management for DDR-compatible memory systems
US10528255B2 (en) * 2016-11-11 2020-01-07 Sandisk Technologies Llc Interface for non-volatile memory
US10802736B2 (en) * 2017-07-27 2020-10-13 Qualcomm Incorporated Power down mode for universal flash storage (UFS)
US10353455B2 (en) * 2017-07-27 2019-07-16 International Business Machines Corporation Power management in multi-channel 3D stacked DRAM
US20190158374A1 (en) * 2017-11-22 2019-05-23 Advanced Micro Devices, Inc. Dynamic fine grain link control
US10564692B2 (en) * 2018-03-27 2020-02-18 Windbond Electronics Corp. Memory device and power reduction method of the same memory device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0490679A2 (en) * 1990-12-14 1992-06-17 STMicroelectronics, Inc. A semiconductor memory with separate time-out control for read and write operations
CN1360314A (zh) * 2000-12-20 2002-07-24 富士通株式会社 基于动态随机存取存储器核心的多端口存储器
US6560160B1 (en) * 2000-11-13 2003-05-06 Agilent Technologies, Inc. Multi-port memory that sequences port accesses

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4529701A (en) 1982-10-20 1985-07-16 American Genetics International, Inc. Product and process for stimulating bacterial action in an anaerobic digestion system
US5617572A (en) * 1995-01-31 1997-04-01 Dell Usa, L.P. System for reducing power consumption in computers
JPH09306164A (ja) * 1996-05-13 1997-11-28 Internatl Business Mach Corp <Ibm> メモリ・リフレッシュ・システム
US5903601A (en) * 1996-12-17 1999-05-11 Texas Instruments Incorporated Power reduction for UART applications in standby mode
US5987614A (en) * 1997-06-17 1999-11-16 Vadem Distributed power management system and method for computer
WO1999019874A1 (en) * 1997-10-10 1999-04-22 Rambus Incorporated Power control system for synchronous memory device
JP3871813B2 (ja) * 1998-08-10 2007-01-24 株式会社ルネサステクノロジ マルチポートメモリ、データプロセッサ及びデータ処理システム
JP2002108690A (ja) * 2000-09-29 2002-04-12 Matsushita Electric Ind Co Ltd マルチポートメモリ装置
US6735706B2 (en) * 2000-12-06 2004-05-11 Lattice Semiconductor Corporation Programmable power management system and method
JP5070656B2 (ja) * 2000-12-20 2012-11-14 富士通セミコンダクター株式会社 半導体記憶装置
US20030120896A1 (en) * 2001-06-29 2003-06-26 Jason Gosior System on chip architecture
US7870346B2 (en) * 2003-03-10 2011-01-11 Marvell International Ltd. Servo controller interface module for embedded disk controllers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0490679A2 (en) * 1990-12-14 1992-06-17 STMicroelectronics, Inc. A semiconductor memory with separate time-out control for read and write operations
US6560160B1 (en) * 2000-11-13 2003-05-06 Agilent Technologies, Inc. Multi-port memory that sequences port accesses
CN1360314A (zh) * 2000-12-20 2002-07-24 富士通株式会社 基于动态随机存取存储器核心的多端口存储器

Also Published As

Publication number Publication date
CN103257702A (zh) 2013-08-21
CN103257702B (zh) 2016-11-23
WO2008118816A1 (en) 2008-10-02
EP2135249A1 (en) 2009-12-23
US7908501B2 (en) 2011-03-15
KR101448105B1 (ko) 2014-10-07
JP2010522384A (ja) 2010-07-01
US20080235528A1 (en) 2008-09-25
TW200841356A (en) 2008-10-16
EP2135249A4 (en) 2010-08-18
CN101641745A (zh) 2010-02-03
JP5238727B2 (ja) 2013-07-17
EP2135249B1 (en) 2014-11-26
TWI401696B (zh) 2013-07-11
KR20090121405A (ko) 2009-11-25

Similar Documents

Publication Publication Date Title
CN101641745B (zh) 多端口存储器设备的渐进功率控制
US7721130B2 (en) Apparatus and method for switching an apparatus to a power saving mode
US7353329B2 (en) Memory buffer device integrating refresh logic
US5473571A (en) Data hold circuit
CN105335327A (zh) 基于Soc的可重构/双冗余VPX3U信号处理载板
CN100458663C (zh) 一种低功耗内存控制方法和内存控制模块
US8374049B2 (en) DIMM memory module reference voltage switching circuit
CN102213998A (zh) 系统中针对处理器休眠和唤醒事件的硬件自动性能状态转换
CN101853067B (zh) 减少装置功率消耗的方法及具有嵌入式存储器模块的装置
CN113383317B (zh) 一种处理装置、方法及相关设备
CN101964724A (zh) 通信单板的节能方法和一种通信单板
CN102402272B (zh) 具有网络连接功能的电子装置及应用于该电子装置的方法
KR20220150202A (ko) 메모리 칩 행 해머 위협 배압 신호 및 호스트 측 응답을 위한 방법 및 장치
CN101714023B (zh) 一种降低内存功耗的方法、装置和系统
CN112636932B (zh) 一种设备功耗动态调整方法及系统
CN101655734A (zh) 具省电状态控制的电脑与其控制方法
CN103207819A (zh) 一种存储装置及其混合存储装置
CN100428671C (zh) 网络隔离装置及方法
CN203117961U (zh) 死机监测和复位装置
CN101813971B (zh) 处理器及其内置存储器
CN101263441B (zh) 用于cmos电路总线的电源管理
CN211857725U (zh) 一种配电网专用相量数据集中器
CN213782953U (zh) 主备电源切换装置及系统
US7639768B1 (en) Method for improving performance in a mobile device
CN114741343A (zh) 一种控制器端口扩展装置及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151216

Address after: oregon

Patentee after: LATTICE SEMICONDUCTOR CORPORATION

Address before: American California

Patentee before: Silicon Image Inc. A. Delaware C.