KR101222082B1 - Ｍｌａ의 소비 전력을 줄이기 위한 멀티 포트 메모리 장치의 전원제어방법 - Google Patents

Ｍｌａ의 소비 전력을 줄이기 위한 멀티 포트 메모리 장치의 전원제어방법 Download PDF

Info

Publication number
KR101222082B1
KR101222082B1 KR1020100124976A KR20100124976A KR101222082B1 KR 101222082 B1 KR101222082 B1 KR 101222082B1 KR 1020100124976 A KR1020100124976 A KR 1020100124976A KR 20100124976 A KR20100124976 A KR 20100124976A KR 101222082 B1 KR101222082 B1 KR 101222082B1
Authority
KR
South Korea
Prior art keywords
mode
memory controller
host cpu
memory device
cmd
Prior art date
Application number
KR1020100124976A
Other languages
English (en)
Other versions
KR20120063828A (ko
Inventor
양정웅
Original Assignee
삼성전자주식회사
(주)다윈텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, (주)다윈텍 filed Critical 삼성전자주식회사
Priority to KR1020100124976A priority Critical patent/KR101222082B1/ko
Priority to US13/313,734 priority patent/US8769319B2/en
Publication of KR20120063828A publication Critical patent/KR20120063828A/ko
Application granted granted Critical
Publication of KR101222082B1 publication Critical patent/KR101222082B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Memory System (AREA)

Abstract

본 발명은 MLA의 소비 전력을 줄이기 위한 멀티 포트 메모리 장치의 전원제어방법에 관한 것으로서, 멀티 포트 메모리 장치, 메모리 컨트롤러 및 플래시 메모리를 포함하는 MLA의 소비 전력을 줄이기 위한 멀티 포트 메모리 장치의 전원제어방법에 있어서, 호스트 CPU로부터 설정시간 동안 메모리 컨트롤러로의 명령 프롬프트(CMD)가 발생하지 않는 경우 메모리 컨트롤러를 자동으로 슬립 모드로 전환하고, 호스트 CPU로부터 신호 입력시 슬립 모드를 해제하고 액티브 모드로 전환하는 슬립전환제어단계 및 상기 호스트 CPU의 명령 프롬프트(CMD)에 따라 저장 모드 또는 스탠바이 모드로 전환시 메타(meta) 데이터와 파일 데이터를 상기 멀티 포트 메모리 장치 또는 메모리 컨트롤러에 저장하여 상기 플래시 메모리를 관리하여 전원을 제어하는 메모리관리단계를 포함하여 이루어진 방법을 제공함으로써, 스탠바이 모드로 진행시에는 플래시 메모리를 관리하기 위한 메타 데이터와 파일 데이터를 최소화하여 메모리 컨트롤러 내에 저장함으로써, 스탠바이 전류를 최소화하고, 호스트 CPU 또는 메모리 컨트롤러의 카운트 제어에 의해 메모리 컨트롤러의 슬립 모드 진행을 결정함으로써, 지속적인 전원 소모를 최소화하는 것이 가능하다는 효과가 얻어진다.

Description

ＭＬＡ의 소비 전력을 줄이기 위한 멀티 포트 메모리 장치의 전원제어방법{Method for reducing power consumptiom to multi-port memory device of memory link architecture}
본 발명은 메모리 링크 아키텍처(MLA)에 관한 것으로서, 더욱 자세하게는 MLA에 포함된 멀티 포트 메모리 장치에서 스탠바이(standby) 전류를 최소화하는 전원제어방법에 관한 것이다.
일반적으로 플래시 메모리는 다른 메모리 장치에 비하여 가격이 저렴하다는 이점이 있기 때문에 다양한 멀티미디어 장치에서 저장 장치로 활용되고 있다.
한편, 사용자의 다양한 욕구를 충족시키기 위해 멀티미디어 장치의 기능은 점점 더 복잡하고 다양하게 변화하고 있는데, 멀티미디어 장치가 다양한 기능을 실행시키기 위해서는 각각의 기능을 실행할 수 있는 복수의 프로세서가 필요하다.
예를 들어 휴대폰에는 통신기능을 실행하는 통신 프로세서와, 통신 기능을 제외한 응용(application) 기능을 실행하는 프로세서가 설치될 수 있다.
이처럼 복수의 프로세서가 설치된 멀티미디어 장치에서 각각의 프로세서에 의해 발생하는 처리 데이터를 동시에 저장하기 위해서는 복수의 데이터 입출력 포트를 가지는 멀티 포트 타입의 반도체 메모리 장치가 필요하다.
도 1은 종래 메모리 링크 아키텍처(MLA)의 구성을 간략하게 보인 블록도이다.
도 1에 도시된 바와 같이 MLA(100)는 멀티 포트 메모리 장치(110), 메모리 컨트롤러(120) 및 플래시 메모리(130)를 포함한다.
상기 멀티 포트 메모리 장치(110)의 저장공간은 호스트 CPU 영역(111), 메모리 컨트롤러 영역(112) 및 공유 영역(113)을 포함하는데, 상기 호스트 CPU 영역(111)은 호스트 CPU(200)에 의해 사용되고, 상기 메모리 컨트롤러 영역(112)은 메모리 컨트롤러(120)에 의해 사용되며, 공유영역(113)은 호스트 CPU(200) 및 메모리 컨트롤러(120)에 의해 공유된다.
그러나, 종래 기술에 있어서 스탠바이 모드시에는 플래시 메모리를 관리하기 위해 멀티 포트 메모리 장치로 실행 또는 버퍼링되는 메타 데이터와 파일 데이터를 보류하기 위한 전원을 지속적으로 소모해야 한다는 문제점이 있었다.
또한, 상기 슬립 모드 진입시 명령 프롬프트(CMD)에 의해 호스트 CPU에서만 제어하는 구조이기 때문에 전원 관리의 비효율성으로 인하여 스탠바이 전류를 최소화하는 것이 불가능하다는 문제점이 있었다.
본 발명의 목적은 상술한 바와 같은 종래의 문제점을 해결하기 위한 것으로서, 호스트 CPU로부터의 저장 모드 또는 스탠바이 모드 수행지시에 따라 메타 데이터와 파일 데이터를 멀티 포트 메모리 장치 또는 메모리 컨트롤러에 저장하여 플래시 메모리를 관리하도록 하여 전원 소모를 최소화하는 MLA의 소비 전력을 줄이기 위한 멀티 포트 메모리 장치의 전원제어방법을 제공하는데 그 목적이 있다.
본 발명의 다른 목적은, 호스트 CPU로부터 설정시간 동안 명령 프롬프트(CMD)가 발생하지 않는 경우 자동으로 슬립 모드로 전환하고, 호스트 CPU의 신호 입력시 슬립 모드를 해제하여 전류 소비를 최소화하는 MLA의 소비 전력을 줄이기 위한 멀티 포트 메모리 장치의 전원제어방법을 제공하는 것에 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 MLA의 소비 전력을 줄이기 위한 멀티 포트 메모리 장치의 전원제어방법은, 멀티 포트 메모리 장치, 메모리 컨트롤러 및 플래시 메모리를 포함하는 MLA의 소비 전력을 줄이기 위한 멀티 포트 메모리 장치의 전원제어방법에 있어서, 호스트 CPU로부터 설정시간 동안 메모리 컨트롤러로의 명령 프롬프트(CMD)가 발생하지 않는 경우 자동으로 메모리 컨트롤러를 슬립 모드로 전환하고, 호스트 CPU로부터 신호 입력시 슬립 모드를 해제하고 액티브 모드로 전환하는 슬립전환제어단계와, 상기 호스트 CPU의 명령 프롬프트(CMD)에 따라 저장 모드 또는 스탠바이 모드로 전환시 메타(meta) 데이터와 파일 데이터를 상기 멀티 포트 메모리 장치 또는 메모리 컨트롤러에 저장하여 상기 플래시 메모리를 관리하여 전원을 제어하는 메모리관리단계를 포함하며, 상기 메모리관리단계는, 상기 호스트 CPU의 명령 프롬프트(CMD)가 발생하면 슬립 모드 또는 저장 모드 또는 스탠바이 모드 중 어느 모드로의 동작명령인가를 판단하는 단계; 슬립 모드 또는 저장 모드 또는 스탠바이 모드 중 어느 모드로의 동작명령인가를 판단한 결과, 슬립 모드인 경우에는 상기 슬립전환제어단계에 따른 동작을 수행하는 단계; 슬립 모드 또는 저장 모드 또는 스탠바이 모드 중 어느 모드로의 동작명령인가를 판단한 결과, 저장 모드인 경우에는 저장 모드로의 실행과 동시에 상기 메타(meta) 데이터와 파일 데이터를 멀티 포트 메모리 장치 내에 저장하는 단계; 슬립 모드 또는 저장 모드 또는 스탠바이 모드 중 어느 모드로의 동작명령인가를 판단한 결과, 스탠바이 모드인 경우에는 스탠바이 모드로의 실행과 동시에 상기 메타 데이터와 파일 데이터를 메모리 컨트롤러 내에 저장하는 단계; 및 상기 멀티 포트 메모리 장치 또는 메모리 컨트롤러에 저장된 메타 데이터와 파일 데이터를 통해 상기 플래시 메모리를 관리하는 단계를 포함하는 것을 특징으로 한다.
상술한 바와 같이, 본 발명에 따른 MLA의 소비 전력을 줄이기 위한 멀티 포트 메모리 장치의 전원제어방법에 의하면, 스탠바이 모드로 진행시에는 플래시 메모리를 관리하기 위한 메타 데이터와 파일 데이터를 최소화하여 메모리 컨트롤러 내에 저장함으로써, 스탠바이 전류를 최소화하고, 호스트 CPU 또는 메모리 컨트롤러의 카운트 제어에 의해 메모리 컨트롤러의 슬립 모드 진행을 결정함으로써, 지속적인 전원 소모를 최소화하는 것이 가능하다는 효과가 얻어진다.
도 1은 종래 메모리 링크 아키텍처(MLA)의 구성을 간략하게 보인 블록도.
도 2는 본 발명의 실시예를 적용하기 위한 메모리 링크 아키텍처(MLA)의 구성을 간략하게 보인 블록도.
도 3은 본 발명의 실시예에서 메모리 링크 아키텍처(MLA)의 구성의 슬립전환 제어과정을 보인 흐름도.
도 4는 본 발명의 실시예에 따른 메모리 링크 아키텍처(MLA)의 구성에서 메모리관리 제어과정을 보인 흐름도.
도 5a는 본 발명의 실시예에 따른 메모리 관리제어시 저장 모드에서의 전원제어를 보인 블록도.
도 5b는 본 발명의 실시예에 따른 메모리 관리제어시 스탠바이 모드에서의 전원제어를 보인 블록도.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 상세하게 설명한다. 또한, 본 발명을 설명하는데 있어서 동일 부분은 동일 부호를 붙이고, 그 반복 설명은 생략한다.
도 2는 본 발명의 실시예를 적용하기 위한 메모리 링크 아키텍처(MLA)의 구성을 간략하게 보인 블록도이다.
도 2에서 도시한 바와 같이, 본 발명을 적용하기 위한 메모리 링크 아키텍처(MLA)의 구성은, 멀티 포트 메모리 장치(110), 메모리 컨트롤러(300) 및 플래시 메모리(130)를 포함하여 구성하는데, 하나의 원 칩(one chip) 형태로 구성이 가능하다.
또한, 메모리 컨트롤러(300) 또는 호스트 CPU(400)는 카운터(미도시)를 포함하며, 상기 메모리 컨트롤러(300)는 저장공간인 SRAM(310)을 포함한다.
또한, 상기 플래시 메모리(130)는 낸드(NAND) 플래시 또는 노아(NOR) 플래시 형태를 사용할 수 있다.
또한, 상기 멀티 포트 메모리 장치(110)는 호스트 CPU 영역(111), 메모리 컨트롤러 영역(112) 및 공유 영역(113)의 저장공간에 각각 FTL 코드, 파일 데이터 및 맵핑 테이블을 저장한다.
이와 같이 구성한 본 발명에 따른 실시예의 동작 과정을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
본 발명에 의한 전원제어방법은 슬립 모드, 액티브 모드(저장 모드 포함) 및 스탠바이 모드의 제어과정에 따라 액티브 모드와 슬립 모드를 제어하는 슬립전환제어단계 및 저장 모드와 스탠바이 모드에 따라 플래시 메모리의 관리를 통하여 전원 제어를 수행하는 메모리관리단계로 이루어진다.
이에 따라, 먼저 슬립전환 제어과정을 설명한 후, 메모리관리 제어과정을 설명한다.
도 3은 본 발명의 실시예에서 메모리 링크 아키텍처(MLA)의 구성의 슬립전환 제어과정을 보인 흐름도이다.
도 3을 참조하면, 먼저, 호스트 CPU(400)로부터 메모리 컨트롤러(300)로 명령 프롬프트(CMD)가 발생하면 다음 명령 프롬프트(CMD)가 발생하기까지 상기 호스트 CPU(400) 또는 메모리 컨트롤러(300)에서 카운트를 시작한다(S100, S110).
상기 S110 단계에서 카운트 중에 카운팅 시간이 설정시간에 도달하기 전 다음 명령 프롬프트(CMD)가 발생하였는가를 판단한다(S120).
상기 S120 단계의 판단결과 설정시간 내에 명령 프롬프트(CMD)가 발생하지 않았으면 상기 메모리 컨트롤러(300)를 슬립 모드로 전환하는데, 이때, 상기 호스트 CPU(400)에서 카운팅을 통해 일정 시간 후에 슬립 CMD를 발생하여 메모리 컨트롤러(300)에서 슬립 모드로 전환하거나, 상기 메모리 컨트롤러(300) 자체 내에서 카운팅을 통해 일정 시간 후에 자동으로 슬립 모드로 전환한다(S130, S140).
상기 S140 단계를 통해 슬립 모드 진행중 상기 호스트 CPU(400)로부터 신호 입력시 상기 메모리 컨트롤러(300)의 슬립 모드를 해제하고 액티브 모드로 전환하며(S150, S160), 이때 상기 슬립 모드를 해제시키는 호스트 CPU(400)의 신호는 상기 호스트 CPU(400)로부터의 웨이크업(Wake-up) 신호 또는 호스트 CPU(400)에서 발생되는 CMD에 의해 인에이블(enable)되는 인터럽트 신호이다.
도 4는 본 발명의 실시예에 따른 메모리 링크 아키텍처(MLA)의 구성에서 메모리관리 제어과정을 보인 흐름도이다.
도 4를 참조하면, 상기 호스트 CPU(400)의 명령 프롬프트(CMD)가 발생하면(S200), 슬립 모드 또는 저장 모드 또는 스탠바이 모드 중 어느 모드로의 동작 명령인가를 판단한다(S201, S203, S206).
상기 S201 단계의 판단결과 슬립 모드인 경우에는 상기 슬립전환제어단계(S140~S160)에 따른 동작을 수행하고(S202), 상기 S203 단계의 판단결과 저장 모드인 경우에는 저장 모드로의 실행과 동시에 상기 메타(meta) 데이터와 파일 데이터를 멀티 포트 메모리 장치 내에 저장한다.
즉, 도 5a에 도시한 바와 같이 상기 멀티 포트 메모리 장치(110)의 저장공간인 호스트 CPU 영역에는 FTL code가 저장되고, 메모리 컨트롤러 영역에는 파일 데이터가 저장되며, 공유영역에는 맵핑 테이블이 저장되는데, 상기 저장 모드로 실행시에는 상기 멀티 포트 메모리 장치(110)는 액티브 상태로 전환하고(S204), 메모리 컨트롤러(300)의 SRAM(310)는 파워 오프 상태로 전환한다(S205).
만약, 상기 S206 단계의 판단결과 스탠바이 모드인 경우에는 스탠바이 모드로의 실행과 동시에 상기 메타 데이터와 파일 데이터를 메모리 컨트롤러(300) 내의 SRAM(310)에 저장한다.
즉, 도 5b에 도시한 바와 같이 상기 스탠바이 모드로 실행시 상기 메모리 컨트롤러(300)는 스탠바이 모드로 전환하고(S207), 멀티 포트 메모리 장치(110)는 딥 파워 다운(Deep Power Down, DPD) 상태 또는 파워 오프(power off) 상태로 전환하며(S208), 이때, 상기 메모리 컨트롤러(300) 내의 SRAM(310)에는 최소 맵 테이블과 FTL 코드를 저장한다.
이후, 상기 멀티 포트 메모리 장치(110) 또는 메모리 컨트롤러(300)에 저장된 메타 데이터와 파일 데이터를 통해 상기 플래시 메모리(130)를 관리하며(S209), 상기 S207 단계를 통해 스탠바이 모드로 실행시에는 상기 호스트 CPU(400)에서 발생되는 CMD에 의해 인에이블(enable)되는 인터럽트 신호에 의해 스탠바이 모드를 해제하고 저장 모드로 전환한다(S210, S211).
이상, 본 발명자에 의해서 이루어진 발명을 상기 실시예에 따라 구체적으로 설명하였지만, 본 발명은 상기 실시예에 한정되는 것은 아니고, 그 요지를 이탈하지 않는 범위에서 여러 가지로 변경 가능한 것은 물론이다.
100 : MLA 110 : 멀티 포트 메모리 장치
120,300 : 메모리 컨트롤러 130 : 플래시 메모리
200, 400 : 호스트 CPU 310 : SRAM

Claims (10)

  1. 멀티 포트 메모리 장치, 메모리 컨트롤러 및 플래시 메모리를 포함하는 MLA의 소비 전력을 줄이기 위한 멀티 포트 메모리 장치의 전원제어방법에 있어서,
    호스트 CPU로부터 설정시간 동안 메모리 컨트롤러로의 명령 프롬프트(CMD)가 발생하지 않는 경우 자동으로 메모리 컨트롤러를 슬립 모드로 전환하고, 호스트 CPU로부터 신호 입력시 슬립 모드를 해제하고 액티브 모드로 전환하는 슬립전환제어단계와,
    상기 호스트 CPU의 명령 프롬프트(CMD)에 따라 저장 모드 또는 스탠바이 모드로 전환시 메타(meta) 데이터와 파일 데이터를 상기 멀티 포트 메모리 장치 또는 메모리 컨트롤러에 저장하여 상기 플래시 메모리를 관리하여 전원을 제어하는 메모리관리단계를 포함하며,
    상기 메모리관리단계는,
    상기 호스트 CPU의 명령 프롬프트(CMD)가 발생하면 슬립 모드 또는 저장 모드 또는 스탠바이 모드 중 어느 모드로의 동작명령인가를 판단하는 단계;
    슬립 모드 또는 저장 모드 또는 스탠바이 모드 중 어느 모드로의 동작명령인가를 판단한 결과, 슬립 모드인 경우에는 상기 슬립전환제어단계에 따른 동작을 수행하는 단계;
    슬립 모드 또는 저장 모드 또는 스탠바이 모드 중 어느 모드로의 동작명령인가를 판단한 결과, 저장 모드인 경우에는 저장 모드로의 실행과 동시에 상기 메타(meta) 데이터와 파일 데이터를 멀티 포트 메모리 장치 내에 저장하는 단계;
    슬립 모드 또는 저장 모드 또는 스탠바이 모드 중 어느 모드로의 동작명령인가를 판단한 결과, 스탠바이 모드인 경우에는 스탠바이 모드로의 실행과 동시에 상기 메타 데이터와 파일 데이터를 메모리 컨트롤러 내에 저장하는 단계; 및
    상기 멀티 포트 메모리 장치 또는 메모리 컨트롤러에 저장된 메타 데이터와 파일 데이터를 통해 상기 플래시 메모리를 관리하는 단계를 포함하는 것을 특징으로 하는 MLA의 소비 전력을 줄이기 위한 멀티 포트 메모리 장치의 전원제어방법.
  2. 제1항에 있어서, 상기 슬립전환제어단계는
    상기 호스트 CPU로부터 메모리 컨트롤러로의 명령 프롬프트(CMD)가 발생하면 다음 명령 프롬프트(CMD)가 발생하기까지 카운트를 시작하는 단계,
    상기 카운트에 의한 카운팅 시간이 설정시간에 도달하기 전에 다음 명령 프롬프트(CMD)가 발생하는가를 판단하는 단계,
    다음 명령 프롬프트(CMD)의 발생 판단 결과, 설정시간 내에 다음 명령 프롬프트(CMD)가 발생하지 않으면 상기 메모리 컨트롤러를 슬립 모드로 전환하는 단계,
    상기 슬립 모드 진행중 호스트 CPU로부터 신호 입력시 상기 메모리 컨트롤러의 슬립 모드를 해제하고 액티브 모드로 전환하는 단계를 포함하는 것인 MLA의 소비 전력을 줄이기 위한 멀티 포트 메모리 장치의 전원제어방법.
  3. 제2항에 있어서, 상기 슬립 모드를 해제시키는 호스트 CPU의 신호는
    상기 호스트 CPU로부터의 웨이크업(Wake-up) 신호 또는 호스트 CPU에서 발생되는 CMD에 의해 인에이블(enable)되는 인터럽트 신호 중 어느 하나인 것인 MLA의 소비 전력을 줄이기 위한 멀티 포트 메모리 장치의 전원제어방법.
  4. 제2항에 있어서,
    상기 슬립 모드 전환을 위한 카운트 동작은 상기 호스트 CPU 또는 메모리 컨트롤러 중 어느 하나에서 수행하는 것인 MLA의 소비 전력을 줄이기 위한 멀티 포트 메모리 장치의 전원제어방법.
  5. 제2항에 있어서, 상기 슬립 모드로 전환하는 단계는
    상기 호스트 CPU에서 카운팅을 통해 일정 시간 후에 슬립 CMD를 발생하여 메모리 컨트롤러를 슬립 모드로 전환하거나, 메모리 컨트롤러에서 카운팅을 통해 일정 시간 후에 자동으로 슬립 모드로 전환하는 것인 MLA의 소비 전력을 줄이기 위한 멀티 포트 메모리 장치의 전원제어방법.
  6. 삭제
  7. 제1항에 있어서,
    상기 메모리 컨트롤러 내에 메타 데이터와 파일 데이터를 저장시 최소 맵 테이블과 FTL 코드를 저장하는 것인 MLA의 소비 전력을 줄이기 위한 멀티 포트 메모리 장치의 전원제어방법.
  8. 제1항에 있어서,
    상기 스탠바이 모드로 실행시 멀티 포트 메모리 장치는 딥 파워 다운(Deep Power Down, DPD) 상태 또는 파워 오프(power off) 상태로 전환하고, 상기 메모리 컨트롤러는 스탠바이 모드로 전환하는 단계를 더 포함하는 것인 MLA의 소비 전력을 줄이기 위한 멀티 포트 메모리 장치의 전원제어방법.
  9. 제1항에 있어서,
    상기 저장 모드로 실행시 메모리 컨트롤러는 파워 오프 상태로 전환하고, 상기 멀티 포트 메모리 장치는 액티브 상태로 전환하는 단계를 더 포함하는 것인 MLA의 소비 전력을 줄이기 위한 멀티 포트 메모리 장치의 전원제어방법.
  10. 제1항에 있어서,
    상기 스탠바이 모드로 실행시 상기 호스트 CPU에서 발생되는 CMD에 의해 인에이블(enable)되는 인터럽트 신호에 의해 해제하는 것인 MLA의 소비 전력을 줄이기 위한 멀티 포트 메모리 장치의 전원제어방법.
KR1020100124976A 2010-12-08 2010-12-08 Ｍｌａ의 소비 전력을 줄이기 위한 멀티 포트 메모리 장치의 전원제어방법 KR101222082B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100124976A KR101222082B1 (ko) 2010-12-08 2010-12-08 Ｍｌａ의 소비 전력을 줄이기 위한 멀티 포트 메모리 장치의 전원제어방법
US13/313,734 US8769319B2 (en) 2010-12-08 2011-12-07 Reducing power consumption in memory line architecture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100124976A KR101222082B1 (ko) 2010-12-08 2010-12-08 Ｍｌａ의 소비 전력을 줄이기 위한 멀티 포트 메모리 장치의 전원제어방법

Publications (2)

Publication Number Publication Date
KR20120063828A KR20120063828A (ko) 2012-06-18
KR101222082B1 true KR101222082B1 (ko) 2013-01-14

Family

ID=46200652

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100124976A KR101222082B1 (ko) 2010-12-08 2010-12-08 Ｍｌａ의 소비 전력을 줄이기 위한 멀티 포트 메모리 장치의 전원제어방법

Country Status (2)

Country Link
US (1) US8769319B2 (ko)
KR (1) KR101222082B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014008653A1 (en) * 2012-07-12 2014-01-16 Harman International Industries, Incorporated Method for switching a device between hibernat mode and wake-up
KR20150122654A (ko) * 2013-02-25 2015-11-02 피에스4 뤽스코 에스.에이.알.엘. 반도체 장치
JP2016206951A (ja) * 2015-04-22 2016-12-08 富士通株式会社 電子装置及び電子装置の制御方法
US10042416B2 (en) * 2015-07-20 2018-08-07 Sandisk Technologies Llc Memory system and method for adaptive auto-sleep and background operations
US11188456B2 (en) 2017-03-21 2021-11-30 Western Digital Technologies Inc. Storage system and method for predictive block allocation for efficient garbage collection
US10635335B2 (en) 2017-03-21 2020-04-28 Western Digital Technologies, Inc. Storage system and method for efficient pipeline gap utilization for background operations
US11269764B2 (en) 2017-03-21 2022-03-08 Western Digital Technologies, Inc. Storage system and method for adaptive scheduling of background operations
TWI625736B (zh) * 2017-05-19 2018-06-01 華邦電子股份有限公司 快閃記憶體儲存裝置
KR102027326B1 (ko) * 2018-11-13 2019-11-14 주식회사 한줌 스마트 단말장치 보안 시스템 및 방법
JP2021015658A (ja) 2019-07-10 2021-02-12 キオクシア株式会社 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の駆動方法
US20240295972A1 (en) * 2023-03-02 2024-09-05 Micron Technology, Inc. Media scan method to reduce active idle power of memory devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0172003B1 (ko) * 1995-03-28 1999-03-30 김광호 컴퓨터 시스템 및 그 제어방법
KR20060090088A (ko) * 2005-02-07 2006-08-10 삼성전자주식회사 메타 데이터가 저장되는 에프램을 포함하는 메모리 장치
KR20090121405A (ko) * 2007-03-23 2009-11-25 실리콘 이미지, 인크.(델라웨어주 법인) 멀티 포트 메모리 장치의 점진적 전력 제어
KR20100082185A (ko) * 2009-01-08 2010-07-16 삼성전자주식회사 플래시 메모리, 캐시 메모리, 그리고 제어기를 포함하는 사용자 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101430687B1 (ko) * 2007-09-28 2014-08-18 삼성전자주식회사 다이렉트 억세스 부팅동작을 갖는 멀티 프로세서 시스템 및그에 따른 다이렉트 억세스 부팅방법
US8181046B2 (en) * 2008-10-29 2012-05-15 Sandisk Il Ltd. Transparent self-hibernation of non-volatile memory system
KR20100133649A (ko) 2009-06-12 2010-12-22 삼성전자주식회사 메모리 링크 아키텍쳐에서 파워 오프 시 데이터 로스를 방지하는 기능을 갖는 멀티 프로세서 시스템
KR101039397B1 (ko) 2010-05-28 2011-06-07 (주)다윈텍 Ｍｌａ의 독출 동작 속도를 증가시키기 위한 멀티 포트 메모리 장치의 공유 영역 관리 방법 및 그를 위한 프로그램을 기록한 컴퓨터로 독출 가능한 기록매체

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0172003B1 (ko) * 1995-03-28 1999-03-30 김광호 컴퓨터 시스템 및 그 제어방법
KR20060090088A (ko) * 2005-02-07 2006-08-10 삼성전자주식회사 메타 데이터가 저장되는 에프램을 포함하는 메모리 장치
KR20090121405A (ko) * 2007-03-23 2009-11-25 실리콘 이미지, 인크.(델라웨어주 법인) 멀티 포트 메모리 장치의 점진적 전력 제어
KR20100082185A (ko) * 2009-01-08 2010-07-16 삼성전자주식회사 플래시 메모리, 캐시 메모리, 그리고 제어기를 포함하는 사용자 장치

Also Published As

Publication number Publication date
US20120151238A1 (en) 2012-06-14
US8769319B2 (en) 2014-07-01
KR20120063828A (ko) 2012-06-18

Similar Documents

Publication Publication Date Title
KR101222082B1 (ko) Ｍｌａ의 소비 전력을 줄이기 위한 멀티 포트 메모리 장치의 전원제어방법
TWI675289B (zh) 包含異質多核心處理器的電子系統及其操作方法
TWI582578B (zh) 具有永遠開啟處理器之系統單晶片
US8683247B2 (en) Method and apparatus for controlling power supply to primary processor and portion of peripheral devices by controlling switches in a power/reset module embedded in secondary processor
EP3245587B1 (en) Systems and methods for providing dynamic cache extension in a multi-cluster heterogeneous processor architecture
CN108604114B (zh) 存储器子系统的强迫空闲
KR102301639B1 (ko) SoC(System-on Chip), 그의 전력 관리 방법 및 전자 장치
CN107924225B (zh) 用于动态地调整存储器状态转变定时器的系统和方法
TWI553549B (zh) 包括多個不同處理器核心之處理器
JP2006107127A (ja) 半導体集積回路装置
JP6240225B2 (ja) ポータブルコンピューティングデバイスにおける電圧モードの温度駆動型選択のためのシステムおよび方法
US20140013140A1 (en) Information processing apparatus and computer program product
JP5636677B2 (ja) 電子機器、その省電力制御方法、およびプログラム
US20140181561A1 (en) Power throttling queue
JP2015511045A (ja) コンピューティングデバイスにおける電源オフ状態の実施
KR20170069730A (ko) 온도 및 공간적인 위치에 따라 코어들의 동작들을 관리하는 연산 처리 장치, 및 연산 처리 장치를 포함하는 전자 장치
JPWO2011033626A1 (ja) コンピュータシステム
WO2015074577A1 (zh) 降低电子设备功耗的方法及电子设备
KR102166644B1 (ko) 복수의 이종 코어들을 포함하는 전자 시스템 및 이의 동작 방법
JP2008262451A (ja) メモリ電源管理装置及びメモリ電源管理方法
KR100975747B1 (ko) 마이크로 프로세서 시스템
JP5783348B2 (ja) 制御装置、制御プログラム、画像形成装置
WO2013101228A1 (en) Middleware power management
CN104077156A (zh) 可程序化中央处理单元的重新启动系统及其方法
CN110121688B (zh) 判断加载程序的方法以及电子系统

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160106

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161230

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 8