CN103827838A - 存储器控制系统以及电力控制方法 - Google Patents

Abstract

存储器控制系统(100)具备多个I/O电路和电力控制电路(160)，电力控制电路(160)进行消耗电力降低处理，即，在满足与存储器的使用状态相关的规定条件并且多个存储器中存在未使用的存储器的情况下，通过对作为与该未使用的存储器连接的I/O电路的对象I/O电路进行控制，使对象I/O电路的消耗电力成为比多个I/O电路中的该对象I/O电路之外的I/O电路的消耗电力低的消耗电力。

Description

存储器控制系统以及电力控制方法

技术领域

本发明涉及对使用多个存储器时的电力进行控制的存储器控制系统以及电力控制方法。

背景技术

近年来，随着系统LSI的大规模化以及高速化，DRAM(DynamicRandom Access Memory)的使用数以及工作频率也在增大。因此，不仅是DRAM本身的消耗电力，包含DRAM的控制电路的周边电路的消耗电力也在增大。

专利文献1中公开了根据DRAM的使用状况，停止向DRAM提供电源(电力)，从而降低使用该DRAM的装置的消耗电力的技术(以下，称之为现有技术A)。

专利文献1：日本特开2005-025364号公报

然而，在现有技术A中，由于是停止向存储器(DRAM)提供电源(电力)，因此，为了使被停止电力提供的存储器再次成为可使用状态，需要用于进行电力提供以及该存储器的初期处理等的时间。因此存在如下问题，即，为了再次使用被停止电力提供而不能访问的存储器，需要花费时间。

发明内容

本发明是为了解决上述问题而被开发的技术，其目的在于提供既能够缩短为了使无法访问的存储器成为使用可能状态所需的时间，又能够抑制消耗电力的存储器控制系统等。

为了达成上述目的，本发明的一形态的存储器控制系统是一个与多个存储器连接的存储器控制系统，其具备：多个I/O电路；监控电路，对上述多个存储器的使用状态进行监控。上述多个I/O电路分别与上述多个存储器连接，各个上述I/O电路在对与该I/O电路连接的存储器进行访问时被使用，各个上述I/O电路消耗电力而工作。上述监控电路根据上述多个存储器的使用状态，使该多个存储器中被允许访问的存储器发生变化。上述存储器控制系统还具备电力控制电路，上述电力控制电路进行如下的消耗电力降低处理，即，在满足与存储器的使用状态相关的规定条件并且上述多个存储器中存在未使用的存储器的情况下，通过对作为与该未使用的存储器连接的上述I/O电路的对象I/O电路进行控制，使上述对象I/O电路的消耗电力成为比上述多个I/O电路中的该对象I/O电路之外的I/O电路的消耗电力低的消耗电力。

即，该存储器控制系统具备电力控制电路，在满足与存储器的使用状态相关的规定条件并且多个存储器中存在未使用的存储器的情况下，该电力控制电路进行消耗电力降低处理，即，对作为与该未使用的存储器连接的上述I/O电路的对象I/O电路进行控制，使上述对象I/O电路的消耗电力成为比上述多个I/O电路中的该对象I/O电路之外的I/O电路的消耗电力低的消耗电力。

即，作为与该未使用的存储器连接的上述I/O电路的对象I/O电路的消耗电力成为比上述多个I/O电路中的该对象I/O电路之外的I/O电路低的消耗电力。由此，能够抑制存储器控制系统的消耗电力。

另外，要想使未使用的存储器成为使用可能的状态，向对象I/O电路提供能使该对象I/O电路的消耗电力与该对象I/O电路之外的I/O电路的消耗电力成为大致相等的电力即可。因此，能够极力缩短使不能访问的未使用的存储器成为使用可能的状态所需的时间。从而，既能够极力缩短使不能访问的存储器成为使用可能的状态所需的时间，又能够抑制消耗电力。

另外可以是，各个上述I/O电路包含有在对与该I/O电路连接的存储器进行访问时被使用的电路，上述电力控制电路进行上述消耗电力降低处理，通过对上述对象I/O电路进行控制，使作为上述对象I/O电路的上述I/O电路包含的上述电路停止。

另外可以是，在上述多个存储器设定n(2以上的整数)个段，上述n个段分别与上述多个存储器中的根据同一地址而被确定的多个区域的全部或者一部分对应，上述多个存储器以段为单位被访问，上述存储器控制系统还具备存储器管理电路，该存储器管理电路，(a)每当接收到用于进行访问处理的指示时，进行用于使访问对象的段成为有效的处理，该访问处理是指对上述n个段的任一个进行访，(b)每当结束了使上述访问处理至少被进行一次的规定处理时，进行用于使该访问对象的段成为无效的处理，上述监控电路根据上述n个段中的有效的段的个数，使上述多个存储器中被允许访问的存储器发生变化。

另外可以是，上述规定条件是指，以最新的有效的段的个数为依据的值在规定的第一阈值以下这一条件。

另外可以是，上述以最新的有效的段的个数为依据的值是指，最新的有效的段的个数相对于上述n的比例。

另外可以是，上述第一阈值是小于0.5的值。

另外可以是，在上述多个存储器分别设定不同的优先级，各个上述段与段信息构成对应关系，该段信息表示对上述多个存储器中被允许访问的存储器进行确定的确定信息。上述监控电路，每当进行用于对上述多个段的任一个进行访问的处理时，更新与访问对象的段对应的段信息的确定信息，以根据该确定信息来确定有效的段的个数越少上述多个存储器中的优先级就越低的存储器，从而使上述多个存储器中被允许访问的存储器发生变化。

另外可以是，上述存储器控制系统还包括多个功能电路，上述多个功能电路分别进行不同的处理，上述监控电路根据各个上述功能电路进行处理时使用的最大存储容量，使该多个存储器中被允许访问的存储器发生变化。

另外可以是，上述I/O电路是处理差动信号的电路。

本发明的一形态的电力控制方法是由与多个存储器连接的存储器控制系统进行的电力控制方法，上述存储器控制系统包括：多个I/O电路；监控电路，对上述多个存储器的使用状态进行监控，上述多个I/O电路分别与上述多个存储器连接，各个上述I/O电路在对与该I/O电路连接的存储器进行访问时被使用，各个上述I/O电路消耗电力而工作，上述监控电路根据上述多个存储器的使用状态，使该多个存储器中被允许访问的存储器发生变化，上述电力控制方法包含进行如下的消耗电力降低处理的步骤，即，在满足与存储器的使用状态相关的规定条件并且上述多个存储器中存在未使用的存储器的情况下，通过对作为与该未使用的存储器连接的上述I/O电路的对象I/O电路进行控制，使上述对象I/O电路的消耗电力成为比上述多个I/O电路中的该对象I/O电路之外的I/O电路的消耗电力低的消耗电力。

本发明能既能够极力缩短为了使不能访问的存储器成为使用可能所需的时间，又能够抑制消耗电力。

附图说明

图1是表示本发明的实施方式1的处理装置的结构的方框图。

图2是模式性地表示本发明的实施方式1的存储部的结构的图。

图3是表示本发明的实施方式1的地址变换表的结构的图。

图4是用于说明本发明的实施方式1的段信息的图。

图5是表示本发明的实施方式1的I/O电路的一结构例的方框图。

图6是表示本发明的实施方式1的存储器控制系统的结构的方框图。

图7是本发明的实施方式1的使用存储器设定处理的流程图。

图8是本发明的实施方式1的消耗电力控制处理的流程图。

图9是用于说明本发明的实施方式1的2存储器结构的存储器控制系统的一工作例的图。

图10是用于说明本发明的实施方式1的2存储器结构的存储器控制系统的一工作例的流程图。

图11是本发明的实施方式1的使用存储器设定处理A的流程图。

图12是用于说明本发明的实施方式1的3存储器结构的存储器控制系统的一工作例的图。

图13是用于说明本发明的实施方式1的3存储器结构的存储器控制系统的一工作例的流程图。

图14是表示本发明的实施方式2的处理装置的结构的方框图。

图15是用于说明本发明的实施方式2的2存储器结构的存储器控制系统的一工作例的图。

具体实施方式

以下，关于本发明的实施方式，参照附图进行说明。在以下的说明中，对相同的结构要素赋予相同的符号。相同结构要素的名称以及功能也是相同的，因此有时会省略相关的详细说明。

另外，以下说明的实施方式均表示本发明的一具体例。以下的实施方式中给出的数值、形状、材料、结构要素、结构要素的配置位置以及连接形态、步骤、步骤的顺序等也都表示一例，并不意味本发明限定于此。另外，关于以下实施方式的结构要素中未被记载于表示最上位概念的独立权利要求项中的结构要素，作为任意的结构要素对其进行说明。

＜实施方式1＞

图1是表示实施方式1的处理装置1000的结构的方框图。

处理装置1000是处理数据的装置。处理装置1000例如是摄像装置。摄像装置例如是数字摄像机或者数字静态照相机等。

另外，处理装置1000并不限定于摄像装置，只要是处理数据的装置，还可以是其他装置(例如，图像处理装置)。

处理装置1000包含存储器控制系统100和存储装置200。

存储装置200包含存储器210a、210b和210c。存储器210a、210b和210c分别具有相同个数的地址。另外，存储器210a、210b和210c也可以分别具有不同个数的地址。

以下，也将存储器210a、210b以及210c简称为存储器210。由图示的电源向存储装置200包含的多个存储器210的各个存储器，持续提供用于使该存储器210工作的电力。即，由未图示的电源向存储装置200包含的多个存储器210的各个存储器，持续提供用于使该存储器210保持数据的电力。

作为存储器210的一例，有DDR SDRAM(Double-Data-RateSynchronous Dynamic Random Access Memory)。但是，存储器210并不限定于DDR SDRAM，只要是利用差动信号(差动型的I/O电路)来进行工作的存储器，还可以是其他的存储器。

另外，存储器210也可以是不利用差动信号的其他存储器(例如，DRAM)。另外，存储装置200包含的存储器210的个数并不限定于3个，还可以是2个，或者4个以上。

由存储器210a的全存储区域、存储器210b的全存储区域和存储器210c的全存储区域构成存储部220。

图2是模式性地表示存储部220的结构的图。

存储部220由与构成后述地址变换表122的段信息的个数为相同个数的段构成。在本实施方式，设想为构成地址变换表122的段信息的个数是n(2以上的整数)。

在此情况下，存储部220由段SG[1]、SG[2]、……、SG[n]构成。以下，也将段SG[1]、SG[2]、……SG[n]分别简称为段SG或者段。

存储器210a、210b和210c分别包含图2中在列方向上排列的n个存储区域C10。n个段SG分别与n个存储区域C10对应。n个存储区域C10分别根据行地址而被确定。

在本实施方式，存储器210a、210b以及210c分别包含的存储区域C10的容量相同。但是，存储器210a、210b以及210c分别包含的存储区域C10的容量也可以相异。

在本实施方式，在存储装置200包含的存储器210a、210b和210c中，在根据同一地址而被确定的多个区域的全部或者一部分设定段SG。在此，同一地址是行地址。根据同一行地址而被确定的多个区域，例如是图2中排列在同一行的存储器210a的存储区域C10、存储器210b的存储区域C10以及存储器210c的存储区域C10。

在本实施方式，在存储器210a、210b以及210c设定n个段SG。上述n个段SG分别由存储器210a、210b以及210c中的根据同一地址而被确定的多个区域的全部或者一部分构成。即，上述n个段SG分别与存储器210a、210b以及210c中的根据同一地址而被确定的多个区域的全部或者一部分对应。

在存储器210a、210b以及210c，设定被使用的优先级(以下，也称之为使用优先级)。即，在多个存储器分别设定不同的优先级。

在本实施方式，作为一例，以优先级按照存储器210a、存储器210b、存储器210c的顺序降低的方式设定使用优先级。即，在存储器210a、存储器210b以及存储器210c中，存储器210a的优先级最高。

另外，段SG也可以由多个存储器中根据不同的地址而被确定的多个区域的全部或者一部分构成。

在图2中，行地址确定出各段SG的任一个。列地址确定出存储器210a、210b以及210c的任一个。

各段SG由后述的存储器管理电路120包含的地址变换表122所管理。

图3是表示地址变换表122的结构的图。

地址变换表122由段信息123[1]、123[2]、……、123[n]构成。段信息123[1]、123[2]、……、123[n]分别与段SG[1]、SG[2]、……、SG[n]构成对应关系。例如，段信息123[1]与段SG[1]对应。

以下，也将段信息123[1]、123[2]、……、123[n]分别简称为段信息123或者段信息。即，各个上述段SG与段信息123构成对应关系。

图4是用于说明段信息123的图。如图4所示，段信息123包含有效判定信息FG、开始地址SD和使用存储器信息MJ。

有效判定信息FG是表示包含该有效判定信息FG的段信息123是否有效的信息。有效判定信息FG表示“有效”或者“无效”。在有效判定信息FG表示“有效”的情况下，与包含该有效判定信息FG的段信息123对应的段为有效。在有效判定信息FG表示“无效”的情况下，与包含该有效判定信息FG的段信息123对应的段为无效。

另外，在初期状态，地址变换表122中包含的n个段信息123分别表示的有效判定信息FG表示“无效”。

以下，也将有效判定信息FG表示“有效”的段信息123称为有效段信息。与有效段信息对应的段为有效的段。以下，也将有效的段称为有效段。有效段是被允许访问的段。

另外，以下，也将有效判定信息FG表示“无效”的段信息123称为无效段信息。与无效段信息对应的段为无效的段。以下，也将无效的段称为无效段。无效段是不被允许访问的段。

开始地址SD是与包含该开始地址SD的段信息123对应的段的开始地址。

使用存储器信息MJ是用于确定多个存储器中被允许访问的存储器的确定信息，详情后述。作为使用存储器信息MJ的一例，其表示使用的存储器的个数。在存储部220由3个存储器的各存储区域构成的情况下，使用存储器信息MJ表示“1”～“3”的任一个。另外，在初期状态，n个段信息123各自的使用存储器信息MJ表示“1”。

段SG的大小(容量)根据使用存储器信息MJ表示的值而变化。

在使用存储器信息MJ例如表示“1”的情况下，与表示该使用存储器信息MJ的段信息123对应的段SG的大小相当于1个存储区域C10的容量。该1个存储区域C10是优先级最高的存储器210a内的存储区域C10。在使用存储器信息MJ表示“1”的情况下，在对与该使用存储器信息MJ对应的段进行访问的处理中，只对存储器210a进行访问，而对存储器210b不进行访问。

在使用存储器信息MJ例如表示“2”的情况下，与表示该使用存储器信息MJ的段信息123对应的段SG的大小相当于2个存储区域C10的合计容量。该2个存储区域C10分别是存储器210a内的存储区域C10以及存储器210b内的存储区域C10。

在使用存储器信息MJ表示“2”的情况下，在对与该使用存储器信息MJ对应的段进行访问的处理中，只对存储器210a以及210b进行访问，而对存储器210c不进行访问。即，优先级最低的存储器210c不被访问。

在使用存储器信息MJ例如表示“3”的情况下，与表示该使用存储器信息MJ的段信息123对应的段SG的大小相当于3个存储区域C10的合计容量。该3个存储区域C10分别是存储器210a内的存储区域C10、存储器210b内的存储区域C10以及存储器210c内的存储区域C10。

再次参照图1，存储器控制系统100具备功能部110、存储器管理电路120、访问调整电路130、存储器接口电路140、监控电路150、电力控制电路160和I/O部170。

功能部110包含功能电路11[1]、11[2]、……、11［m(2以上的整数)］。

功能电路11[1]、11[2]、……、11[m]分别进行不同的处理。功能电路11[1]进行处理A。处理A例如是对图像数据进行编码的处理。功能电路11[2]进行处理B。处理B例如是除去图像的噪声的处理。

给功能电路11[1]、11[2]、……、11[m]分别预先分配了存储部220中的访问对象的段SG。

以下，也将访问对象的段称为对象段。分别分配给功能电路11[1]、11[2]、……、11[m]的对象段互相不同。分配给功能电路11[1]的对象段例如是段SG[1]。

以下，也将功能电路11[1]、11[2]、……、11[m]分别简称为功能电路11。即，存储器控制系统100包含多个功能电路11。

另外，给m个功能电路11的至少1个功能电路分配的对象段的个数有时是多个。

各功能电路11在执行与该功能电路11对应的处理中，若有必要访问对象段，就向存储器管理电路120发送访问请求RQ。访问请求RQ表示出用于确定对象段的逻辑地址。

另外，访问请求RQ表示数据存放指示以及数据读出指示等。数据存放指示是用于存放数据的指示。数据读出指示是用于读出数据的指示。另外，在访问请求RQ表示数据存放指示的情况下，还在该访问请求RQ附加上存放对象的数据。

另外，各功能电路11，在完成了与该功能电路11对应的处理的情况下，向存储器管理电路120发送表示已完成该处理的处理完成信号。

存储器管理电路120包含地址变换电路121和上述地址变换表122。

地址变换电路121，在每当接收到访问请求RQ时，进行地址变换处理。

在地址变换处理中，地址变换电路121将与接收到的访问请求RQ对应的对象段的开始地址加入接收到的访问请求RQ表示的逻辑地址，从而求出物理地址。在此，对象段的开始地址是指地址变换表122包含的、与该对象段对应的段信息123表示的开始地址SD。

另外，地址变换电路121在每当接收到访问请求RQ时，进行有效设定处理。访问请求RQ是用于进行后述的访问处理的指示。

在有效设定处理中，地址变换电路121确定与该访问请求RQ对应的对象段的段信息123。并且，地址变换电路121，在确定出的段信息123是无效段信息的情况下，将该段信息123变更成有效段信息。即地址变换电路121变更所确定出的段信息123的有效判定信息FG，使该有效判定信息FG表示“有效”。

即，在有效设定处理中，地址变换电路121(存储器管理电路120)进行用于使访问对象的段(对象段)成为有效的处理。

另外，地址变换电路121，在每当接收到处理完成信号时，进行无效设定处理。无效设定处理是用于使访问对象的段成为无效的处理。

地址变换电路121，在功能电路11完成了与该功能电路11对应的处理的情况下，从该功能电路11接收处理完成信号。通过与功能电路11对应的处理，生成至少1个访问请求RQ。根据访问请求RQ，进行后述的访问处理。

即，地址变换电路121(存储器管理电路120)，每当结束了使上述访问处理至少进行1次的规定处理时，进行无效设定处理。该规定处理例如是由功能电路11进行的处理A。该访问对象的段是对象段。

具体是，在无效设定处理中，地址变换电路121(存储器管理电路120)确定出发送该处理完成信号的功能电路11。并且，地址变换电路121将与从确定出的功能电路11接收到的访问请求RQ对应的段信息123，变更成无效段信息。即，地址变换电路121变更与该访问请求RQ对应的段信息123的有效判定信息FG，使该有效判定信息FG表示“无效”。

另外，地址变换电路121进行段大小设定处理。在段大小设定处理中，地址变换电路121按照地址变换表122包含的、与该对象段对应的段信息123所表示的使用存储器信息MJ的值，设定对象段的大小。以下，也将具有由地址变换电路121设定的大小的对象段的大小，称为设定段大小。

在使用存储器信息MJ例如表示“2”的情况下，与表示该使用存储器信息MJ的段信息123对应的设定段大小相当于2个存储区域C10的容量。

并且，地址变换电路121通过将访问请求RQ所示的逻辑地址置换成求出的物理地址，从而生成访问请求RQA。访问请求RQA也表示设定段大小。

并且，地址变换电路121将该访问请求RQA发送到访问调整电路130。另外，在地址变换电路121接收到了多个访问请求RQ的情况下，将多个访问请求RQA发送到访问调整电路130。

访问调整电路130对接收到的多个访问请求RQA进行调整。具体是，访问调整电路130将接收到的多个访问请求RQA，按任意的优先顺序进行重新排列，并按照优先级从高到底顺序，将访问请求RQA发送到存储器接口电路140。

存储器接口电路140，在每当接收到访问请求RQA时，进行访问处理。访问处理是用于对n个段的任一个进行访问的处理。

在访问处理中，存储器接口电路140按照接收到的访问请求RQA，生成用于访问存储部220的指令(波形)等。该指令是与存储装置200包含的存储器210的种类相应的指令(波形)。

并且，存储器接口电路140按照生成的指令，通过I/O部170，访问存储部220，详情后述。

在此，关于I/O部170的结构进行说明。

I/O部170包含I/O电路171a、171b、171c、172a、172b以及172c。

I/O电路171a以及172a连接于存储器210a。I/O电路171a以及172a，在对存储器210a进行访问时被使用。I/O电路171b以及172b连接于存储器210b。I/O电路171b以及172b，在对存储器210b进行访问时被使用。

I/O电路171c以及172c连接于存储器210c。I/O电路171c以及172c，在对存储器210c进行访问时被使用。

即，I/O电路171a、171b以及171c分别连接于存储器210a、210b以及210c。即，存储器控制系统100与多个存储器连接。

I/O电路171a、171b以及171c分别是处理差动信号的差动型的I/O电路。与处理单端信号的一般的I/O电路相比，差动型的I/O电路消耗更大的电力而工作。另外，差动型的I/O电路即使在待机状态下也有很大的电流流动，因此其工作所消耗的电力大。

另外，I/O电路171a、171b以及171c分别并不限定于差动型的I/O电路，例如还可以是CMOS结构的I/O电路。

I/O电路171a、171b以及171c分别通过用于传输锁存信号的控制线，与连接对象的存储器连接。另外，I/O电路171a、171b以及171c分别并不限定于锁存信号，也可以通过用于传输指令等的控制线，与连接对象的存储器连接。

I/O电路172a、172b以及172c分别通过用于传输数据的数据线和地址线，与连接对象的存储器连接。I/O电路172a、172b以及172c，在进行由连接对象的存储器保持数据的处理(以下，也称之为数据保持处理)时被使用。数据保持处理例如是由连接对象的存储器进行的刷新处理。

另外，存储器接口电路140还通过用于传输指令等的未图示的控制线，与存储器210a、210b以及210c分别连接。

以下，将I/O电路171a、171b以及171c也分别简称为I/O电路171。各I/O电路171在对与该I/O电路171连接的存储器进行访问时被使用。另外，各I/O电路171消耗比存储器210少的电力而工作。

图5是表示I/O电路171的一结构例的方框图。在此，为了便于进行说明，图5中还表示了不被包含在I/O电路171中的电力控制电路160以及存储器接口电路140。作为图5的I/O电路171的一例，设想是I/O电路171a。

如图5所示，I/O电路171包含差动输出放大器181、差动放大器182、电力控制部183、端子184a以及184b。

端子184a以及184b连接于存储器210(例如，存储器210a)，该存储器210与I/O电路171连接。

电力控制部183根据来自电力控制电路160的指示，成为接通状态或者切断状态。接通状态的电力控制部183与未图示的外部电源、差动输出放大器181以及差动放大器182成为电连接的状态。从而，由外部电源向差动输出放大器181以及差动放大器182提供电力。

切断状态的电力控制部183与外部电源、差动输出放大器181以及差动放大器182成为非电连接的状态。即，电力控制部183起到开关的作用。由此，停止向差动输出放大器181以及差动放大器182提供电力。

另外，差动输出放大器181以及差动放大器182分别具有掉电功能。所谓掉电功能是指使停止工作的功能。

在此情况下，电力控制部183根据来自电力控制电路160的指示，使差动输出放大器181以及差动放大器182分别掉电。

差动输出放大器181以及差动放大器182分别是在对与I/O电路171连接的存储器进行访问时被使用的电路。

差动输出放大器181接收单端信号(例如，锁存信号)，并将该单端信号变换成差动信号。然后，差动输出放大器181通过端子184a以及184b，将差动信号发送到与I/O电路171连接的存储器210。

差动放大器182，在从存储器210(例如，存储器210a)通过端子184a以及184b接收到了差动信号(例如，锁存信号)的情况下，将该差动信号变换成单端信号。

另外，I/O电路171b以及171c分别具有与图5的I/O电路171的结构相同的结构。

另外，I/O电路172a、172b以及172c分别具有能够收发单端信号(数据)的一般结构。

以下说明存储器接口电路140的处理的具体例。存储器接口电路140对由多个存储器210的全存储区域构成的存储部220，以段为单位进行访问。即，存储器接口电路140对多个存储器210，以段为单位进行访问。即，上述多个存储器210以段为单位被访问。

在访问请求RQA表示数据存放指示的情况下，存储器接口电路140进行用于将被附加在访问请求RQA的数据存放到存储部220的数据存储处理。在该数据存放处理中，存放数据的存储部220内的段是具有设定段大小的对象段。

例如，设定段大小相当于2个存储区域C10的合计容量。在此情况下，存储器接口电路140将存放对象的数据发送到I/O电路172a以及172b，并将锁存信号发送到I/O电路171a以及171b。并且，存储器接口电路140还通过未图示的控制线，将写入指令发送到存储器210a以及210b。通过这样，在存储器210a和210b的对象段存放数据。

另一方面，在访问请求RQA表示数据读出指示的情况下，进行数据读出处理被。在数据读出处理中，存储器接口电路140通过未图示的控制线，将读出指令发送到存储器210a和210b。并且，存储器接口电路140通过I/O电路171a从存储器210a接收锁存信号，通过I/O电路171b从存储器210b接收锁存信号。另外，通过I/O电路172a以及172b，从存储器210a和210b接收读出对象的数据。

在该数据读出处理中，被读出数据的存储部220内的段，是具有设定段大小的对象段。

以下，关于监控电路150进行说明。

监控电路150对多个存储器的使用状态进行监控，详情后述。监控电路150包含使用状态监控电路151和使用存储器监控电路152。

使用状态监控电路151进行用于对存储装置200包含的多个存储器210的使用状态进行监控的使用状态监控处理。即，使用状态监控电路151随时都在对存储部220(存储装置200)包含的多个段的使用状态进行监控。以下，也将存储部220(存储装置200)包含的多个段的使用率称为段使用率。

在使用状态监控处理中，使用状态监控电路151通过参照地址变换表122包含的n个段信息123各自的有效判定信息FG，算出有效段信息的个数。有效段信息的个数既是有效段的个数。

并且，使用状态监控电路151根据(有效段的个数)/n的算式，算出段使用率。例如，在n为64、有效段的个数为32的情况下，段使用率是50%。

如上所述，使用状态监控电路151算出段使用率。

使用存储器监控电路152进行使用存储器监控处理。

在使用存储器监控处理中，使用存储器监控电路152通过参照地址变换表122包含的n个段信息123各自的使用存储器信息MJ，来判定是否存在未使用的存储器。

在此，存储装置200包含3个存储器210。在此情况下，例如，在该n个段信息123各自的使用存储器信息MJ表示“1”或者“2”的情况下，使用存储器监控电路152就判定为存储器210c未被使用。即，使用存储器监控电路152判定为存在未使用的存储器。

使用存储器监控电路152，在判定为存在未使用的存储器的情况下，将未使用存储器信息发送到电力控制电路160。未使用存储器信息表示用于确定未使用的存储器的代码(信息)。该代码例如由二进制的数值所表现。

该代码例如由“00”、“01”以及“10”的任一个来表现。例如，“00”、“01”以及“10”分别是用于确定存储器210a、210b以及210c的代码。

另外，用于确定未使用的存储器的代码并不限定于上述代码，例如也可以是拉丁字母等。

即，电力控制电路160通过由使用存储器监控电路152进行使用存储器监控处理，并接收未使用存储器信息，从而随时掌握是否存在未使用的存储器。

电力控制电路160进行用于抑制消耗电力的消耗电力控制处理，详情后述。

(使用2个存储器的存储器控制系统的处理)

接下来，说明由存储器控制系统100进行的处理。以下，简单起见，设想为存储器控制系统100与2个存储器210连接。以下，也将使用2个存储器的存储器控制系统100的结构称为2存储器结构。

在2存储器结构的存储器控制系统100中，如图6所示，存储装置200只包含存储器210a、210b。即，2存储器结构的存储器控制系统100与2个存储器210连接。

首先，关于为了在2存储器结构的存储器控制系统100中设定使用存储器信息MJ的处理(以下，也称之为使用存储器设定处理)进行说明。

在2存储器结构的存储器控制系统100中，以优先级按照存储器210a、存储器210b的顺序降低的方式设定使用优先级。即，在存储器210a和存储器210b中，存储器210a的使用优先级最高。另外，使用存储器信息MJ表示“1”或者“2”。

另外设想为，在2存储器结构的存储器控制系统100中，I/O部170只包含I/O电路171a、171b、172a以及172b。另外，设想为图2的存储部220由存储器210a的全存储区域和存储器210b的全存储区域构成。

图7是使用存储器设定处理的流程图。在地址变换表122中，每当段信息被变更时，由使用状态监控电路151进行使用存储器设定处理。即，地址变换电路121在每当从功能部110接收1个访问请求RQ时，进行使用存储器设定处理。

在此，使用状态监控电路151并列进行使用存储器设定处理以及上述使用状态监控处理。

参照图7，在步骤S110中，使用状态监控电路151判定最新的段使用率是否在规定的第1阈值TH1以下。第1阈值TH1例如是3/8。在此，第1阈值TH1并不限定于3/8，例如可以是2/8～3/8范围的值。即，上述第1阈值TH1是小于0.5的值。

段使用率被表示为(有效段的个数)/n。即，最新的段使用率是最新的有效的段的个数相对于上述n的比例。

即，使用状态监控电路151判定是否满足与存储器的使用状态相关的规定条件。上述规定条件是指以最新的有效的段的个数为依据的值在规定的第1阈值TH1以下这一条件。上述以最新的有效的段的个数为依据的值是指最新的有效的段的个数相对于上述n的比例(段使用率)。

另外，在步骤S110，使用状态监控电路151也可以对有效段的个数是否在第1阈值TH1以下进行判定。在此情况下，第1阈值TH1例如是n×3/8。

在步骤S110，如果是“是”，处理进入步骤S121。相反，在步骤S110，如果是“否”，处理就进入步骤S122。

在步骤S121，使用状态监控电路151将被变更后的最新的段信息的使用存储器信息MJ所表示的值设定为“1”。

在步骤S122，使用状态监控电路151将被变更后的最新的段信息的使用存储器信息MJ所表示的值设定为“2”。

即，使用存储器设定处理是为了使多个存储器中被允许访问的存储器发生变化的处理。即，使用状态监控电路151(监控电路150)，根据多个存储器的使用状态，使该多个存储器中被允许访问的存储器发生变化。

换言之，在使用存储器设定处理中，使用状态监控电路151(监控电路150)，在每当进行用于对多个段的任一个进行访问的处理时，更新与访问对象的段对应的段信息的确定信息，以根据该确定信息来确定有效的段的个数越少上述多个存储器中的优先级就越低的存储器。从而，使上述多个存储器中被允许访问的存储器发生变化。该确定信息是使用存储器信息MJ。通过这样，使上述多个存储器中被允许访问的存储器发生变化。

另外，使用存储器设定处理是根据段使用率来使上述多个存储器中被允许访问的存储器发生变化的处理。即，使用状态监控电路151(监控电路150)根据上述n个段中的有效的段的个数，使上述多个存储器中被允许访问的存储器发生变化。

在使用存储器信息MJ表示“1”的情况下，与表示该使用存储器信息MJ的段信息123对应的段SG的大小相当于1个存储区域C10的容量。该1个存储区域C10是优先级最高的存储器210a内的存储区域C10。如上所述，在使用存储器信息MJ表示“1”的情况下，在对与该使用存储器信息MJ对应的段进行访问的处理中，只有优先级最高的存储器210a被进行访问，而存储器210b不被进行访问。

在使用存储器信息MJ表示“2”的情况下，与表示该使用存储器信息MJ的段信息123对应的段SG的大小相当于2个存储区域C10的合计容量。该2个存储区域C10分别是存储器210a内的存储区域C10以及存储器210b内的存储区域C10。

在使用存储器信息MJ表示“2”的情况下，存储器210a和210b两者都被允许访问。在使用存储器信息MJ表示“2”的情况下，在对与该使用存储器信息MJ对应的段进行访问的处理中，对存储器210a和210b的两者进行访问。

地址变换电路121利用通过上述使用存储器设定处理而被更新的最新的使用存储器信息MJ所表示的值，进行上述段大小设定处理。

另外，使用状态监控电路151还进行与其他处理独立的判定处理。

在判定处理中，使用状态监控电路151进行上述步骤S110的处理。并且，步骤S110的判定如果是“是”，使用状态监控电路151就向电力控制电路160发送条件达成通知，该条件达成通知表示满足与存储器的使用状态相关的规定条件。

电力控制电路160通过接收条件达成通知，随时掌握是否满足上述规定条件。

接下来，关于由电力控制电路160进行的消耗电力控制处理进行说明。消耗电力控制处理是与其他处理独立的处理，由电力控制电路160持续进行。消耗电力控制处理是本实施方式的电力控制方法。

图8是消耗电力控制处理的流程图。

在步骤S210，电力控制电路160判定是否满足与存储器的使用状态相关的上述规定条件并且存在未使用的存储器。具体是，电力控制电路160，在从使用存储器监控电路152接收到了未使用存储器信息的情况下，判定为存在未使用的存储器。

在步骤S210，如果是“是”，处理进入步骤S220。相反，在步骤S210，如果是“否”，再次进行步骤S210的处理。

即，电力控制电路160，在满足与存储器的使用状态相关的上述规定条件并且上述多个存储器中存在未使用的存储器的情况下，进行步骤S220的消耗电力降低处理。

在步骤S220，电力控制电路160进行消耗电力降低处理。

消耗电力降低处理是通过对作为与该未使用的存储器连接的I/O电路的对象I/O电路进行控制，使该对象I/O电路的消耗电力成为比上述多个I/O电路中的该对象I/O电路之外的I/O电路的消耗电力低的消耗电力的处理。

具体是，在消耗电力降低处理中，电力控制电路160向与根据接收到的最新的未使用存储器信息而被确定的存储器连接的I/O电路171，发送停止指示。该停止指示是为了停止向I/O电路171提供电力的指示。即，是为了使I/O电路171停止工作的指示。

在此，设想以未使用存储器信息确定出存储器210b。在此情况下，在消耗电力降低处理中，电力控制电路160向I/O电路171b发送停止指示。

I/O电路171b的电力控制部183接收停止指示之后，成为切断状态。由此，外部电源和I/O电路171b内的差动输出放大器181以及差动放大器182成为非电连接的状态。其结果，差动输出放大器181以及差动放大器182的被停止电力提供。即，差动输出放大器181以及差动放大器182停止工作。

即，消耗电力降低处理是由上述电力控制电路160对上述对象I/O电路(I/O电路171)进行控制，从而使作为上述对象I/O电路的上述I/O电路包含的电路(差动输出放大器181以及差动放大器182)停止的处理。

然后，结束该消耗电力降低处理，再次进行步骤S210的处理。

另外，如果差动输出放大器181以及差动放大器182分别具有上述掉电功能，那么在消耗电力降低处理中进行以下的处理。

I/O电路171b的电力控制部183接收到停止指示之后，使差动输出放大器181以及差动放大器182分别掉电。从而能够使差动输出放大器181以及差动放大器182停止消耗电力。

然后，作为具有图6的结构的存储器控制系统100的一工作例，利用图9以及图10进行说明。

图9是用于说明2存储器结构的存储器控制系统100的一工作例的图。图9表示了随着时间经过而变化的段使用率的一状态例。

在图9中，纵轴表示段使用率。“TH1”是上述第1阈值TH1。图9所示的个数是在与该个数对应的期间内被使用的存储器的个数。例如，在期间T2、T3内，使用了2个存储器。

在此设想为，在存储器控制系统100中，由功能电路11将上述访问请求RQ发送到存储器管理电路120，并进行上述的使用状态监控处理、使用存储器监控处理、图8的消耗电力控制处理以及判定处理。

图10是用于说明2存储器结构的存储器控制系统100的一工作例的流程图。并且，紧接着该存储器控制系统100的工作开始之后，就向I/O电路171a、171b、172a和172b分别提供电力。

每当功能电路11发行访问请求RQ时进行图10的处理。

首先，由至少1个功能电路11向存储器管理电路120发送访问请求RQ(S310)。

然后，地址变换电路121进行上述地址变换处理(S320)。然后，按顺序进行上述有效设定处理、图7的使用存储器设定处理。在图10的期间T1，段使用率在第1阈值TH1以下。因此，在期间T1，在图7的步骤S110(S330)被判定为“是”，进行上述步骤S121的处理以及步骤S341的处理。

即，像期间T1那样，存储器控制系统100刚开始开始后，段使用率低，因此只使用存储器210a。

使用存储器设定处理之后，按顺序进行上述段大小设定处理。然后，如上所述，地址变换电路121生成访问请求RQA，并向访问调整电路130发送该访问请求RQA。

另外，在期间T1，通过进行上述使用存储器监控处理，判定为存在未使用的存储器(图8的S210为“是”)，进行上述消耗电力降低处理。

另外，在期间T1，与全有效段信息对应的全使用存储器信息MJ的值是“1”。即，在期间T1，地址变换表122包含的全有效段信息各自的使用存储器信息MJ表示“1”。因此，在步骤S341被判定为“是”，进行上述步骤S351的处理。

通过该消耗电力降低处理，停止向I/O电路171b提供电力。另外，持续向I/O电路171a提供电力(S351)。

然后，如上所述，访问调整电路130对接收到的多个访问请求RQA进行调整(S360)。

并且，如上所述，由存储器接口电路140进行上述访问处理(S370)。

在此，图9的期间T2是段使用率比第1阈值TH1大的期间。

接下来，关于段使用率成为比第1阈值TH1大的值之后的期间T2的处理进行说明。

首先，与上述同样，进行步骤S310以及S320的处理。

在此情况下，在图7的使用存储器设定处理的步骤S110被判定为“是”，进行上述步骤S122的处理。通过该处理，使用存储器信息MJ表示的值被设定为“2”。即，允许对存储器210a和210b的两者进行访问。即，在期间T2，存储器210a和210b两者都被使用。另外，在步骤S330被判定为“否”，处理进入步骤S352。

另外，在期间T2，通过进行上述使用存储器监控处理，判定为不存在未使用的存储器(图8的S210为“否”)。

另外，在期间T2，与全有效段信息对应的全使用存储器信息MJ的值不是“1”。即，在期间T2，地址变换表122包含的全有效段信息各自的使用存储器信息MJ表示“1”或者“2”。

在步骤S352，电力控制电路160，在存在停止的I/O电路的情况下，进行工作开始处理。在此，作为一例，设想I/O电路171b为工作停止中。

在此情况下，在工作开始处理中，向I/O电路171b发送工作开始指示。工作开始指示是为了使工作停止的I/O电路工作的指示。即，是为了向停止中的I/O电路提供电力的指示。

I/O电路171b的电力控制部183接收到工作开始指示之后，成为接通状态。由此，外部电源与I/O电路171b内的差动输出放大器181以及差动放大器182被电连接。其结果，向I/O电路171b内的差动输出放大器181以及差动放大器182提供电力。即，差动输出放大器181以及差动放大器182工作。

另外，在差动输出放大器181以及差动放大器182分别具有上述掉电功能的情况下，工作开始处理中进行以下的处理。

I/O电路171b的电力控制部183接收到工作开始指示之后，使差动输出放大器181以及差动放大器182分别工作。

由此，向停止中的I/O电路171b提供电力。即，向I/O电路171a和171b提供电力(S352)。

另外，如果不存在停止中的I/O电路，电力控制电路160就不进行工作开始处理。

另外，步骤S360以及S370的处理与上述相同，由此不重复详述。

另外，在期间T2产生了新的有效段的情况下，与该有效段对应的段信息123表示“2”的使用存储器信息MJ。即，该段信息123表示根据在期间T2产生的访问请求RQ的访问，允许使用存储器210a和210b的两者的信息。

即，在期间T2，如果产生了新的有效段，存储器210a和210b的两者都被访问。

其次，关于图9的期间T3的处理进行说明。期间T3是段使用率为第1阈值TH1以下，并且不存在未使用的存储器的期间。

在段使用率成了第1阈值TH1以下的时点，不进行为了不使用存储器210b的处理。以下，进行具体说明。

在期间T3，进行图7的使用存储器设定处理的步骤S121的处理。在期间T3，对只存储器210a进行访问，该访问是指基于进行完该步骤S121的处理之后被发行的访问请求RQ的访问。

在期间T3，与进行完该步骤S121的处理之后被发行的访问请求RQ对应的段，是1个存储区域C10的容量的段。即，在期间T3，在进行完该步骤S121的处理之后，1个存储区域C10的容量的段增加与该发行的访问请求RQ的数相应的量。

另外，如果在期间T3产生了新的有效段，与该有效段对应的段信息123表示“1”的使用存储器信息MJ。即，该段信息123表示基于在期间T3产生的访问请求RQ的访问只允许使用存储器210a的信息。

另外，在期间T3，在步骤S330被判定为“是”。

另外，在期间T3，与全有效段信息对应的全使用存储器信息MJ的值不是“1”。即，在期间T3，地址变换表122包含的全有效段信息各自的使用存储器信息MJ表示“1”或者“2”。因此，在步骤S341被判定为“否”，进行上述步骤S352的处理。

地址变换表122表示的n个段信息123各自的使用存储器信息MJ成为表示“1”的信息之后，从期间T3移到期间T4。

接下来，关于图9的期间T4的处理进行说明。在期间T4是段使用率为第1阈值TH1以下，并且存在未使用的存储器的期间。

另外，在期间T4，与全有效段信息对应的全使用存储器信息MJ的值是“1”。即，在期间T4，地址变换表122包含的全有效段信息各自的使用存储器信息MJ表示“1”。因此，在步骤S341被判定为“是”，进行上述步骤S351的处理。

在期间T4，进行与期间T1相同的处理，因此不重复详述。即，通过上述消耗电力降低处理，停止向I/O电路171a的电力提供(S351)。

如上所述，在2存储器结构的存储器控制系统100中，随时算出段使用率，在段使用率为第1阈值TH1以下并且存在未使用的存储器时，进行消耗电力控制处理。即，停止向与未使用的存储器连接的I/O电路171提供电力。由此，能够抑制存储器控制系统100的消耗电力。

另外，与未使用的存储器连接的I/O电路171是处理差动信号的差动型的I/O电路。因此，相比于停止向处理单端信号的I/O电路提供电力的情况，通过停止向该I/O电路171提供电力，能够大幅抑制存储器控制系统100的消耗电力。

另外，向未使用的存储器，持续提供用于保持数据的电力，该未使用的存储器持续工作。因此，为了使未使用的存储器成为使用可能的状态，仅向作为与该未使用的存储器连接的I/O电路171的对象I/O电路提供的电力，使该对象I/O电路的消耗电力成为该对象I/O电路之外的I/O电路171的消耗电力大致相等的消耗电力即可。

即，只开始向与未使用的存储器连接的I/O电路171提供电力，就能够使该未使用的存储器成为使用可能的状态。即，相比于停止向存储器的提供电力的现有技术，能以更短的时间使该未使用的存储器成为使用可能的状态。因此，能够极力缩短使不能访问的未使用存储器成为使用可能所需的时间。

因此，能够极力缩短使不能访问的存储器成为使用能所需的时间，并能够抑制存储器控制系统100的消耗电力。

其结果，能够有效抑制存储器控制系统100的消耗电力。

另外，通过动态地执行或者停止对与存储器连接的I/O电路171的电力提供，可使I/O电路171的消耗电力降低。

(使用3个存储器的存储器控制系统的处理)

接下来，关于由存储器控制系统100进行的处理进行说明。在此，设想存储器控制系统100具有图1的结构。即，存储器控制系统100与3个存储器210连接。另外，以下，也将使用3个存储器的存储器控制系统100的结构称为3存储器结构。

在此情况下，作为一例，如上所述，以优先级按存储器210a、存储器210b、存储器210c的顺序降低的方式，设定使用优先级。另外，使用存储器信息MJ表示“1”～“3”的任一个。另外，图2的存储部220由存储器210a的全存储区域、存储器210b的全存储区域和存储器210c的全存储区域构成。

首先，关于在3存储器结构的存储器控制系统100中，用于设定使用存储器信息MJ的处理(以下，也称之为使用存储器设定处理A)进行说明。

图11是使用存储器设定处理A的流程图。在图11中，步骤号码与图7的步骤号码相同的处理，进行与上述处理相同的处理，因此不重复详述。

在步骤S110如果是“否”，就进行步骤S111的处理。

在步骤S111，使用状态监控电路151判定最新的段使用率是否比TH1大，且在规定的第2阈值TH2以下。

第2阈值TH2是比第1阈值TH1大的值。第2阈值TH2例如是5/8。在此，第2阈值TH2并不限定于5/8，例如可以是5/8～7/8范围的值。

在步骤S111如果是“是”，处理就进入步骤S122。相反，在步骤S111如果是“否”，处理则进入步骤S123。

在步骤S123，使用状态监控电路151将变更后的最新的段信息的使用存储器信息MJ所表示的值设定为“3”。

在使用存储器信息MJ表示“3”的情况下，允许对存储器210a、210b以及210c进行访问。在使用存储器信息MJ表示“3”的情况下，在访问与该使用存储器信息MJ对应的段的处理中，对存储器210a、210b以及210c进行访问。

地址变换电路121利用通过上述使用存储器设定处理A而被更新的最新的使用存储器信息MJ表示的值，进行上述段大小设定处理。

另外，使用状态监控电路151进行上述判定处理。由此，电力控制电路160通过接收条件达成通知，来随时掌握是否满足上述规定条件。

接下来，利用图12来说明具有图1的结构的存储器控制系统100的一工作例。

图12是用于说明3存储器结构的存储器控制系统100的一工作例的图。图12表示了随着时间经过而变化的段使用率的状态的一例。

图12的纵轴表示段使用率。“TH2”是上述第2阈值TH2。图12所示的件数是在与该件数对应的期间内被使用的存储器的件数。

另外，在存储器控制系统100中，由功能电路11向存储器管理电路120发送上述访问请求RQ，并进行上述使用状态监控处理、使用存储器监控处理、图8的消耗电力控制处理以及判定处理。

图13是用于说明3存储器结构的存储器控制系统100的一工作例的流程图。在此，紧接着该存储器控制系统100的工作开始之后，就向I/O电路171a、171b、172a、172b、171c和172c分别提供电力。

在功能电路11每当发行访问请求RQ时进行图13的处理。

在图13中，步骤号码与图10的步骤号码相同的处理，进行与上述2存储器结构的存储器控制系统100的处理相同的处理，因此不重复详述。

首先，由至少1个功能电路11向存储器管理电路120发送访问请求RQ(S310)。

然后，地址变换电路121进行上述地址变换处理(S320)。然后，按顺序进行上述有效设定处理、图11的使用存储器设定处理A。在图12的期间T11，段使用率在第1阈值TH1以下。因此，在期间T11，在图11的步骤S110(S330)被判定为“是”，进行上述步骤S121的处理以及步骤S341的处理。

如上所述，紧接着存储器控制系统100的工作开始之后(期间T11)，由于段使用率低，因此只使用存储器210a。

使用存储器设定处理A之后，按顺序进行上述段大小设定处理按。然后，如上所述，地址变换电路121生成访问请求RQA，并将该访问请求RQA发送到访问调整电路130。

另外，在期间T11，通过进行上述使用存储器监控处理，判定为存在未使用的存储器(图8的S210为“是”)，进行消耗电力降低处理。

另外，在期间T11，与全有效段信息对应的全使用存储器信息MJ的值是“1”。即，在期间T11，地址变换表122中包含的全有效段信息各自的使用存储器信息MJ表示“1”。因此，在步骤S341被判定为“是”，进行上述步骤S351A的处理。

在步骤S351A，进行消耗电力降低处理。在该消耗电力降低处理(S351A)中，由电力控制电路160向I/O电路171b和171c发送停止指示。

由此，I/O电路171c也如上所述，进行与接收到停止指示的I/O电路171b相同的工作。即，通知向I/O电路171b以及171c各自包含的差动输出放大器181以及差动放大器182提供电力。I/O电路171b以及171c各自包含的差动输出放大器181以及差动放大器182停止工作。另外，继续向I/O电路171a的提供电力(S351A)。

通过该步骤S351A的处理，停止向I/O电路171b以及171c提供电力。

期间T11的步骤S360以及S370的处理与上述处理相同，因此不重复详述。

在此，图12的期间T12是最新的段使用率比第1阈值TH1大并且该段使用率在第2阈值TH2以下的期间。

接下来，关于期间T12的处理进行说明。

首先，与上述同样，进行步骤S310以及S320的处理。

在此情况下，在图11的使用存储器设定处理A的步骤S111被判定为“是”，进行上述步骤S122的处理。通过该处理，使用存储器信息MJ表示的值被设定为“2”。即，允许对存储器210a和210b的两者进行访问。即，在期间T12，使用存储器210a和210b的两者。

另外，在期间T12，在步骤S330被判定为“否”，在步骤S331被判定为“是”。然后，处理进入步骤S342。

另外，在期间T12，通过进行上述使用存储器监控处理，判定为存在未使用的存储器(图8的S210为“是”)，进行上述步骤S220的消耗电力降低处理。

另外，在期间T12，与全有效段信息分别对应的使用存储器信息MJ的值是“1”或者“2”。即，在期间T12，地址变换表122包含的全有效段信息各自的使用存储器信息MJ表示“1”或者“2”。即，在期间T12，在地址变换表122中，不存在表示“3”的使用存储器信息MJ。

因此，在步骤S342被判定为“否”，进行步骤S352A的处理。

在步骤S352A，进行消耗电力降低处理。在该消耗电力降低处理中，电力控制电路160向I/O电路171c发送停止指示。

由此，与上述同样，停止向I/O电路171c内的差动输出放大器181以及差动放大器182提供电力。I/O电路171c内的差动输出放大器181以及差动放大器182停止工作。

另外，在步骤S352A，如果存在I/O电路171c以外的停止的I/O电路，电力控制电路160进行工作开始处理。在此，作为一例，设想I/O电路171b为工作停止中。

在此情况下，在工作开始处理中，电力控制电路160向I/O电路171b发送工作开始指示。接收到工作开始指示的I/O电路171b的处理与上述步骤S352的处理相同，因此不重复详述。通过以上，向I/O电路171b内的差动输出放大器181以及差动放大器182提供电力。

在此，如果不存在I/O电路171c以外的停止的I/O电路，电力控制电路160就不进行工作开始处理。

并且，持续向I/O电路171a提供电力。即，通过步骤S352A的处理，使I/O电路171b工作，存储器210b成为使用可能的状态。即，紧接着步骤S352A的处理之后，存储器210a和210b成为使用可能状态。

另外，步骤S360以及S370的处理与上述相同，因此不重复详述。

在此，图12的期间T13是最新的段使用率比第2阈值TH2大并且不存在未使用的存储器的期间。

以下，关于期间T13的处理进行说明。

首先，与上述同样，进行步骤S310以及S320的处理。

在此情况下，在图11的使用存储器设定处理A的步骤S111被判定为“否”，进行上述步骤S123的处理。通过该处理，使用存储器信息MJ表示的值被设定为“3”。即，允许第存储器210a、210b以及210c进行访问。即，在期间T13，使用存储器210a、210b和210c。

另外，在图13的步骤S330被判定为“否”，在步骤S331被判定为“否”。并且，处理进入步骤S353A。

另外，在步骤S353A的处理开始的时点，不存在未使用的存储器，因此，电力控制电路160不接收未使用存储器信息(S210为“否”)。因此，电力控制电路160进行为了使用存储器210a、210b以及210c的处理(S353A)。

在步骤S353A，如果存在停止的I/O电路，电力控制电路160就进行工作开始处理。在工作开始处理中，电力控制电路160向I/O电路171c发送工作开始指示。接收到工作开始指示的I/O电路171c的处理与接收到工作开始指示的I/O电路171b的处理相同，因此不重复详述。通过以上，向I/O电路171c内的差动输出放大器181以及差动放大器182提供电力。

即，通过步骤S353A的处理，I/O电路171c进行工作，存储器210c成为使用可能状态。即，紧接着步骤S353A的处理之后，可使用存储器210a、210b以及210c。

另外，步骤S360以及S370的处理与上述相同，因此不重复详述。

接下来，关于图12的期间T14的处理进行说明。期间T14是段使用率为第2阈值TH2以下并且不存在未使用的存储器的期间。

在期间T14，在段使用率成为第2阈值TH2以下的时点，不进行为了不使用存储器210c的处理。

首先，与上述同样，进行步骤S310以及S320的处理。

在此情况下，在图11的使用存储器设定处理A的步骤S111被判定为“是”，进行上述步骤S122的处理。通过该处理，使用存储器信息MJ表示的值被设定为“2”。即，允许对存储器210a以及210b进行访问。

另外，如果在期间T14产生了新的有效段，与该有效段对应的段信息123表示“2”的使用存储器信息MJ。即，该段信息123表示基于在期间T14生成的访问请求RQ的访问，只允许使用存储器210a以及210b的信息。

另外，在判定期间T14，通过进行上述的使用存储器监控处理，判定为不存在未使用的存储器(图8的S210为“否”)。

另外，在期间T14，在步骤S330被判定为“否”，在步骤S331被判定为“是”。然后，进入步骤S342。

另外，在期间T14，与全有效段信息分别对应的使用存储器信息MJ的值是“1”～“3”的任一个。即，在地址变换表122包含的全有效段信息中，存在表示“3”的使用存储器信息MJ的有效段信息。因此，在步骤S342被判定为“是“，进行上述步骤S353A的处理。

在地址变换表122中，如果不在存在表示“3”的使用存储器信息MJ，就从期间T14进入期间T15。

然后，关于图12的期间T15的处理进行说明。在期间T15是段使用率比第1阈值TH1大并且该段使用率在第2阈值TH2以下并且存在未使用的存储器的期间。

在期间T15进行与期间T12相同的处理，因此不重复详述。

并且，在段使用率进而变小，段使用率成为第1阈值TH1以下时，从期间T15进入期间T16。

期间T16是段使用率在第1阈值TH1以下并且与全有效段信息对应的全使用存储器信息MJ表示的值不是“1”的期间。与全有效段信息对应的全使用存储器信息MJ表示的值如果不是1，表示不存在2个未使用的存储器。

在此情况下，在步骤S341被判定为“否”，在步骤S342被判定为“否”，进行上述步骤S352A的处理。

在期间T16进行与期间T12相同的处理，因此不重复详述。

另外，如果在期间T16产生了新的有效段，与该有效段对应的段信息123表示“1”的使用存储器信息MJ。即，该段信息123表示基于在期间T15产生的访问请求RQ的访问，只允许使用存储器210a的信息。

并且，段使用率进而变小，全使用存储器信息MJ表示的值成为1时，从期间T16进入期间T17。

期间T17是段使用率在第1阈值TH1以下并且与全有效段信息对应的全使用存储器信息MJ表示的值为1的期间。在期间T17进行与期间T11相同的处理，因此不重复详述。在此情况下，进行上述步骤S351A的处理。

如上所述，与存储器控制系统100连接的存储器即使有3个以上，通过设定与段使用率相应的多个阈值，能够动态地削减I/O电路的消耗电力。即，3存储器结构的存储器控制系统100也能够获得与2存储器结构的存储器控制系统100相同的效果。

即，能够极力缩短使不能使用的存储器成为使用可能的状态所需的时间，并能够存储器控制系统100消耗电力。

＜实施方式2＞

在本实施方式，利用在各功能电路进行处理时使用的最大存储器容量。

图14是表示实施方式2的处理装置1000A的结构的方框图。

如图14所示，处理装置1000A与图1的处理装置1000比较，不同点在于取代存储器控制系统100包含存储器控制系统100A。处理装置1000A的其他结构与处理装置1000的相同，因此不重复详述。

存储器控制系统100A与存储器控制系统100比较，不同点在于取代存储器管理电路120具备存储器管理电路120A，以及取代监控电路150具备监控电路150A。存储器控制系统100A的其他结构与存储器控制系统100的相同，因此不重复详述。

存储器管理电路120A与存储器管理电路120比较，不同点在于不包含地址变换表122。存储器管理电路120A的其他结构与存储器管理电路120的相同，因此不重复详述。

监控电路150A与监控电路150比较，不同点在于取代使用状态监控电路151具备使用状态监控电路151A，以及不包含地址变换表122。存储器管理电路120A的其他结构与存储器管理电路120的相同，因此不重复详述。

监控电路150A预先将由各功能电路11进行规定处理时使用的最大存储器容量与各功能电路11对应起来进行存储。例如，功能电路11[1]进行处理A时的最大存储容量是512千比特。

另外，与实施方式1同样，给各功能电路11预先分配了存储部220中的访问对象的段SG。因此，不会出现在各功能电路11对同一段进行访问的状态。

各功能电路11，在执行与该功能电路11对应的处理中有必要访问对象段的情况下，向存储器管理电路120A以及使用状态监控电路151A发送访问请求RQ。

在本实施方式中，各功能电路11，在与该功能电路11对应的处理已完成的情况下，向使用状态监控电路151A发送处理完成信号。

地址变换电路121利用存在于存储器控制系统100A外部的、未被图示的地址变换表122，进行与实施方式1相同的地址变换处理，因此不重复详述。另外，在本实施方式中，地址变换电路121不进行有效设定处理以及无效设定处理。并且，也可以不进行地址变换处理。

地址变换电路121，与实施方式1同样，向访问调整电路130发送访问请求RQA。并且，该访问请求RQA并不显示设定段大小不。

访问调整电路130进行与实施方式1相同的处理，因此不重复详述。由访问调整电路130按照优先级从高到底的顺序将访问请求RQA发送给存储器接口电路140。

接下来，关于存储器控制系统100A进行的处理进行说明。以下，简单起见，设想为存储器控制系统100A与2个存储器210连接。以下，也将使用2个存储器的存储器控制系统100A的结构称为2存储器结构。

在2存储器结构的存储器控制系统100A，存储装置200只包含存储器210a和210b。

在2存储器结构的存储器控制系统100A，以优先级按照存储器210a、存储器210b的顺序降低的方式设定使用优先级。即，在存储器210a以及存储器210b中，存储器210a的使用优先级最高。

另外，在2存储器结构的存储器控制系统100A，I/O部170只包含为I/O电路171a、171b、172a以及172b。另外，图2的存储部220由存储器210a的全存储区域和存储器210b的全存储区域构成。

使用状态监控电路151A，每当从功能电路11接收到访问请求RQ时，进行使用状态监控处理A。使用状态监控处理A是用于对存储装置200包含的多个存储器210的使用状态进行监控的处理。即，使用状态监控电路151A随时都在对存储部220的使用状态进行监控。

以下，也将构成存储部220的全存储区域的容量称为最大存储容量。

在使用状态监控处理A中，使用状态监控电路151A(监控电路150A)根据各功能电路11进行处理时使用的最大存储容量，使该多个存储器中被允许访问的存储器发生变化。

具体是，在使用状态监控处理A中，使用状态监控电路151A对其接收到的访问请求RQ的发送源功能电路11进行确定。并且，使用状态监控电路151A将与确定出的功能电路11对应的最大存储容量加入使用容量。该使用容量的初始值是0。

另外，使用状态监控电路151A，如果接收到了处理完成信号，就对发送该处理完成信号到功能电路11进行确定。并且，使用状态监控电路151A从最新的使用容量中减去与确定出的功能电路11对应的最大存储器容量。

并且，使用状态监控电路151A根据(使用容量/最大存储容量)的算式，算出存储器使用率。例如，在使用容量为200兆比特、最大存储容量为1000兆比特的情况下，存储器使用率为20％。

通过以上，使用状态监控电路151A，每当接收到访问请求RQ时，算出存储器使用率。

另外，使用状态监控电路151A，每当接收到访问请求RQ时，进行使用存储器设定处理N。

另外，使用状态监控电路151A并列进行使用存储器设定处理N和上述使用状态监控处理。

在使用存储器设定处理N中，使用状态监控电路151A判定最新的存储器使用率是否在第1阈值TH1以下。

如果存储器使用率在第1阈值TH1以下，使用状态监控电路151A就生成表示“1”的使用存储器信息MJ，并存储该使用存储器信息MJ。如果存储器使用率比第1阈值TH1大，使用状态监控电路151A就生成表示“2”的使用存储器信息MJ，并存储该使用存储器信息MJ。

另外，在使用存储器设定处理N中，使用状态监控电路151A存储使用存储器信息MJ，并将该使用存储器信息MJ发送到存储器接口电路140。

存储器接口电路140根据接收到的最新的访问请求RQA和接收到的最新的使用存储器信息MJ，对与该访问请求RQA对应的对象段，进行访问处理N。

例如，如果接收到的使用存储器信息MJ表示“1”，那么在访问处理N中，存储器接口电路140只对存储器210a进行根据访问请求RQA的访问。

另外，如果接收到的使用存储器信息MJ表示“2”，那么在访问处理N中，存储器接口电路140就只对存储器210a以及210b进行根据访问请求RQA的访问。在此，对存储器进行的访问处理为公知的处理，因此不重复详述。

另外，使用状态监控电路151A还进行与其他处理独立的、与实施方式1相同的判断处理。就此简述如下。

在判定处理中，使用状态监控电路151A判定最新的存储器使用率是否在规定的第1阈值TH1以下。即，使用状态监控电路151A关于是否满足与存储器的使用状态相关的规定条件进行判定。该规定条件是指存储器使用率在规定的第1阈值TH1以下这一条件。

在存储器使用率为第1阈值TH1以下的情况下，使用状态监控电路151A向电力控制电路160发送条件达成通知，该条件达成通知表示满足与存储器的使用状态相关的规定条件。

电力控制电路160通过接收条件达成通知，来随时掌握是否满足上述规定条件。

使用存储器监控电路152进行使用存储器监控处理N。

在使用存储器监控处理N中，使用存储器监控电路152通过参照使用状态监控电路151A所存储的1以上的使用存储器信息MJ，来判定是否满足与存储器的使用状态相关的上述规定条件并且存在未使用的存储器。以下，也将使用状态监控电路151A所存储的使用存储器信息MJ称为对象使用存储器信息MJ。

在此，存储装置200包含2个存储器210。在此情况下，例如，在全对象使用存储器信息MJ表示“1”的情况下，使用存储器监控电路152就判定为存储器210b未被使用。即，使用存储器监控电路152判定为存在未使用的存储器。

使用存储器监控电路152，在判定为满足上述规定条件并且存在未使用的存储器的情况下，与实施方式1同样，向电力控制电路160发送未使用存储器信息。

其次，电力控制电路160，与实施方式1同样，进行图8的消耗电力控制处理。即，电力控制电路160，在满足与存储器的使用状态相关的上述规定条件并且上述多个存储器中存在未使用的存储器的情况下，进行步骤S220的消耗电力降低处理。

另外，2存储器结构的存储器控制系统100A的一工作例如图15所示。图15是用于说明2存储器结构的存储器控制系统100A的一工作例的图。

图15与图9比较，不同点在于纵轴是存储器使用率，而不是段使用率。图15的其他结构与图9相同，因此不重复详述。

即，2存储器结构的存储器控制系统100A与实施方式1的2存储器结构的存储器控制系统100同样，根据第1阈值TH1以及有无未使用的存储器，执行或者停止对I/O电路171的电力提供。

另外，存储器控制系统100A的结构为3存储器结构时，如图12所示，通过利用2个阈值，也能够获得与3存储器结构的存储器控制系统100相同的效果。

如上所述，根据本实施方式的存储器控制系统100A，能够获得与实施方式1相同的效果。即，能够极力缩短使不能访问的存储器成为使用可能的状态所需的时间，并能够抑制存储器控制系统100A的消耗电力。

另外，根据本实施方式，即使不使用地址变换表122，也能够握存储器使用率。

(其他变形例)

以上，关于本发明的存储器控制系统以及电力控制方法，根据上述各实施方式进行了说明，但本发明并不限定于这些实施方式。在不超出本发明的主旨的范围内，将本领域技术人员想到的变形方式实施于本实施方式的形态，也属于本发明。

上述各实施方式中采用的所有数值都是用于具体说明本发明的一数值例。即，本发明并不限定于上述实施方式中采用的各数值。

另外，存储器控制系统100、100A的各结构要素的全部或者一部分在典型的情况下由作为集成电路的LSI(Large Scale Integration)实现。对这些结构要素可分别进行单片化，也可以采用包含其中一部分或者全部的方式来进行单片化。另外，也可以由作为集成电路构成存储器控制系统100、100A。

另外，也可以通过以存储器控制系统100、100A所具备的特征性结构部作为步骤的电力控制方法来实现本发明。另外，还可以通过用于使计算机执行上述电力控制方法所包含的各步骤的程序来实现本发明。另外，本发明还可以由存放有上述程序的、计算机可读取的存储介质来实现本发明。

此次公开的实施方式其所有的内容均为例举，而并非设限。本发明的范围并不局限于上述说明，而是以如权利要求的范围为准，并包含与权利要求的范围同等意义以及范围内的所有变更形态。

能够将本发明利用为即能够极力缩短使不能访问的存储器成为使用可能所需的时间，又能够抑制消耗电力的存储器控制系统。

符号说明

11    功能电路

100、100A    存储器控制系统

110    功能部

120、120A    存储器管理电路

121    地址变换电路

122    地址变换表

123    段信息

130    访问调整电路

140    存储器接口电路

150、150A    监控电路

151、151A    使用状态监控电路

152    使用存储器监控电路

160    电力控制电路

170    I/O部

171、171a、171b、171c、172a、172b、172c    I/O电路

181    差动输出放大器

182    差动放大器

183    电力控制部

184a、184b    端子

200    存储装置

210、210a、210b、210c    存储器

220    存储部

1000、1000A    处理装置

Claims (10)

1.一种存储器控制系统，与多个存储器连接，该存储器控制系统具备：

多个输入输出电路；以及

监控电路，对上述多个存储器的使用状态进行监控，

上述多个输入输出电路分别与上述多个存储器连接，

各个上述输入输出电路在对与该输入输出电路连接的存储器进行访问时被使用，

各个上述输入输出电路消耗电力而工作，

上述监控电路根据上述多个存储器的使用状态，使该多个存储器中被允许访问的存储器发生变化，

上述存储器控制系统还具备电力控制电路，上述电力控制电路进行如下的消耗电力降低处理，即，在满足与存储器的使用状态相关的规定条件并且上述多个存储器中存在未使用的存储器的情况下，通过对作为与该未使用的存储器连接的上述输入输出电路的对象输入输出电路进行控制，使上述对象输入输出电路的消耗电力成为比上述多个输入输出电路中的该对象输入输出电路之外的输入输出电路的消耗电力低的消耗电力。

2.如权利要求1所述的存储器控制系统，

各个上述输入输出电路包含有在对与该输入输出电路连接的存储器进行访问时被使用的电路，

上述电力控制电路进行上述消耗电力降低处理，通过对上述对象输入输出电路进行控制，使作为上述对象输入输出电路的上述输入输出电路包含的上述电路停止。

3.如权利要求1或者2所述的存储器控制系统，

在上述多个存储器设定n个段，

上述n个段分别与上述多个存储器中的根据同一地址而被确定的多个区域的全部或者一部分对应，

上述多个存储器以段为单位被访问，

上述存储器控制系统还具备存储器管理电路，该存储器管理电路，(a)每当接收到用于进行访问处理的指示时，进行用于使访问对象的段成为有效的处理，该访问处理是指对上述n个段的任一个进行访问，(b)每当结束了使上述访问处理至少被进行一次的规定处理时，进行用于使该访问对象的段成为无效的处理，

上述监控电路根据上述n个段中的有效的段的个数，使上述多个存储器中被允许访问的存储器发生变化，

其中，n是2以上的整数。

4.如权利要求3所述的存储器控制系统，

上述规定条件是指，以最新的有效的段的个数为依据的值在规定的第一阈值以下这一条件。

5.如权利要求4所述的存储器控制系统，

上述以最新的有效的段的个数为依据的值是指，最新的有效的段的个数相对于上述n的比例。

6.如权利要求5所述的存储器控制系统，

上述第一阈值是小于0.5的值。

7.如权利要求3至6的任一项所述的存储器控制系统，

在上述多个存储器分别设定不同的优先级，

各个上述段与段信息构成对应关系，该段信息表示对上述多个存储器中被允许访问的存储器进行确定的确定信息，

上述监控电路，每当进行用于对上述多个段的任一个进行访问的处理时，更新与访问对象的段对应的段信息的确定信息，来根据该确定信息来确定，有效的段的个数越少上述多个存储器中的优先级就越低的存储器，从而使上述多个存储器中被允许访问的存储器发生变化。

8.如权利要求1或者2所述的存储器控制系统，

上述存储器控制系统还包括多个功能电路，

上述多个功能电路分别进行不同的处理，

上述监控电路，根据各个上述功能电路进行处理时使用的最大存储容量，使该多个存储器中被允许访问的存储器发生变化。

9.如权利要求1至8的任一项所述的存储器控制系统，

上述输入输出电路是处理差动信号的电路。

10.一种电力控制方法，是由与多个存储器连接的存储器控制系统进行的电力控制方法，

上述存储器控制系统具备：

多个输入输出电路；以及

监控电路，对上述多个存储器的使用状态进行监控，

上述多个输入输出电路分别与上述多个存储器连接，

各个上述输入输出电路在对与该输入输出电路连接的存储器进行访问时被使用，

各个上述输入输出电路消耗电力而工作，

上述监控电路根据上述多个存储器的使用状态，使该多个存储器中被允许访问的存储器发生变化，

上述电力控制方法包含进行如下的消耗电力降低处理的步骤，即，在满足与存储器的使用状态相关的规定条件并且上述多个存储器中存在未使用的存储器的情况下，通过对作为与该未使用的存储器连接的上述输入输出电路的对象输入输出电路进行控制，使上述对象输入输出电路的消耗电力成为比上述多个输入输出电路中的该对象输入输出电路之外的输入输出电路的消耗电力低的消耗电力。

Images