CN101669096A - 存储器访问控制装置 - Google Patents
存储器访问控制装置 Download PDFInfo
- Publication number
- CN101669096A CN101669096A CN200880013565A CN200880013565A CN101669096A CN 101669096 A CN101669096 A CN 101669096A CN 200880013565 A CN200880013565 A CN 200880013565A CN 200880013565 A CN200880013565 A CN 200880013565A CN 101669096 A CN101669096 A CN 101669096A
- Authority
- CN
- China
- Prior art keywords
- memory
- access
- request
- moderator
- manager
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
Abstract
本发明提供了可缩短来自特定的存储器管理器的访问的存储器访问延时的存储器访问控制装置。存储器访问控制装置包括：接受来自多个存储器管理器11～14的访问请求并进行协调的仲裁器20和副仲裁器30、存储器控制器40、包括多个存储体的存储器50，其中，当在被仲裁器20允许并且当前正在执行的访问请求中被使用的存储器的存储体与通过副仲裁器30的访问请求想要访问的存储器的存储体不同、并且被仲裁器20允许且当前正在执行的访问请求的类型与所述副仲裁器想要进行的存储器访问的类型相同时，判断为访问效率不会降低，并中断通过仲裁器20进行的存储器访问，插入通过副仲裁器30进行的存储器访问。
Description
技术领域
相关申请
本申请主张基于2007年4月26日提出的日本专利申请第2007-117318号的优先权，该日本申请的全部内容以引用的方式被编入本说明书中。
本发明涉及存储器的访问控制装置，尤其涉及非常适于在统一存储器体系结构(Unified Memory Architecture)或多处理器的系统中缩短特定的存储器管理器(Memory Master)的存储器访问延时(Memory accesslatency)的存储器访问控制的装置。
背景技术
在统一存储器体系结构或多处理器的系统中，多个存储器管理器共用一个存储器并时分使用。
图5是示出存储器访问控制装置的典型结构的一个示例的图。参考图5可知，在该存储器访问控制装置10’中，通过仲裁器20’对来自多个存储器管理器11～14的访问请求进行协调，并经由存储器控制器40’对存储器50进行获得允许的存储器管理器的访问请求。
仲裁器20’的协调是在来自存储器管理器的访问请求结束时进行的，所述访问请求由多个突发长度(burst length)组成。因此，当某个存储器管理器正在使用存储器50时，直到其访问结束为止，其他的存储器管理器都无法使用存储器50。
图6是用于说明图5的存储器访问控制装置10’的动作的一个示例的图。在T0时刻，由存储器管理器A向存储器50的存储体(bank)0发出了8个突发的读访问请求，在T1时刻，从仲裁器20’向存储器控制器40’输出了8个突发的存储器访问请求。
即使在T4时刻存储器管理器C对存储器50的存储体1输出了4突发的存储器访问请求，由于存储器控制器40’正在执行来自存储器管理器A的存储器访问请求，因此来自存储器管理器C的存储器访问请求不被处理。在T9时刻，来自存储器管理器A的存储器访问结束，来自存储器管理器C的存储器访问请求被执行。
在图6所示的例子中，当从T0时刻开始处理存储器管理器A的访问请求、并且在T4时刻从存储器管理器C发出了访问请求时，使来自存储器管理器C的访问请求进行等待，待来自存储器管理器A的访问请求的处理(存储体0，8字节突发-读)结束之后，立即执行存储器管理器C的访问请求的处理(存储体1，4字节突发-读)。
专利文件1公开了如下的存储器控制装置，该存储器控制装置被构成为对于任意突发长度的访问请求，优化突发长度的设定，以尽可能地减少突发长度的更新。该专利文件1的发明是减少了模式寄存器的设定频率。
专利文件2公开了具有访问分割单元的存储器控制装置，所述访问分割单元将经协调单元协调了的存储器访问请求分割为访问固定长度的数据的多个存储器的存储器访问命令，并对存储器控制单元发出存储器访问命令。该发明利用访问分割单元对要输入到协调单元中的存储器访问单元的存储器访问请求进行分割，并在分割后的存储器访问命令之间插入来自CPU的存储器访问请求。
对于具有多个协调电路的结构，例如可参考专利文件3的记载。
专利文件4公开了如下的输入输出控制装置：当已知来自优先度高的端口部的数据传送请求由于主存储器忙而被迫等待时，即使是来自优先度低的端口部的数据传送请求也从中选择对主存储器不忙的主存储器存储体的请求发送给主存储器，以避免输入输出装置的等待状态，从而能够有效地进行数据传送。
专利文件1：日本专利文件特开2001-135079号公报；
专利文件2：日本专利文件特开2002-123420号公报；
专利文件3：日本专利文件特开2005-316609号公报；
专利文件4：日本专利文件特开昭59-225426号公报。
发明内容
下面对本发明的关联技术进行分析。
如参考图5和图6进行说明的那样，来自多个存储器管理器的访问请求由仲裁器20’协调，但由于协调只是在来自存储器管理器的由多个突发长度组成的访问请求结束时进行，因此当某一存储器管理器正在使用存储器时，直到该访问结束为止，其他的存储器管理器都无法使用存储器50。
在统一存储器体系结构或多处理器的系统中，有时即使存储器管理器发出存储器访问请求也不能立刻开始存储器访问，因此难以缩短存储器访问延时。
另外，在统一存储器体系结构或多处理器的系统中，来自多个存储器管理器的存储器访问将构成竞争，因此存在增大存储器带宽的需求，然而若要增大存储器带宽就需要提高存储器访问效率。
提高存储器访问效率有效的做法是延长存储器管理器的单次存储器访问的突发长度，但这样会导致存储器访问延时进一步变长。
由于存储器访问延时对CPU的性能的影响很大，因此在统一存储器体系结构或多处理器的系统中存在难以提高CPU性能的问题。
因此，本发明的目的在于，提供一种能够缩短来自特定的存储器管理器的访问的存储器访问延时的存储器访问控制装置。
本申请公开的发明为了解决上述问题大致具有以下结构。
根据本发明第一方面的存储器访问控制装置，其特征在于，包括：多个存储器管理器，分别对存储器进行访问请求；仲裁器，接受来自多个存储器管理器的访问请求，并进行访问请求的协调；副仲裁器，接受来自所述多个存储器管理器中的至少一部分存储器管理器的访问请求，并进行访问请求的协调；存储器控制器，接受来自所述仲裁器和所述副仲裁器的访问请求，对与其连接的存储器进行存储器访问；其中，当被所述仲裁器允许并且当前正在执行的访问请求的类型与存储器管理器想要经由所述副仲裁器进行的访问的类型相同时，所述存储器控制器中断通过所述仲裁器进行的存储器访问，插入通过所述副仲裁器进行的存储器访问。在本发明的第一方面，所述存储器包括单一的存储体。
在本发明的第二方面，当在被所述仲裁器允许并且当前正在执行的访问请求中所使用的存储器的存储体与存储器管理器想要经由所述副仲裁器进行访问的存储器的存储体不同，并且被所述仲裁器允许并且当前正在执行的访问请求的类型与存储器管理器想要经由所述副仲裁器进行的访问的类型相同时，所述存储器控制器中断通过所述仲裁器进行的存储器访问，插入通过所述副仲裁器进行的存储器访问。
在本发明中，所述副仲裁器监视由希望缩短存储器访问延时的特定的存储器管理器发出的存储器访问请求，来自所述副仲裁器的访问请求比来自所述仲裁器的访问请求被更优先执行。
在本发明中，所述仲裁器包括访问分割部，所述访问分割部将来自访问请求被所述仲裁器接受了的所述存储器管理器的一个访问请求分割为多个访问请求，并生成分割后的访问请求的地址。
在本发明的第二方面，所述存储器包括多个存储体。
在本发明中，如果从所述存储器管理器发出了存储器访问请求并且不处于存储器访问的执行当中，则所述仲裁器接受来自所述存储器管理器的访问请求，当从多个所述存储器管理器发出了访问请求时，按照预先设定的基准从中选择要执行访问请求的所述存储器管理器，所述存储器控制器执行所述仲裁器所选择的访问请求。
在本发明中，所述存储器控制器根据来自所述仲裁器以及所述副仲裁器的访问请求来生成所述存储器的控制信号并执行存储器访问，当从所述仲裁器和所述副仲裁器二者都发出了存储器访问请求时，所述存储器控制器优先执行所述副仲裁器的存储器访问请求。
在本发明中，在从所述仲裁器接受了从所述存储器管理器发出的访问请求的所述存储器控制器正在执行存储器访问的期间，当所述副仲裁器接受了来自多个所述存储器管理器的访问请求时，如果有2个以上所述存储器管理器满足以下条件：即使连续执行被所述仲裁器允许并且当前正在执行的存储器访问和所述副仲裁器所接受的存储器访问，存储器访问效率也不会降低，则所述副仲裁器按照预先设定的基准从满足所述条件的2个以上所述存储器管理器中选择要执行访问请求的所述存储器管理器，所述存储器控制器执行所述副仲裁器所选择的访问请求。
发明效果
根据本发明，能够提供可缩短来自特定的存储器管理器的访问的存储器访问延时的存储器访问控制装置。
附图说明
图1是示出本发明一个实施例的结构的图；
图2是示出本发明一个实施例的仲裁器的结构的图；
图3是示出本发明一个实施例的副仲裁器的结构的图；
图4是示出本发明一个实施例中的存储器访问时序的一个示例的图；
图5是示出以往的系统的结构的图；
图6是示出以往的系统中的存储器访问时序的图。
符号说明
10、10’存储器访问控制装置
11存储器管理器A
12存储器管理器B
13存储器管理器C
14存储器管理器D
20、20’仲裁器
21协调部
22访问分割部
30副仲裁器
31访问比较部
32访问比较部
33访问比较部
34访问比较部
35协调部
36访问分割部
40、40’存储器控制器
50存储器
具体实施方式
参考附图，对上述的本发明进行更加详细的说明。根据本发明，即使在某个存储器管理器使用存储器的过程中，当希望缩短存储器访问延时的特定的存储器管理器发出了存储器访问请求时，中断由正在使用存储器的存储器管理器所进行的存储器访问，插入由希望缩短存储器访问延时的特定的存储器管理器进行的存储器访问。此时，如果无条件地插入，则会明显降低存储器访问效率，因此只在具备了不导致存储器访问效率降低的条件时，才允许插入。
在本发明中，除了仲裁器(20)之外，还设置副仲裁器(30)，该副仲裁器(30)对希望缩短存储器访问延时的特定的存储器管理器的存储器访问请求进行监视和协调。
仲裁器(20)具有访问分割部(22)，该访问分割部(22)将来自存储器管理器的由多个突发长度组成的存储器访问分割为短的访问单位，并按照每个短的访问单位向存储器控制器发出存储器访问请求。
当由来自希望缩短存储器访问延时的特定的存储器管理器发出了访问请求时，副仲裁器(30)立即对存储器控制器(40)发出访问请求。但是，副仲裁器(30)监视存储器访问请求，并诸如在若副仲裁器(30)发出存储器访问请求就会使存储器访问效率降低的情况下，就不发出存储器访问请求。使得来自副仲裁器(30)的存储器访问请求优先于来自仲裁器(20)的存储器访问请求。由于来自仲裁器(20)的存储器访问请求被分割成短的单位，因此来自副仲裁器(30)的存储器访问请求将很快(以短的等待时间)被执行。由此，能够缩短特定的存储器管理器的存储器访问延时。下面，利用具体的实施例进行说明。
实施例
图1是示出本发明第一实施例的结构的图。本实施例包括存储器访问控制装置10和具有多个存储体的存储器50，存储器访问控制装置10包括：存储器管理器A(11)、B(12)；希望缩短存储器访问延时的特定的存储器管理器C(13)、D(14)；仲裁器(20)；副仲裁器(30)；存储器控制器40。
图2是示出图1的仲裁器20的结构的一个示例的图。参考图2，在本实施例中，仲裁器20包括协调部21和访问分割部22，其中，协调部21从多个存储器管理器11～14中选择一个存储器管理器，访问分割部22在来自存储器管理器的访问请求由多个突发长度组成时将该访问请求分割为短的突发长度。
图3是示出图1的副仲裁器30的结构的一个例子的图。参照图3，在本实施例中，副仲裁器30包括：访问比较部31、32、33、34，分别针对每个被连接的存储器管理器，比较仲裁器20当前正在执行的存储器管理器的访问内容与该存储器管理器所请求的访问内容；协调部35，从多个存储器管理器中选择一个存储器管理器；访问分割部36，在来自存储器管理器的访问请求由多个突发长度组成的情况下将该访问请求分割为短的突发长度。
下面说明本实施例的动作。存储器管理器11～14分别向仲裁器20发送存储器访问请求。
仲裁器20监视来自多个存储器管理器11～14的访问请求，如果从一个以上的存储器管理器发出了存储器访问请求，并且不处于执行存储器访问当中，则接受来自存储器管理器的访问请求。此时，如果从多个存储器管理器发出了访问请求，则协调部21按照某种固定的条件接受来自正发出访问请求的多个存储器管理器中的一个存储器管理器的访问请求。其中，固定的条件例如有固定的优先顺序或轮询调度(round robin)方式等。
并且，当其请求被仲裁器20接受的存储器管理器发出了由多个突发长度组成的访问请求时，仲裁器20通过访问分割部22将该访问请求分割为多个短的访问单位。在本发明中，短的单位为任意的长度，优选为存储器的最小访问单位。
例如，当假定访问分割部22将访问请求分割成2突发的单位时，来自存储器管理器的8突发的访问请求被分割为4个2突发的访问请求。此时，存储器管理器向存储器控制器40发出4次的2突发的访问请求。此时，访问分割部22生成分割后的每个访问请求的地址。
副仲裁器30进行以下一系列的控制动作：
(a)监视来自希望缩短存储器访问延时的多个存储器管理器的请求，
(b)从一个以上的存储器管理器发出了存储器访问请求，
(c)仲裁器20正在执行存储器访问，
(d)通过连接在各存储器管理器上的访问比较部31～34判断是否满足以下的条件：即使由仲裁器20正在执行的存储器访问和想要在副仲裁器30中要接受访问请求的存储器访问被连续执行，存储器访问效率也不降低，
(e)如果访问比较部31～34中的判断结果为真的存储器管理器为一个以上，则接受访问请求。
如果从多个存储器管理器发出了访问请求，并且与多个存储器管理器连接的访问比较部的输出结果为真，则协调部35按照某种固定的条件接受来自其中一个存储器管理的访问请求。其中，固定的条件例如有固定的优先顺序或轮询调度(round robin)方式等。
副仲裁器30在接受访问请求后，立即向存储器控制器40发出访问请求。
当其请求被接受的存储器管理器发出了由多个突发长度组成的访问请求时，访问分割部36将该访问请求分割为多个短的访问单位。但是也可以省略副仲裁器30的访问分割部36。即，也可以不将在副仲裁器中接受的访问请求分割为短的单位。
在访问比较部31～34中进行判断的存储器访问效率不降低的条件是指以下情况：
(A)在连接有包括多个存储体的存储器的情况下，在由仲裁器20正执行的存储器访问中正被使用的存储器的存储体和副仲裁器30想要访问的存储器的存储体不同，并且
(B)仲裁器20正执行的存储器访问的类型(读或写)与副仲裁器30想要执行的存储器访问的类型相同。
例如，在连接有包括存储体0、1、2、3这四个存储体的存储器的情况下，如果仲裁器20正在执行的存储器访问是针对存储器的存储体0的访问，则副仲裁器30不接受针对存储器的存储体0的存储器访问请求，而只接受针对存储体1、2、3的存储器访问请求。
另外，当仲裁器20正在执行的存储器访问为读时，副仲裁器30只接受读访问请求，而不接受写访问请求。
当连接有由单一的存储体构成的存储器时，仲裁器20正在执行的存储器访问的类型(读或写)与副仲裁器30想要执行的存储器访问的类型相同的情况成为存储器访问效率不降低的条件。
存储器控制器40接受来自仲裁器20和副仲裁器30的访问请求，根据该请求，生成存储器50的控制信号，执行存储器访问。
当从仲裁器20和副仲裁器30两者都发出了存储器访问请求时，存储器控制器40优先执行副仲裁器30的存储器访问请求。
接下来，利用图4对本实施例的具体的动作示例进行说明。当在T0时刻由存储器管理器A对存储器50的存储体0发出了8突发的读存储器访问请求时，由于仲裁器20在该时刻未处于执行存储器访问当中，因此立即接受来自存储器管理器A的存储器访问请求，并将该存储器访问请求分割为四次的2突发的读访问，并在T1时刻，对存储器控制器40输出第1次的2突发的访问请求。
在T3时刻，第1次的2突发的读访问结束，输出第2次的2突发的读访问请求。
当在T4时刻由存储器管理器C对存储器的存储体1发出了4突发的类型为读的存储器访问请求时，副仲裁器30将该访问请求与仲裁器20当前正在执行的访问进行比较，由于二者是对不同的存储体的访问并且是相同类型的访问，因此在T5时刻向存储器控制器40输出4突发的读访问请求。
在本实施例中，在副仲裁器30中接受的存储器访问请求没有被分割为短的单位。
同时，虽然从仲裁器20发出了第3次的访问请求，但存储器控制器以来自副仲裁器30的存储器访问请求为优先，执行对存储体1的4突发的读访问。
在T9时刻，来自副仲裁器30的存储器访问结束，接受并执行来自仲裁器20的第3次的存储器访问请求。
在T11时刻，第3次的读访问结束，输出最后的读访问请求。在T13时刻，所有的访问结束。
根据本实施例，如图4所示，来自存储器管理器C的存储器访问在T9时刻结束，与此相比，如在对以往技术进行的说明中所参考的图6所示，上述访问在T13时刻才结束。
在本实施例的存储器访问控制装置中可知，缩短了存储器管理器C的存储器访问延时。
根据本发明，在统一存储器体系结构或多处理器的系统中，能够缩短来自特定的存储器管理器的存储器访问延时，并且能够确保系统整体的存储器访问效率高。
上述专利文件1至4中分别公开的内容均以引用的方式编入本说明书中。可以在本发明的全部公开(包括权利要求书)的范围内基于其基本技术思想对实施方式乃至实施例进行变更和调整。另外，在本发明的权利要求书的范围内可以对各种公开要件进行各种各样的组合和选择。即不用说，本发明包括本领域的普通技术人员依照包括权利要求书在内的全部公开的内容以及技术思想可进行的各种变形、修正。
权利要求书(按照条约第19条的修改)
[2008年9月2日(02.09.2008)国际局受理]
1.(删除)
2.(删除)
3.(删除)
4.(删除)
5.(删除)
6.(删除)
7.(删除)
8.(删除)
9.(删除)
10.(删除)
11.(删除)
12.(删除)
13.(删除)
14.(删除)
15.(删除)
16.(删除)
17.(删除)
18.(追加)一种存储器访问控制装置，其特征在于，包括：
多个存储器管理器，分别对存储器进行访问请求；
仲裁器，接受来自所述多个存储器管理器的访问请求，并进行访问请求的协调；
副仲裁器，接受来自所述多个存储器管理器中的至少一部分存储器管理器的访问请求，并进行访问请求的协调；以及
存储器控制器，接受来自所述仲裁器和所述副仲裁器的访问请求，对与其连接的存储器进行存储器访问，
其中，当被所述仲裁器允许并且在当前正在执行的访问请求中被使用的存储器的存储体与存储器管理器想要经由所述副仲裁器进行访问的存储器的存储体不同，并且
被所述仲裁器允许并且当前正在执行的访问请求的类型与存储器管理器想要经由所述副仲裁器进行的访问的类型相同时，
所述存储器控制器中断通过所述仲裁器进行的存储器访问，插入通过所述副仲裁器进行的存储器访问。
19.(追加)如权利要求18所述的存储器访问控制装置，其特征在于，所述副仲裁器监视来自所述仲裁器的存储器访问请求，并在如果所述副仲裁器发出存储器访问请求就会使存储器访问效率降低的情况下，进行控制以便不向所述存储器控制器发出存储器访问请求。
20.(追加)如权利要求18所述的存储器访问控制装置，其特征在于，在从所述仲裁器接受了从所述存储器管理器发出的访问请求的所述存储器控制器正在执行存储器访问的期间，当所述副仲裁器接受了来自多个所述存储器管理器的访问请求时，如果有多个所述存储器管理器满足以下条件：即使连续执行被所述仲裁器允许并且当前正在执行的存储器访问和所述副仲裁器所接受的存储器访问，存储器访问效率也不会降低，
则所述副仲裁器按照预先设定的基准从满足所述条件的多个所述存储器管理器中选择要执行访问请求的所述存储器管理器，
所述存储器控制器执行所述副仲裁器所选择的访问请求。
21.(追加)如权利要求18所述的存储器访问控制装置，其特征在于，所述副仲裁器包括：
1个或多个访问比较部，与所连接的1个或多个存储器管理器分别相对应地比较所述仲裁器当前正在执行的存储器管理器的访问内容与所述存储器管理器所请求的访问内容；
协调部，从所述多个存储器管理器中选择一个存储器管理器，
其中，所述副仲裁器监视来自在所述多个存储器管理器中希望缩短存储器访问延时的存储器管理器的访问请求，并且
所述副仲裁器在以下情况下接受访问请求：从1个以上的存储器管理器发出了存储器访问请求，所述仲裁器正在执行存储器访问当中，并且由与所述存储器管理器连接的所述访问比较部判断是否满足即使所述仲裁器正在执行的存储器访问和在所述副仲裁器中想要接受访问请求的存储器访问被连续执行存储器访问效率也不会降低的条件，而且在通过所述访问比较部进行判断的结果为真的存储器管理器为1个以上。
22.(追加)一种访问控制装置，其特征在于，包括：
仲裁器，接受来自所述多个管理器装置的访问请求，并进行访问请求的协调；
副仲裁器，接受来自所述多个管理器装置中的至少一部分管理器装置的访问请求，并进行访问请求的协调；
控制器，接受来自所述仲裁器和所述副仲裁器的访问请求，对与其连接的设备进行访问，
其中，当在被所述仲裁器允许并且当前正在执行的访问请求中被使用的设备的访问目的地与管理器装置想要经由所述副仲裁器进行访问的设备的访问目的地不同，并且
被所述仲裁器允许并且当前正在执行的访问请求的类型与管理器装置想要经由所述副仲裁器进行的访问的类型相同时，
所述控制器中断通过所述仲裁器进行的访问，插入通过所述副仲裁器进行的访问。
23.(追加)如权利要求22所述的访问控制装置，其特征在于，所述副仲裁器监视来自所述仲裁器的访问请求，并在如果所述副仲裁器发出访问请求就会使访问效率降低的情况下，进行控制以便以便不发出访问请求。
Claims (17)
1.一种存储器访问控制装置，其特征在于，包括：
多个存储器管理器，分别对存储器进行访问请求；
仲裁器，接受来自所述多个存储器管理器的访问请求，并进行访问请求的协调；
副仲裁器，接受来自所述多个存储器管理器中的至少一部分存储器管理器的访问请求，并进行访问请求的协调；以及
存储器控制器，接受来自所述仲裁器和所述副仲裁器的访问请求，对与其连接的存储器进行存储器访问，
其中，当被所述仲裁器允许并且当前正在执行的访问请求的类型与存储器管理器想要经由所述副仲裁器进行的访问的类型相同时，所述存储器控制器中断通过所述仲裁器进行的存储器访问，插入通过所述副仲裁器进行的存储器访问。
2.如权利要求1所述的存储器访问控制装置，其特征在于，
当在被所述仲裁器允许并且在当前正在执行的访问请求中被使用的存储器的存储体与存储器管理器想要经由所述副仲裁器进行访问的存储器的存储体不同，并且
被所述仲裁器允许并且当前正在执行的访问请求的类型与存储器管理器想要经由所述副仲裁器进行的访问的类型相同时，
所述存储器控制器中断通过所述仲裁器进行的存储器访问，插入通过所述副仲裁器进行的存储器访问。
3.如权利要求1或2所述的存储器访问控制装置，其特征在于，
所述副仲裁器监视由所述多个存储器管理器中希望缩短存储器访问延时的预定的存储器管理器发出的存储器访问请求，
所述存储器控制器相比于来自所述仲裁器的访问请求更优先执行来自所述副仲裁器的访问请求。
4.如权利要求1或2所述的存储器访问控制装置，其特征在于，
所述仲裁器包括访问分割部，所述访问分割部将来自访问请求被所述仲裁器接受了的所述存储器管理器的一个访问请求分割为多个访问请求，并生成分割后的访问请求的地址。
5.如权利要求1所述的存储器访问控制装置，其特征在于，
所述存储器包括单一的存储体。
6.如权利要求2所述的存储器访问控制装置，其特征在于，
所述存储器包括多个存储体。
7.如权利要求1或2所述的存储器访问控制装置，其特征在于，
所述仲裁器如果从所述存储器管理器发出了存储器访问请求并且不处于执行存储器访问当中，则接受来自所述存储器管理器的访问请求，
当从多个所述存储器管理器发出了访问请求时，按照预先设定的基准，从多个所述存储器管理器中选择要执行访问请求的所述存储器管理器，
所述存储器控制器执行所述仲裁器所选择的访问请求。
8.如权利要求1或2所述的存储器访问控制装置，其特征在于，
所述副仲裁器监视来自所述仲裁器的存储器访问请求，并在如果所述副仲裁器发出存储器访问请求就会使存储器访问效率降低的情况下，进行控制以便不向所述存储器控制器发出存储器访问请求。
9.如权利要求1或2所述的存储器访问控制装置，其特征在于，
所述存储器控制器根据来自所述仲裁器以及所述副仲裁器的访问请求来生成所述存储器的控制信号并执行存储器访问，
当从所述仲裁器和所述副仲裁器二者都发出了存储器访问请求时，所述存储器控制器优先执行所述副仲裁器的存储器访问请求。
10.如权利要求1或2所述的存储器访问控制装置，其特征在于，
在从所述仲裁器接受了从所述存储器管理器发出的访问请求的所述存储器控制器正在执行存储器访问的期间，当所述副仲裁器接受了来自多个所述存储器管理器的访问请求时，如果有多个所述存储器管理器满足以下条件：即使连续执行被所述仲裁器允许并且当前正在执行的存储器访问和所述副仲裁器所接受的存储器访问，存储器访问效率也不会降低，
则所述副仲裁器按照预先设定的基准从满足所述条件的多个所述存储器管理器中选择要执行访问请求的所述存储器管理器，
所述存储器控制器执行所述副仲裁器所选择的访问请求。
11.如权利要求1或2所述的存储器访问控制装置，其特征在于，
所述副仲裁器包括：
1个或多个访问比较部，与所连接的1个或多个存储器管理器分别相对应地比较所述仲裁器当前正在执行的存储器管理器的访问内容与所述存储器管理器所请求的访问内容；以及
协调部，从所述多个存储器管理器中选择一个存储器管理器，
其中，所述副仲裁器监视来自所述多个存储器管理器中希望缩短存储器访问延时的存储器管理器的访问请求，并且
所述副仲裁器在以下情况下接受访问请求：从1个以上的存储器管理器发出了存储器访问请求，所述仲裁器正在执行存储器访问当中，并且由与所述存储器管理器连接的所述访问比较部判断是否满足即使所述仲裁器正在执行的存储器访问和在所述副仲裁器中想要接受访问请求的存储器访问被连续执行存储器访问效率也不会降低的条件，而且在通过所述访问比较部进行判断的结果为真的存储器管理器为1个以上。
12.一种访问控制装置，其特征在于，包括：
仲裁器，接受来自所述多个管理器装置的访问请求，并进行访问请求的协调；
副仲裁器，接受来自所述多个管理器装置中的至少一部分管理器装置的访问请求，并进行访问请求的协调；以及
控制器，接受来自所述仲裁器和所述副仲裁器的访问请求，对与其连接的设备进行访问，
其中，当被所述仲裁器允许并且当前正在执行的访问请求的类型与管理器装置想要经由所述副仲裁器进行的访问的类型相同时，所述控制器中断通过所述仲裁器进行的访问，插入通过所述副仲裁器进行的访问。
13.如权利要求12所述的访问控制装置，其特征在于，
当在被所述仲裁器允许并且当前正在执行的访问请求中被使用的设备的访问目的地与管理器装置想要经由所述副仲裁器进行访问的设备的访问目的地不同，并且
被所述仲裁器允许并且当前正在执行的访问请求的类型与管理器装置想要经由所述副仲裁器进行的访问的类型相同时，
所述控制器中断通过所述仲裁器进行的访问，插入通过所述副仲裁器进行的访问。
14.如权利要求12或13所述的访问控制装置，其特征在于，
所述设备内置有存储器，所述访问请求是对所述存储器的访问请求。
15.如权利要求12至14中任一项所述的访问控制装置，其特征在于，
所述副仲裁器监视所述多个管理器装置中希望缩短访问延时的预定的管理器装置的访问请求，
所述控制器相比于来自所述仲裁器的访问请求更优先执行来自所述副仲裁器的访问请求。
16.如权利要求12至14中任一项所述的访问控制装置，其特征在于，所述副仲裁器监视来自所述仲裁器的访问请求，并在如果所述副仲裁器发出访问请求就会使访问效率降低的情况下，进行控制以便不发出访问请求。
17.一种存储器访问控制装置，其特征在于，包括：
仲裁器，接受来自所述多个存储器管理器的访问请求，并进行访问请求的协调；
副仲裁器，对由所述多个存储器管理器中的预定的存储器管理器发出的访问请求进行监视和协调；
存储器控制器，接受来自所述仲裁器和所述副仲裁器的访问请求，控制对存储器的存储器访问，
其中，所述仲裁器将来自所述存储器管理器的存储器访问分割为短的访问单位，并按每个所述短的访问单位向所述存储器控制器发出存储器访问请求，
所述副仲裁器在接受到来自所述预定的存储器管理器的存储器访问请求时，向所述存储器控制器发出所述存储器访问请求，
所述存储器控制器相比于来自所述仲裁器的存储器访问请求更优先控制来自所述副仲裁器的存储器访问请求，并且在接受到来自所述副仲裁器的存储器访问请求时，如果正处于执行来自所述仲裁器的存储器访问当中，则中断所述执行当中的存储器访问，插入并执行来自所述副仲裁器的存储器访问请求。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP117318/2007 | 2007-04-26 | ||
| JP2007117318A JP4715801B2 (ja) | 2007-04-26 | 2007-04-26 | メモリアクセス制御装置 |
| PCT/JP2008/057884 WO2008136332A1 (ja) | 2007-04-26 | 2008-04-24 | メモリアクセス制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101669096A true CN101669096A (zh) | 2010-03-10 |
| CN101669096B CN101669096B (zh) | 2013-03-27 |
Family
ID=39943443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008800135656A Expired - Fee Related CN101669096B (zh) | 2007-04-26 | 2008-04-24 | 存储器访问控制装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20100082877A1 (zh) |
| EP (1) | EP2141600B1 (zh) |
| JP (1) | JP4715801B2 (zh) |
| CN (1) | CN101669096B (zh) |
| WO (1) | WO2008136332A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9898421B2 (en) | 2012-12-28 | 2018-02-20 | Huawei Technologies Co., Ltd. | Memory access processing method, memory chip, and system based on memory chip interconnection |
| CN113051195A (zh) * | 2021-03-02 | 2021-06-29 | 长沙景嘉微电子股份有限公司 | 存储器、gpu及电子设备 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5125890B2 (ja) * | 2008-08-28 | 2013-01-23 | 富士通セミコンダクター株式会社 | 調停装置及び電子機器 |
| US8244987B2 (en) | 2008-12-04 | 2012-08-14 | Electronics And Telecommunications Research Institute | Memory access device including multiple processors |
| US20110246688A1 (en) * | 2010-04-01 | 2011-10-06 | Irwin Vaz | Memory arbitration to ensure low latency for high priority memory requests |
| JP5776022B2 (ja) * | 2011-04-13 | 2015-09-09 | パナソニックＩｐマネジメント株式会社 | 制御装置 |
| CN102609378B (zh) * | 2012-01-18 | 2016-03-30 | 中国科学院计算技术研究所 | 一种消息式内存访问装置及其访问方法 |
| JP2013196321A (ja) * | 2012-03-19 | 2013-09-30 | Pfu Ltd | 電子回路及び調停方法 |
| KR20150093004A (ko) * | 2014-02-06 | 2015-08-17 | 삼성전자주식회사 | 불휘발성 저장 장치의 동작 방법 및 불휘발성 저장 장치를 액세스하는 컴퓨팅 장치의 동작 방법 |
| CN106339329B (zh) * | 2015-12-04 | 2019-09-13 | 深圳开阳电子股份有限公司 | 控制多请求源访问存储器的方法、控制器和视频处理装置 |
| CN105824768B (zh) * | 2016-03-15 | 2018-09-07 | 杭州中天微系统有限公司 | 一种支持多层中断优先级控制的矢量中断控制器 |
| JP7419010B2 (ja) * | 2019-10-04 | 2024-01-22 | キヤノン株式会社 | データ処理システムおよびデータ処理システムの制御方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59225426A (ja) | 1983-06-06 | 1984-12-18 | Nec Corp | 入出力制御装置 |
| US6119196A (en) * | 1997-06-30 | 2000-09-12 | Sun Microsystems, Inc. | System having multiple arbitrating levels for arbitrating access to a shared memory by network ports operating at different data rates |
| JP4108237B2 (ja) | 1999-11-04 | 2008-06-25 | 株式会社リコー | メモリ制御装置 |
| JP2001175530A (ja) * | 1999-12-22 | 2001-06-29 | Nec Ic Microcomput Syst Ltd | メモリアクセス調停装置およびメモリアクセス調停方法 |
| JP2001356961A (ja) * | 2000-06-13 | 2001-12-26 | Nec Corp | 調停装置 |
| JP4538911B2 (ja) * | 2000-06-19 | 2010-09-08 | ブラザー工業株式会社 | メモリアクセス制御装置および記憶媒体 |
| JP2002123420A (ja) | 2000-10-13 | 2002-04-26 | Matsushita Electric Ind Co Ltd | メモリアクセス装置 |
| JP2003030042A (ja) * | 2001-07-11 | 2003-01-31 | Fujitsu Ten Ltd | 複数コア付マイクロコンピュータ装置 |
| JP4209648B2 (ja) * | 2002-09-05 | 2009-01-14 | パナソニック株式会社 | メモリ装置 |
| WO2004068349A1 (ja) * | 2003-01-27 | 2004-08-12 | Matsushita Electric Industrial Co., Ltd. | メモリ制御装置 |
| KR100585116B1 (ko) * | 2003-12-13 | 2006-06-01 | 삼성전자주식회사 | 멀티 뱅크 메모리의 억세스 효율을 개선한 아비터, 이를구비한 메모리 억세스 중재 시스템 및 그 방법 |
| JP2005316609A (ja) | 2004-04-27 | 2005-11-10 | Sony Corp | バス調停装置およびバス調停方法 |
| CN101218567B (zh) * | 2005-07-06 | 2010-05-19 | 松下电器产业株式会社 | 访问控制装置、访问控制集成电路以及访问控制方法 |
| US7716387B2 (en) * | 2005-07-14 | 2010-05-11 | Canon Kabushiki Kaisha | Memory control apparatus and method |
| US7603503B1 (en) * | 2006-09-18 | 2009-10-13 | Nvidia Corporation | Efficiency based arbiter |
-
2007
- 2007-04-26 JP JP2007117318A patent/JP4715801B2/ja not_active Expired - Fee Related
-
2008
- 2008-04-24 US US12/595,661 patent/US20100082877A1/en not_active Abandoned
- 2008-04-24 WO PCT/JP2008/057884 patent/WO2008136332A1/ja active Application Filing
- 2008-04-24 CN CN2008800135656A patent/CN101669096B/zh not_active Expired - Fee Related
- 2008-04-24 EP EP08740811A patent/EP2141600B1/en not_active Not-in-force
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9898421B2 (en) | 2012-12-28 | 2018-02-20 | Huawei Technologies Co., Ltd. | Memory access processing method, memory chip, and system based on memory chip interconnection |
| CN113051195A (zh) * | 2021-03-02 | 2021-06-29 | 长沙景嘉微电子股份有限公司 | 存储器、gpu及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4715801B2 (ja) | 2011-07-06 |
| EP2141600B1 (en) | 2013-01-30 |
| CN101669096B (zh) | 2013-03-27 |
| WO2008136332A1 (ja) | 2008-11-13 |
| JP2008276391A (ja) | 2008-11-13 |
| EP2141600A1 (en) | 2010-01-06 |
| US20100082877A1 (en) | 2010-04-01 |
| EP2141600A4 (en) | 2011-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101669096B (zh) | 存储器访问控制装置 | |
| KR100716950B1 (ko) | 버스 시스템 | |
| US7054968B2 (en) | Method and apparatus for multi-port memory controller | |
| US7490185B2 (en) | Data processing system, access control method, and access control device | |
| US20070156955A1 (en) | Method and apparatus for queuing disk drive access requests | |
| US20060253675A1 (en) | Method and apparatus for scheduling real-time and non-real-time access to a shared resource | |
| US20060161694A1 (en) | DMA apparatus | |
| US7395364B2 (en) | Data transfer control apparatus | |
| US20160062930A1 (en) | Bus master, bus system, and bus control method | |
| EP3014459B1 (en) | Method and apparatus for controlling memory operation | |
| JPH0219945A (ja) | 主記憶制御装置 | |
| JP2002366507A (ja) | 複数チャネルｄｍａコントローラおよびプロセッサシステム | |
| US20080225858A1 (en) | Data transferring apparatus and information processing system | |
| JP2007172322A (ja) | 分散処理型マルチプロセッサシステム、制御方法、マルチプロセッサ割り込み制御装置及びプログラム | |
| US5887195A (en) | Bus arbitration between an I/O device and processor for memory access using FIFO buffer with queue holding bus access flag bit | |
| US10031884B2 (en) | Storage apparatus and method for processing plurality of pieces of client data | |
| US20050005050A1 (en) | Memory bus assignment for functional devices in an audio/video signal processing system | |
| US6889283B2 (en) | Method and system to promote arbitration priority in a buffer queue | |
| US20050228914A1 (en) | Matrix type bus connection system | |
| JP2001175530A (ja) | メモリアクセス調停装置およびメモリアクセス調停方法 | |
| US8301816B2 (en) | Memory access controller, system, and method | |
| US20020108004A1 (en) | Enhancement of transaction order queue | |
| KR102334473B1 (ko) | 적응형 딥러닝 가속 장치 및 방법 | |
| JP2006215621A (ja) | Ｄｍａ制御装置 | |
| US20050135402A1 (en) | Data transfer apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130327 Termination date: 20140424 |