JP5125890B2

JP5125890B2 - 調停装置及び電子機器

Info

Publication number: JP5125890B2
Application number: JP2008219922A
Authority: JP
Inventors: 雅樹岡田
Original assignee: Fujitsu Semiconductor Ltd
Current assignee: Fujitsu Semiconductor Ltd
Priority date: 2008-08-28
Filing date: 2008-08-28
Publication date: 2013-01-23
Anticipated expiration: 2028-08-28
Also published as: US20100057962A1; JP2010055389A; US8650347B2

Description

調停装置及び電子機器に関するものである。

デジタルスチルカメラ等の電子機器は、データを処理する複数の異なる処理部を有している。また、電子機器は、データを処理するためのメモリを有している。各処理部は、メモリから必要なデータを読み出し、処理後のデータをメモリに書き込む。メモリに対するこれらのアクセスは、非同期に行われるため、メモリに対して各処理部からのアクセス要求が競合する場合がある。この競合を解決するため、複数の処理部とメモリとの間には、メモリに対するアクセスの要求を調停する調停装置が設けられている。

図９に示すように、調停装置１０１は、図示しない複数の処理部とメモリ１０２との間に接続されている。調停装置１０１は、第１調停機能部１１１、第２調停機能部１１２、バス制御部１２１を有している。

第１調停機能部１１１の選択部１１１ａ，１１１ｂは、それぞれ一定時間毎に選択する入力端子を順次変更し、選択した入力端子に入力される信号を出力する。同様に、第２調停機能部１１２の選択部１１２ａ，１１２ｂは、それぞれ一定時間毎に選択する入力端子を順次変更し、選択した入力端子に入力される信号を出力する。各選択部１１１ａ〜１１２ｂには、各処理部からそれぞれの処理に応じてメモリ１０２のアクセスが必要となった場合に出力する要求信号Ｓ１０１〜Ｓ１０７が入力される。バス制御部１２１は、第１調停機能部１１１及び第２調停機能部１１２から出力される要求信号に応答してメモリ１０２が接続された共有バスの使用権を要求元の処理部に与える。

第１調停機能部１１１及び第２調停機能部１１２は、それぞれの構成、即ち選択部１１１ａ，１１１ｂ，１１２ａ，１１２ｂの接続に応じた優先度で要求信号Ｓ１０１〜Ｓ１０７のうちから選択した１つの要求信号を出力する。例えば、第１調停機能部１１１は、第１選択部１１１ａに接続された２つの処理部のアクセス要求を同じ優先度で処理し、それらのアクセス要求よりも低い優先度で第２選択部１１１ｂに接続された２つの処理部のアクセス要求を処理する。

ところで、電子機器は、その時々の処理状態に応じて、動作する処理部や優先する処理部が変化する。例えば、デジタルスチルカメラは、画像データを記録する場合と、記録した画像データを処理する場合とで、動作する処理部が異なる。しかし、上記の調停装置１０１は、処理部の接続が固定であり、各処理部にはそれぞれ調停機能部１１１，１１２の構成に応じた時間、要求が有効となる。詳しくは、第１選択部１１１ａは、入力される２つの要求信号Ｓ１０１，Ｓ１０２を同じ優先度にて処理するが、一方の処理部が動作しない場合であっても、入力端子を選択する時間は変化しない。つまり、動作しない処理部に対して資源が割り当てられているため、有限な資源を効率よく使用することができない。

上記の問題点に対し、調停機能部１１１，１１２に接続する処理部を変更する、即ち要求信号を入力する端子の割当てを変更することが考えられる。例えば、特許文献１に開示されたデータ処理システムは、グループ設定部のグループ設定レジスタに記憶されたグループ値に応じてバス使用要求信号選択部がモジュールからの要求信号を複数のグループ内調停部のうちの１つに割り当てる。各グループ内調停部は、ラウンドロビンテーブルを有し、テーブルの内容に従って入力される複数の要求信号のうちの１つを出力する。グループ間調停部は、複数のグループ内調停部から出力される要求信号を、内蔵テーブルに格納された固定優先調停を行うため調停内容に従って調停し、調停後の要求信号を出力する。また、特許文献１には、グループ間調停部において固定優先調停とラウンドロビン調停との何れか一方を設定可能に構成されたデータ処理システムが開示されている。
特開２００３−２７１５４５号公報

しかしながら、上記のデータ処理システムでは、グループ間調停部が固定優先調停に設定されている場合に優先順位の高い要求が常に選択されてしまい、優先順位の比較的に低い要求がいつまでも受け付けられない場合がある。更に、グループ間調停部がラウンドロビン調停に設定されている場合、各グループ間の要求が平均化されてしまうことにより優先順位の高い要求が受け付けられる確率が低くなる場合がある。

調停装置及び電子機器で、一定期間において、優先度の低い要求を受け付けることができるようにすることを目的とする。

この調停装置は、複数のアクセス要求信号の内のいずれか一つに対応する第１調停信号を第１の優先度に基づいて出力し、前記第１調停信号を出力するときは第１電位となり、前記第１調停信号を出力しないときは第２電位となる第１有効信号を出力する第１調停部と、前記複数のアクセス要求信号の内のいずれか一つに対応する第２調停信号を第２の優先度に基づいて出力し、前記第２調停信号を出力するときは前記第１電位となり、前記第２調停信号を出力しないときは前記第２電位となる第２有効信号を出力する第２調停部と、前記第１調停信号及び前記第２調停信号が入力され、前記第１調停信号及び第２調停信号の内のいずれか一つを選択して出力するとともに、前記第１調停信号を選択したことを示す第１イネーブル信号又は前記第２調停信号を選択したことを示す第２イネーブル信号を出力する確定部と、前記第１イネーブル信号をカウントする第１カウンタ及び前記第２イネーブル信号をカウントする第２カウンタを有し、前記第１カウンタ及び前記第２カウンタの出力に基づいて第１優先フラグを出力する第１優先フラグ生成部と、前記第１有効信号及び前記第２有効信号及び前記第１優先フラグが入力され、前記第１優先フラグが第１状態のときに前記第１有効信号を出力し、前記第１優先フラグが第２状態で且つ前記第２有効信号が前記第１電位のときに前記第２電位を出力し、前記第１優先フラグが第２状態で且つ前記第２有効信号が前記第２電位で且つ前記第１有効信号が前記第１電位のときに前記第１電位を出力する第１レベル間調停部とを備え、前記確定部は、前記第１レベル間調停部の出力に基づいて、前記第１調停信号及び前記第２調停信号の内のいずれか一つを選択して出力する。

開示の調停装置及び電子機器は、一定期間において、例えば、優先度の高い要求が連続している場合であっても、優先度の低い要求を受け付けることができる。

以下、一実施形態を図１〜図６に従って説明する。
図１は、電子機器の概略構成図である。電子機器は例えばデジタルスチルカメラであり、取得部としての撮像部１１、処理装置１２、表示部としての表示器１３、メモリ１４を有する。撮像部１１はＣＣＤやＣＭＯＳイメージセンサ等の撮像素子を含み、撮像素子に入射する光を電気信号に変換して１フレーム分の画像データを生成し、その画像データを処理装置１２に出力する。

処理装置１２は、撮像部１１から出力される画像データを処理し、処理後のデータをメモリ１４に格納する。メモリ１４は例えばシンクロナスダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）である。また、処理装置１２は複数の処理部を有し、メモリ１４から読み出したデータを処理し、処理後のデータをメモリ１４に格納する。更に、処理装置１２は、メモリ１４に格納されたデータを表示器１３に出力する。表示器１３は、ＬＣＤやＥＬディスプレイ等であり、処理装置１２から出力されるデータに基づく画像を表示する。尚、表示器１３は、紙等の媒体に画像を表示する所謂印刷装置や、壁面等に画像を表示する所謂プロジェクタなどであってもよい。

処理装置１２は、複数の処理部２１〜２８を有する。各処理部２１〜２８の一例を説明する。第１処理部２１はプリプロセス（前処理）であり、撮像部１１から出力される画像データに対しホワイトバランス等の前処理を行い、処理後のデータをメモリ１４に格納する。第２処理部２２は補正部であり、メモリ１４から読み出したデータに対してγ補正等の補正処理を行い、補正後のデータをメモリ１４に格納する。第３処理部２３はカラープロセスであり、メモリ１４から読み出したデータに対して色空間変換処理を行い、処理後のデータをメモリ１４に格納する。第４処理部２４はノイズ除去部であり、メモリ１４から読み出したデータに対して所定の処理を行ってノイズを除去し、処理後のデータをメモリ１４に格納する。第５処理部２５は解像度変換部であり、メモリ１４から読み出したデータに対して、画素データの間引き、データ補間などの処理を行い、処理後のデータをメモリ１４に格納する。第６処理部２６は圧縮伸張部であり、所定の方式（例えばＪＰＥＧ方式）によりメモリ１４から読み出したデータに対して符号・復号（圧縮・伸長）処理を行い、処理後のデータをメモリ１４に格納する。第７処理部２７は画像効果処理部であり、メモリ１４から読み出したデータに対して輪郭強調等の処理を行い、処理後のデータをメモリ１４に格納する。第８処理部２８は表示部であり、メモリ１４から読み出したデータを表示のためのデータに変換し、変換後のデータを表示器１３に出力する。

即ち、第１〜第７処理部２１〜２７はメモリ１４にデータを格納する。従って、第１〜第７処理部２１〜２７はメモリ１４にデータを書き込むためにバスを使用する要求信号Ｗ０〜Ｗ６をそれぞれ出力する。また、第２〜第８処理部２２〜２８はメモリ１４からデータを読み出す。従って、第２〜第８処理部２２〜２８は、メモリ１４にデータを書き込むためにバスを使用する要求信号Ｒ１〜Ｒ７をそれぞれ出力する。

従って、第１〜第８処理部２１〜２８は、それぞれメモリ１４との間でチャネル（ＤＭＡチャネル）を形成し、そのチャネルを介してメモリ１４をアクセスし、データを転送する。複数の処理部２１〜２８に対し、メモリ１４は１つであり、チャネルは１つのみ形成される。また、各処理部２１〜２８は、非同期、即ち個々の処理部が独立してメモリ１４をアクセスしようとする。従って、複数の処理部が同時にチャネルを形成しようとする、即ちバス使用権を獲得するための要求信号が競合する。各処理部２１〜２８に接続された調停回路３１は、各処理部２１〜２８からの要求信号Ｗ０〜Ｗ６，Ｒ１〜Ｒ７を調停する。

調停回路３１は、複数（本実施形態では４）の調停機能部３１ａ〜３１ｄを含む。第１調停機能部３１ａ及び第２調停機能部３１ｂは書き込みのための要求信号Ｗ０〜Ｗ６を調停するためのものであり、第３調停機能部３１ｃ及び第４調停機能部３１ｄは読み出しのための要求信号Ｒ１〜Ｒ７を調停するためのものである。

このように、２つの書き込み用の調停機能部３１ａ，３１ｂと２つの読み出し用の調停機能部３１ｃ，３１ｄを有することは、リソース、即ちデータを転送するバスを有効に活用するためのものである。例えば、第２処理部（補正部）２２がメモリ１４から読み出したデータを処理している間、バスをその他の処理部が読み出し又は書き込みを行うことができる。また、メモリ１４に対するアクセスに要する時間と、処理部にてデータを入出力するために要する時間とに差がある、即ちアクセス速度に差があるため、１つの処理部がアクセスしている間に次のアクセスのための要求信号を受け付けてメモリ１４からバッファに読み出すことで、連続的なアクセスが可能となる。

第１調停機能部３１ａには、複数（本実施形態では７）の書込要求信号Ｗ０〜Ｗ６、即ち、処理部２１〜２７から出力される全ての書込要求信号Ｗ０〜Ｗ６が入力される。調停機能部３１ａには複数の優先レベルが設定され、各優先レベルには少なくとも１つのチャネル番号が設定されている。チャネル番号は、調停機能部３１ａに入力される要求信号に対して設定されている。本実施形態において、調停機能部３１ａには３つの優先レベルが設定され、各優先レベルには要求信号Ｗ０〜Ｗ６のうちの少なくとも１つに応じたチャネル番号が設定されている。このチャネル番号は信号選択情報として設定される。

調停機能部３１ａは、各優先レベル内において、設定されたチャネル番号について競合する要求をラウンドロビン方式により調停する。更に、調停機能部３１ａは、各設定レベルにおいて選択したチャネル番号について競合する要求を調停する。調停機能部３１ａには、このレベル間調停において、各レベルにはそれぞれ選択回数が設定されている。各レベルの選択回数は、例えば各レベルの優先度に応じて、それぞれのレベルよりも優先度が高いレベルに設定された選択回数より少ない選択回数が設定されている。

調停機能部３１ａは、上位レベル、即ち優先度の高いレベルに設定されたチャネル番号を順次選択する。そして、調停機能部３１ａは、各レベルに設定された回数のチャネル番号を選択すると、そのレベルよりも下位、即ち低いレベルに設定されたチャネル番号を、そのレベルに設定された回数選択する。即ち、調停機能部３１ａは、各優先レベルに設定された選択回数の比率に応じて、各優先レベルのチャネル番号即ち要求信号を選択する。従って、調停機能部３１ａは、優先レベルの高い要求信号が多い場合であっても、所定の割合で優先レベルの低い要求信号を選択する。これにより、低い優先レベルの要求信号を確実に選択してその要求信号を出力する処理部がメモリ１４をアクセスする権利、即ちメモリ１４が接続された共有バスの使用権を獲得することができる。

同様に、第２調停機能部３１ｂには、複数（本実施形態では７）の書込要求信号Ｗ０〜Ｗ６、即ち、処理部２１〜２７から出力される全ての書込要求信号Ｗ０〜Ｗ６が入力される。そして、第２調停機能部３１ｂは、３つの優先レベルが設定され、各優先レベルには要求信号Ｗ０〜Ｗ６のうちの少なくとも１つに応じたチャネル番号が設定されている。更に、第２調停機能部３１ｂは、各優先レベルに設定された選択回数の比率に応じて、各優先レベルのチャネル番号即ち要求信号を選択する。

第３調停機能部３１ｃには、複数（本実施形態では７）の読出要求信号Ｒ１〜Ｒ７、即ち、処理部２２〜２８から出力される全ての読出要求信号Ｒ１〜Ｒ７が入力される。そして、第３調停機能部３１ｃは、３つの優先レベルが設定され、各優先レベルには要求信号Ｒ１〜Ｒ７のうちの少なくとも１つに応じたチャネル番号が設定されている。更に、第３調停機能部３１ｃは、各優先レベルに設定された選択回数の比率に応じて、各優先レベルのチャネル番号即ち要求信号を選択する。

同様に、第４調停機能部３１ｄには、複数（本実施形態では７）の読出要求信号Ｒ１〜Ｒ７、即ち、処理部２２〜２８から出力される全ての読出要求信号Ｒ１〜Ｒ７が入力される。そして、第４調停機能部３１ｄは、３つの優先レベルが設定され、各優先レベルには要求信号Ｒ１〜Ｒ７のうちの少なくとも１つに応じたチャネル番号が設定されている。更に、第４調停機能部３１ｄは、各優先レベルに設定された選択回数の比率に応じて、各優先レベルのチャネル番号即ち要求信号を選択する。

各調停機能部３１ａ〜３１ｄから出力される要求信号は、メモリコントローラ３３のアービタ（バス制御部）３３ａに入力される。また、このアービタ３３ａには、ＣＰＵ３５とＤＳＰ３６とから要求信号が入力される。つまり、アービタ３３ａに対してＣＰＵ３５及びＤＳＰ３６も処理部として認識される。アービタ３３ａは、各要求信号を調停して１つの処理部に対してバス使用許可を与える。使用許可を受け取った処理部は、バス３８及びメモリコントローラ３３を介してメモリ１４をアクセスする。

メモリコントローラ３３は、書き込み用バッファと読み出し用バッファとを有し、各バッファを利用してメモリ１４に対してデータの読出し、書き込みを行う。また、メモリコントローラ３３は、処理部に応じてメモリ１４をアクセスするためのアドレスを生成する機能を有している。例えば、処理部２５が実行する解像度変換処理は、メモリ１４から読出したデータを処理し、処理後のデータをメモリ１４に書き込む。従って、メモリコントローラ３３は、データが存在する読出アドレスと、処理後のデータを書き込む書込アドレスを生成する。

ＣＰＵ３５は、図示しない操作部の操作に従って、各処理部の動作を制御する。更に、ＣＰＵ３５は、その時の動作に応じた信号選択情報を調停機能部３１ａ〜３１ｄに書き込む。動作は、撮影動作、画像表示動作、データ変換を含む。この信号選択情報により、各処理部２１〜２８が出力する要求信号の優先度が設定される。即ち、処理装置１２は、その時々の動作に応じて処理部２１〜２８の優先度を設定する。調停回路３１の調停機能部３１ａ〜３１ｄは、それぞれに設定された信号選択情報に応じて要求信号を調停する。

次に、第１調停機能部３１ａの構成を説明する。
図２に示すように、調停機能部３１ａは、設定されたレベルに対応する複数（本実施形態では３つ）のレベル内調停部４１ａ〜４１ｃを有する。本実施形態において、第１レベル内調停部４１ａは１番目の優先度、即ち最も高い優先度に設定され、第２レベル内調停部４１ｂは２番目の優先度に設定され、第３レベル内調停部４１ｃは３番目の優先度、即ち最も低い優先度に設定されている。

各レベル内調停部４１ａ〜４１ｃには、それぞれ書込要求信号Ｗ０〜Ｗ６、即ち、処理部２１〜２７から出力される全ての書込要求信号Ｗ０〜Ｗ６が入力される。また、各レベル内調停部４１ａ〜４１ｃには、それぞれ第１イネーブル信号ＥＮａ１〜ＥＮｃ１が入力される。第１イネーブル信号ＥＮａ１〜ＥＮｃ１は、それぞれのレベル内調停部４１ａ〜４１ｃが出力したチャネル番号に対してバス使用権が確定したか否かを示す。各レベル内調停部４１ａ〜４１ｃは、第１イネーブル信号ＥＮａ１〜ＥＮｃ１に基づいて、それぞれが出力したチャネル番号についてバス使用権が確定した場合に、所定の方式（本実施形態ではラウンドロビン方式）により優先度を変更する。

各レベル内調停部４１ａ〜４１ｃには、それぞれ信号選択情報が格納されている。信号選択情報は、少なくとも１つのチャネル番号を含む。また、信号選択情報は、それぞれのレベル内調停部４１ａ〜４１ｃにおいて、調停の優先度が設定されている。各レベル内調停部４１ａ〜４１ｃは、それぞれ設定されたチャネル番号に対応する書込要求信号の調停を行い、要求の有無を示す有効信号ＳＥ１〜ＳＥ３を生成する。そして、各レベル内調停部４１ａ〜４１ｃは、イネーブル信号（確定信号）に応答して調停結果に応じたチャネル番号を出力する。そして、各レベル内調停部４１ａ〜４１ｃは、上記の第１イネーブル信号ＥＮａ１〜ＥＮｃ１に基づいて、各信号選択情報の優先度を変更する。

調停機能部３１ａは、設定されたレベルに対応する２つの優先フラグ生成部４２ａ，４２ｂを有している。各優先フラグ生成部４２ａ，４２ｂは、要求信号が競合する場合に、それぞれ対応するレベルの要求信号を優先するか、他のレベルの要求信号を優先するかを示す優先フラグを生成する。従って、最下位以外のレベルを優先しない場合、自動的に最下位のレベルの要求信号が選択されるため、最下位以外のレベルに対応して優先フラグ生成部が設けられている。

優先フラグ生成部４２ａには、第１イネーブル信号ＥＮａ１及び第２イネーブル信号ＥＮａ２が入力される。第１イネーブル信号ＥＮａ１は、優先フラグ生成部４２ａが対応するレベルの要求（信号、チャネル番号）についてバス使用権が確定したか否かを示す。第２イネーブル信号ＥＮａ２は、他のレベルの要求（信号、チャネル番号）についてバス使用権が確定したか否かを示す。即ち、優先フラグ生成部４２ａは、第１イネーブル信号ＥＮａ１により当該優先レベルのチャネル番号について使用権が確定したことを確認し、第２イネーブル信号ＥＮａ２により他のレベルのチャネル番号について使用権が確定したことを確認する。第１優先フラグ生成部４２ａは、最上位の優先レベルに対応する。従って、第１優先フラグ生成部４２ａは、自身のレベルに対応するチャネル番号についてバス使用権が確定したか、自身より低いレベルのチャネル番号についてバス使用権が確定したかを判断する。優先フラグ生成部４２ａは、カウント機能を有し、それぞれバス使用権が確定した回数をカウントする。そして、優先フラグ生成部４２ａは、それぞれのカウント値に基づいて、優先フラグＳＰ１を生成する。

優先フラグＳＰ１は、例えば２値の信号であり、第１の値（例えば「０」）の場合に、当該レベルのチャネル番号が優先であることを示し、第２の値（例えば「１」）の場合に、他のレベルのチャネル番号が優先であることを示す。

第２優先フラグ生成部４２ｂには、第１優先フラグ生成部４２ａと同様に、第１イネーブル信号ＥＮｂ１及び第２イネーブル信号ＥＮｂ２が入力される。第１イネーブル信号ＥＮｂ１は、優先フラグ生成部４２ｂが対応するレベルの要求（信号、チャネル番号）についてバス使用権が確定したか否かを示す。第２イネーブル信号ＥＮｂ２は、他のレベルの要求（信号、チャネル番号）についてバス使用権が確定したか否かを示す。第２優先フラグ生成部４２ｂは、第１イネーブル信号ＥＮｂ１及び第２イネーブル信号ＥＮｂ２に基づいて、優先フラグＳＰ２を生成する。

上記したように、第１優先フラグ生成部４２ａは、自身のレベル（最上位レベル）を優先するか、他のレベル即ち自身より下位のレベルを優先するかを示す優先フラグＳＰ１を生成する。同様に、第２優先フラグ生成部４２ｂは、自身のレベルを優先するか他のレベルを優先するかを示す優先フラグＳＰ２を生成する。他のレベルについて、最上位のレベルについては、第１優先フラグ生成部４２ａに入力される第１イネーブル信号ＥＮａ１により示されている。従って、第２優先フラグ生成部４２ｂは、自身のレベルを優先するか、自身より下位のレベルを優先するかを示す優先フラグＳＰ２を生成する。

調停機能部３１ａは、設定されたレベルに対応する２つのレベル間調停部４３ａ，４３ｂを有している。
第１レベル間調停部４３ａには、第１レベル内調停部４１ａから出力される有効信号ＳＥ１と、第１優先フラグ生成部４２ａから出力される優先フラグＳＰ１と、オア回路４６の出力信号ＳＥ２１が入力される。オア回路４６には、第２レベル内調停部４１ｂから出力される有効信号ＳＥ２と、第３レベル内調停部４１ｃから出力される有効信号ＳＥ３が入力される。オア回路４６は、両有効信号ＳＥ２，ＳＥ３を論理和演算して合成信号ＳＥ２１を生成する。この合成信号ＳＥ２１は、第２レベル内調停部４１ｂ及び第３レベル内調停部４１ｃのうちの少なくとも一方について有効となる要求信号が入力されていることを示す。つまり、合成信号ＳＥ２１は、レベル間調停部４３ａの設定レベルに対して、そのレベルよりも下位のレベルについて有効な要求信号があることを示す有効信号である。

第１レベル間調停部４３ａは、両有効信号ＳＥ１，ＳＥ２のうちの何れか一方が有効な要求があることを示す場合、その有効な要求があることを示す有効信号をレベル間調停信号ＳＡ１として出力する。また、第１レベル間調停部４３ａは、両有効信号ＳＥ１，ＳＥ２がともに有効な要求であることを示す、つまり有効信号ＳＥ１，ＳＥ２が競合している場合に、優先フラグＳＰ１に従って何れか一方を選択し、その選択した有効信号をレベル間調停信号ＳＡ１として出力する。つまり、第１レベル間調停部４３ａは、優先フラグＳＰ１に従って、自己のレベルを優先する場合には有効信号ＳＥ１を選択し、自己のレベルを優先しない、即ち他のレベルを優先する場合には有効信号ＳＥ２を選択する。

図３は、第１レベル間調停部４３ａの動作説明図である。同図において、「優先フラグ」は第１優先フラグ生成部４２ａから出力される優先フラグＳＰ１を示し、「有効信号１」は第１レベル内調停部４１ａから出力される有効信号ＳＥ１を示し、「有効信号２」は第２レベル内調停部４１ｂから出力される有効信号ＳＥ２を示す。「０」の「優先フラグ」は上位側レベルを優先することを示し、「１」の「優先フラグ」は下位側レベルを優先することを示す。「１」の「有効信号１」「有効信号２」は、設定されたＤＭＡチャネルからの要求があることを示し、「０」は要求がないことを示す。

従って、「有効信号１」「有効信号２」がともに「１」の場合は、レベル間において要求が競合していることを示す。この場合、レベル間調停部４３ａは、選択結果に示すように、「０」の優先フラグに従って「有効信号１」を選択し、「１」の優先フラグに従って「」有効信号２」を選択する。

同様に、第２レベル間調停部４３ｂには、第２レベル内調停部４１ｂから出力される有効信号ＳＥ２と、第２優先フラグ生成部４２ｂから出力される優先フラグＳＰ２と、第３レベル内調停部４１ｃから出力される有効信号ＳＥ３が入力される。第２レベル間調停部４３ｂは、優先フラグＳＰ２に従って、両有効信号ＳＥ２，ＳＥ３のうちの何れか一方を選択し、選択した有効信号をレベル間調停信号ＳＡ２として出力する。

各レベル間調停部４３ａ，４３ｂから出力されるレベル間調停信号ＳＡ１，ＳＡ２は、チャネル確定部４４に入力される。このチャネル確定部４４には、各レベル内調停部４１ａ〜４１ｃから出力されるチャネル番号ＳＮ１〜ＳＮ３が入力される。チャネル確定部４４は、レベル間調停信号ＳＡ１，ＳＡ２に基づいて、各チャネル番号ＳＮ１〜ＳＮ３のうちの１つに対してバス使用権を確定し、確定したチャネル番号をインタフェース回路４５に出力する。インタフェース回路４５は、入力したチャネル番号を図１に示すメモリコントローラ３３に出力する。

図４は、チャネル確定部４４の動作説明図である。同図において、「レベル間調停信号１」は第１レベル間調停部４３ａから出力される調停信号ＳＡ１を示し、「レベル間調停信号２」は第２レベル間調停部４３ｂから出力される調停信号ＳＡ２を示し、「有効信号３」は第３レベル内調停部４１ｃから出力される有効信号ＳＥ３を示す。「１」の「レベル間調停信号」は対応する優先レベルのチャネル番号が有効、即ち要求があることを示す。

従って、上位レベル側の「レベル間調停信号」が「１」の場合に、その上位側レベルのチャネル番号に対してバスの使用権を確定する。そして、各「レベル間調停信号」が「０」の場合に、下位側レベル、即ち最下位レベルのチャネル番号に対してバスの使用権を確定する。

更に、チャネル確定部４４は、各チャネル番号ＳＮ１〜ＳＮ３に対してバス使用権を確定したか否かを示すイネーブル信号ＥＮａ１〜ＥＮｃ１を生成する。各イネーブル信号ＥＮａ１〜ＥＮｃ１は、それぞれ対応するレベルのレベル内調停部４１ａ〜４１ｃに出力される。

第２のレベルに対応するイネーブル信号ＥＮｂ１と第３のレベル（最下位レベル）に対応するイネーブル信号ＥＮｃ１は、オア回路４７に入力される。オア回路４７は、両信号ＥＮｂ１，ＥＮｃ１を論理和演算して生成した信号を最上位レベルに対応する第２イネーブル信号ＥＮａ２として出力する。また、第３のレベルに対応するイネーブル信号ＥＮｃ１は、第２のレベルについて、イネーブル信号ＥＮｂ１に対して他のレベルのチャネル番号を確定したことを示す。従って、チャネル確定部４４から出力される第３のレベルに対応するイネーブル信号ＥＮｃ１は、第２のレベルにおいて他のレベルのチャネル番号を確定したことを示す第２イネーブル信号ＥＮｂ２として優先フラグ生成部４２ｂに入力される。

次に、レベル内調停部４１ａの構成を説明する。
図５に示すように、レベル内調停部４１ａは、判定部５１、選択部５２、情報記憶部５３、並び替え部５４を有する。判定部５１には所定数の要求信号（本実施形態では、すべての要求信号Ｗ０〜Ｗ６）が入力される。また、判定部５１には、情報記憶部５３に記憶された設定情報が入力される。

情報記憶部５３は、複数（ｎ個）のレジスタ５３1 〜５３n を含み、各レジスタ５３1 〜５３n にはそれぞれ設定情報又は非設定情報が記憶される。設定情報は判定部５１に入力される要求信号Ｗ０〜Ｗ６のうち、当該レベル内調停部４１ａに割り当てられた要求信号を出力するＤＭＡチャネル（処理部）のチャネル番号であり、非設定情報はチャネル番号が設定されていないことを示す値である。情報記憶部５３はレジスタ５３1 〜５３n により構成されているため、複数のレジスタに同一値のチャネル番号を設定可能である。この設定情報及び非設定情報は、図１に示すＣＰＵ３５により選択部５２を介して書き込まれる。

ＣＰＵ３５は、電源投入時の初期化処理や、設定情報であるチャネル番号を設定チャネル値とする。各レジスタ５３1 〜５３n は、それぞれ記憶した情報（値）を出力する。
判定部５１は、サービス間隔（バスの使用を許可する期間）毎に、各要求信号Ｗ０〜Ｗ６に基づいて、レベル内調停部４１ａの優先レベルに設定されたＤＭＡチャネルによるバス使用権の要求があるか否かを判断する。そして、判定部５１は、要求がある場合にはそのＤＭＡチャネルのチャネル番号ＳＮ１と、要求があることを示す（例えばＨレベル）有効信号ＳＥ１を出力する。一方、要求がない場合には、その旨を示す（例えばＬレベル）有効信号ＳＥ１を出力する。

詳述すると、判定部５１は、各要求信号Ｗ０〜Ｗ６がバス使用権の要求を示す（例えばＨレベル）か否かを判断する。これは、要求信号Ｗ０〜Ｗ６の論理和演算結果により判断される。判定部５１は、要求がある場合に、その要求を示す要求信号のチャネル番号と、各レジスタ５３1 〜５３n から出力される設定チャネル値とを順次比較し、最初に設定チャネル値と一致するチャネル番号を、このレベル内調停部４１ａにおける調停結果、即ち選択したチャネル番号とする。判定部５１は、設定したチャネル番号ＳＮ１を出力するとともに、出力するチャネル番号ＳＮ１が有効であることを示す有効信号ＳＥ１を出力する。また、判定部５１は、決定したチャネル番号、即ち要求信号のチャネル番号と最初に一致した設定チャネル値が記憶されたレジスタを示すポインタ情報を並び替え部５４に出力する。

並び替え部５４には、情報記憶部５３を構成するすべてのレジスタ５３1 〜５３n に記憶された情報が入力される。並び替え部５４は、シフトレジスタであり、判定部５１から入力されたポインタ情報が示すレジスタに記憶された情報が最終のレジスタに記憶されるように、情報の並び替えを行い、その結果を選択部５２に出力する。例えば、判定部５１において、２番目のレジスタ５３2 に記憶された設定チャネル値と等しいチャネル番号のＤＭＡチャネルからの要求を選択した場合、判定部５１は、その２番目のレジスタ５３2 を示すポインタ情報を出力する。並び替え部５４は、そのポインタ情報に従って、３〜ｎ番目のレジスタ５３3 〜５３n に記憶された情報を２〜（ｎ−１）番目のレジスタ５３2 〜５３n-1 のレジスタに記憶するとともに、２番目のレジスタ５３2 に記憶された情報をｎ番目のレジスタ５３n に記憶されるように、情報をシフトし、そのシフト結果を選択部５２に出力する。

選択部５２には、イネーブル信号ＥＮａ１が入力される。選択部５２は、図１に示すＣＰＵ３５から入力される情報（設定情報及び非設定情報）をレジスタ５３1 〜５３n に書き込む。また、選択部５２は、イネーブル信号ＥＮａ１に基づいて、該信号ＥＮａ１がこの優先レベルの要求が確定したことを示す場合に並び替え部５４から入力される情報をレジスタ５３1 〜５３n に書き込む。この並び替え部５４及び選択部５２により、情報記憶部５３に記憶したチャネル番号をラウンドロビン方式により並び替え、この優先レベル内の優先順序を変更する。

次に、優先フラグ生成部４２ａの構成を説明する。
図６に示すように、優先フラグ生成部４２ａは、カウンタ制御部６１、選択部６２、カウンタ６３、フラグ制御部６４を有する。カウンタ６３は、第１カウンタ６３ａと第２カウンタ６３ｂとを有する。両カウンタ６３ａ，６３ｂは例えばアップカウンタである。両カウンタ６３ａ，６３ｂには、それぞれカウントアップ値が図１に示すＣＰＵ３５から格納される。第１カウンタ６３ａと第２カウンタ６３ｂにそれぞれ格納されるカウントアップ値は、上位側レベル内調停部即ち第１レベル内調停部４１ａと、下位側レベル内調停部即ち第２レベル内調停部４１ｂの優先順位の比に応じた値である。それぞれのカウントアップ値は、例えば、「４」，「３」である。両カウンタ６３ａ，６３ｂは、カウンタ制御部６１から出力されるカウントアップ信号に応答してカウントアップ（＋１）する。そして、各カウンタ６３ａ，６３ｂは、それぞれカウント値がカウントアップ値と一致すると一致信号をカウンタ制御部６１に出力するとともに、カウント値をクリア（＝０）する。

カウンタ制御部６１には、第１イネーブル信号ＥＮａ１と第２イネーブル信号ＥＮａ２が入力される。カウンタ制御部６１は、第１イネーブル信号ＥＮａ１に応答して第１カウンタ６３ａにカウントアップ信号を出力し、第２イネーブル信号ＥＮａ２に応答して第２カウンタ６３ｂにカウントアップ信号を出力する。第１イネーブル信号ＥＮａ１は、レベル間で要求が競合した場合に上位側レベル、即ち第１レベル内調停部４１ａの優先レベルのチャネル番号を確定したことを示し、第２イネーブル信号ＥＮａ２は、レベル間で要求が競合した場合に下位側レベル、即ち第１レベル内調停部４１ａより下位の優先レベルのチャネル番号を確定したことを示す。従って、第１カウンタ６３ａのカウント値は、調停によって上位側レベルの要求を確定した回数を示し、第２カウンタ６３ｂのカウント値は調停によって下位側レベルの要求を確定した回数を示す。

カウンタ制御部６１は、両カウンタ６３ａ，６３ｂから出力される一致信号に基づいてフラグ制御信号をフラグ制御部６４に出力する。フラグ制御部６４は、フラグ制御信号に応答して優先フラグＳＰ１を生成する。詳述すると、カウンタ制御部６１は、第１イネーブル信号ＥＮａ１に応答して第１カウンタ６３ａをカウントアップさせている間、フラグ制御信号によりフラグ制御部６４から上位レベルを優先する優先フラグ（例えば値「０」、Ｌレベル）を出力させる。このとき、図２に示す第１レベル間調停部４３ａは、第１レベル内調停部４１ａと第２レベル内調停部４１ｂからそれぞれ要求があることを示す有効信号ＳＥ１，ＳＥ２が出力されると、「０」の優先フラグＳＰ１に応答して、上位側レベルの有効信号ＳＥ１を選択する。そして、第１レベル間調停部４３ａは、選択した有効信号を上位側レベルと下位側レベルとの間で要求信号を調停したことを示すレベル間調停信号ＳＡ１として出力する。

そして、カウンタ制御部６１は、第１カウンタ６３ａが一致信号を出力すると、フラグ制御信号によりフラグ制御部６４から下位レベルを優先する優先フラグ（例えば値「１」、Ｈレベル）を出力させる。すると、図２に示す第１レベル間調停部４３ａは、第１レベル内調停部４１ａと第２レベル内調停部４１ｂからそれぞれ要求があることを示す有効信号ＳＥ１，ＳＥ２が出力されると、「１」の優先フラグＳＰ１に応答して、下位側レベルの有効信号ＳＥ２を選択する。そして、第１レベル間調停部４３ａは、選択した有効信号を上位側レベルと下位側レベルとの間で要求信号を調停したことを示すレベル間調停信号ＳＡ１として出力する。

従って、このレベル間調停部４３ａは、優先フラグ生成部４２ａの第１カウンタ６３ａと第２カウンタ６３ｂにそれぞれ設定したカウント値の回数だけ上位側レベルの要求と下位側レベルの要求をそれぞれ確定する。即ち、レベル間調停部４３ａは、第１及び第２カウンタ６３ａ，６３ｂに設定したカウント値の比に応じて、上位側レベルの要求を優先するとともに、下位側レベルの要求を許容する。

第２レベル内調停部４１ｂは、第１レベル内調停部４１ａと同じ構成であるため、図面を省略する。
第２レベル内調停部４１ｂの情報記憶部５３には、少なくとも１つのチャネル番号が記憶される。従って、第２レベル内調停部４１ｂにチャネル番号の設定を設定することにより、同チャネル番号のＤＭＡチャネルに対する優先レベルを容易に設定することができる。また、第１レベル内調停部４１ａに設定したチャネル番号を削除し、同チャネル番号を第２レベル内調停部４１ｂに設定することにより、同チャネル番号のＤＭＡチャネルに対する優先レベルを容易に変更することができる。

また、各レベル内調停部４１ａ，４１ｂの情報記憶部５３は、それぞれ複数のレジスタから構成されている。従って、例えば第１レベル内調停部４１ａにおいて同一値のチャネル番号を複数のレジスタに設定する。この場合、同一値のチャネル番号を設定したレジスタの数だけ、同チャネル番号のＤＭＡチャネルに対してバス使用権が与えられる。即ち、設定するレジスタの数に応じて、同一レベル内において優先度を上げることができる。

同一値のチャネル番号の設定は、異なる優先レベルについても行うことができる。即ち、第１レベル内調停部４１ａと第２レベル内調停部４１ｂに同じ値のチャネル番号を設定する。この場合、上記と同様に、設定したレジスタの数だけそのチャネル番号のＤＭＡチャネルにバス使用権が与えられる。

第３レベル内調停部４１ｃは、第１レベル内調停部４１ａと同じ構成であるため、図面を省略する。
この第３レベル内調停部４１ｃについても、第２レベル内調停部４１ｂと同様のことがいえる。即ち、各レベル内調停部４１ａ〜４１ｃに対してチャネル番号を設定することにより、優先レベルを容易に設定することができる。また、設定したチャネル番号を変更することにより、優先レベルを容易に変更することができる。更に、その時に動作しない処理部について、第１〜第３レベル内調停部４１ａ〜４１ｃの何れにもチャネル番号を設定しないことにより、同チャネル番号のＤＭＡチャネルに対してバス使用権を許容しない。即ち、必要としないＤＭＡチャネルに対してリソースであるバス使用権を設定しないため、必要とするＤＭＡチャネルに対してバス使用権を従来に比べて多く与えることができる。

そして、第２優先フラグ生成部４２ｂは、第１優先フラグ生成部４２ａと同じ構成であるため、図面を省略する。第２優先フラグ生成部４２ｂの第１及び第２カウンタ６３ａ，６３ｂには、第１優先フラグ生成部４２ａと同様に、上位側レベルの要求と下位側レベルの要求を確定する値が格納されている。従って、図２に示すように、この第２優先フラグ生成部４２ｂが生成する優先フラグＳＰ２を入力する第２レベル間調停部４３ｂは、レベル間調停部４３ａは、第１及び第２カウンタ６３ａ，６３ｂに設定したカウント値の比に応じて、上位側レベルの要求を優先するとともに、下位側レベルの要求を許容する。優先レベルが高く設定されたＤＭＡチャネルの処理部から連続的にバス使用権の要求がある場合でも、優先レベルが最も低く設定された第３レベル内調停部４１ｃに設定されたチャネル番号のＤＭＡチャネルについてもバス使用権を確定する。即ち、各レベル内調停部４１ａ〜４１ｃに設定されたチャネル番号のＤＭＡチャネルのすべてに対してバス使用権を確実に確定することができる。

以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）優先フラグ生成部４２ａ，４２ｂは、競合した場合に上位側レベルの要求を確定したことを示す第１イネーブル信号ＥＮａ１，ＥＮｂ１と下位側レベルの要求を確定したことを示す第２イネーブル信号ＥＮａ２，ＥＮｂ２とをそれぞれカウントする。そして、優先フラグ生成部４２ａ，４２ｂは、それぞれのカウント値が設定した設定カウント値に達した場合に優先フラグＳＰ１，ＳＰ２を反転して、他のレベルの要求を優先するようにした。レベル間調停部は、優先フラグＳＰ１，ＳＰ２に基づいて、上位側レベルの有効信号と下位側レベルの有効信号のうちの何れか一方を選択し、その選択した有効信号をレベル間調停信号として出力する。チャネル確定部は、各レベル内調停部４１ａ〜４１ｃから出力されるチャネル番号ＳＮ１〜ＳＮ３のうち、レベル間調停信号ＳＡ１，ＳＡ２に応じたレベルのチャネル番号についてバスの使用権を確定するようにした。

この結果、複数の優先レベルの要求が競合した場合に、カウント値の回数だけ１つの優先レベルの要求を受け付けた後に、他の優先レベルの要求を有効とする。このため、優先度の高い要求が連続した場合であっても、カウント値の回数後にその要求より低いレベルの要求が有効となるため、低いレベルの要求を確実に受け付けることができる。

（２）それぞれ異なる優先レベルが設定されたレベル内調停部４１ａ〜４１ｃにＤＭＡチャネルのチャネル番号を記憶するレジスタ５３1 〜５３n を備え、レジスタ５３1 〜５３n に記憶したチャネル番号の要求についてレベル内調停部４１ａ〜４１ｃにおいて調停するようにした。従って、レジスタ５３1 〜５３n に記憶するチャネル番号を変更することにより、ＤＭＡチャネルの優先レベルを変更することができる。

（３）レベル内調停部４１ａ〜４１ｃのレジスタ５３1 〜５３n に、チャネル番号を重複して記憶するようにした。複数記憶されたチャネル番号のＤＭＡチャネルには、その記憶した数に応じてバス使用権が与えられる。従って、１つの優先レベル内であっても、各ＤＭＡチャネルについて優先度を設定することができる。

（４）レベル内調停部４１ａ〜４１ｃのレジスタ５３1 〜５３n にその時々の動作に応じて、動作する必要のない処理部２１〜２８のチャネル番号を記憶させないようにした。従って、不要な処理部に対するバス調停を行わないため、限りあるリソースであるバス使用権を有効に配分することができる。

尚、前記実施形態は、以下の態様に変更してもよい。
・上記実施形態において、各調停機能部３１ａ〜３１ｄが記憶されたソフトウェアを実行することにより調停処理を行う構成としてもよい。例えば、図７は、レベル内調停部が実行する処理の流れを示すフローチャートである。

先ず、各レベル内調停部に対してＤＭＡチャネルの割当て、即ちチャネル番号の設定が行われる（ステップ７１）。次に、レベル間調停部は、転送中、即ちバスが使用中か否かを判断し（ステップ７２）、転送中の場合には転送終了まで待つ。転送が終了すると、レベル間調停部は、割当てチャネルの要求があるか否かを判断し（ステップ７３）、要求が無い場合にはステップ７２に戻る。

チャネルの要求がある場合、チャネル内調停部は要求チャネルの検索を行い（ステップ７４）、優先チャネルを決定する（ステップ７５）。次に、レベル内調停部は、レベル内調停部に対して有効信号の出力がディセーブル（禁止）されているか否かを判断し（ステップ７６）、ディセーブルされていない場合に有効信号及びチャネル番号を出力する（ステップ７７）。次に、レベル内調停部は、当グループが選択されたか否か、即ち当該レベルのチャネル番号に対してバスの使用権が確定されたか否かを判断し（ステップ７８）、選択された場合にチャネル番号の並び替えを行う（ステップ７９）。そして、１回のサービスについての全ての処理が終了したか否かを判断し（ステップ８０）、処理終了によりステップ７２に戻って次の要求を待つ。

また、図８は、優先フラグ生成部が実行する処理の流れを示すフローチャートである。
先ず、優先フラグ生成部に対して優先フラグ初期値、優先比率（カウント値）が設定される（ステップ８１）。次に、優先フラグ生成部は、優先フラグ側、即ちその時に優先しているレベル（上位側レベル又は下位側レベル）について要求受付があるか否かを判断し
（ステップ８２）、要求受付がある場合に要求が競合しているか否かを判断する（ステップ８３）。次に、優先フラグ生成部は、競合している場合に、優先フラグ側のカウント値をダウンカウントする（ステップ８４）。次に、優先フラグ生成部は、カウント値がゼロ「０」か否か、即ち設定された数の要求を受け付けたか否かを判断し（ステップ８５）、カウント値が「０」の場合に優先フラグ側の優先比率、即ちカウント値を再設定する（ステップ８６）。次に、優先フラグ生成部は優先フラグを反転する、即ち優先するレベルを切り換えるように優先フラグを変更する（ステップ８７）。そして、１回のサービスについての全ての処理が終了したか否かを判断し（ステップ８８）、処理終了によりステップ７２に戻って次の要求を待つ。

このように、ソフトウェアによる処理によっても、上記実施形態と同様に、低いレベルの要求を確実に受け付けることができる。
・上記実施形態は電子機器としてデジタルスチルカメラについて説明したが、要求信号の調停を行うものであればどの様な電子機器に適用してもよい。

・上記実施形態は、処理部２１〜２８を有し、調停回路３１は、それら処理部２１〜２８からの要求信号を調停することとしたが、処理部の数、各処理部が実行する処理、等を適宜変更してもよい。

・上記実施形態は、調停回路３１は、書込要求信号Ｗ０〜Ｗ６を調停する調停機能部３１ａ，３１ｂを有することとしたが、１つ、又は３つ以上の調停機能部を有する構成としてもよい。同様に、調停回路３１は、読出要求信号Ｒ１〜Ｒ７を調停する調停機能部３１ｃ，３１ｄを有することとしたが、１つ、又は３つ以上の調停機能部を有する構成としてもよい。

・上記実施形態は、各調停機能部３１ａ〜３１ｄにそれぞれ３つの優先レベルを設定した、即ちそれぞれ３つのレベル内調停部４１ａ〜４１ｃを有する構成としたが、それぞれ２つ、又は４つ以上の優先レベルを設定する、即ち２つ又は４つ以上のレベル内調停部を有する構成としてもよい。それぞれの設定に応じて、優先フラグ生成部等の回路構成を変更することはいうまでもない。

・上記実施形態は、各調停機能部３１ａ〜３１ｄにそれぞれ３つの優先レベルを設定した、即ちそれぞれ３つのレベル内調停部４１ａ〜４１ｃを有する構成としたが、それぞれに設定するレベル数を変更してもよい。それぞれの設定に応じて、優先フラグ生成部等の回路構成を変更することはいうまでもない。

・上記実施形態において、各レベル内調停部４１ａ〜４１ｃの動作を適宜停止させるようにしてもよい。例えば、動作禁止信号をＣＰＵ３５から各レベル内調停部４１ａ〜４１ｃに供給する。各レベル内調停部４１ａ〜４１ｃは、第１レベル（例えばＨレベル）の動作禁止信号に応答して動作を停止し、第２レベル（例えばＬレベル）の動作禁止信号うに応答して調停動作を実行する。このように構成することで、任意のレベルに設定したチャネルの要求の優先度を変更する（優先度を上げる）ことができる。尚、レベル間調停部４３ａ，４３ｂにおいて所定のレベルに対する調停を行わないようにすればよいため、図５に示す判定部５１が、信号に応答して有効信号ＳＥ１をディスエーブル、即ち有効ではないことを示す信号レベルとするようにしてもよい。

電子機器のブロック回路図である。調停回路のブロック回路図である。レベル間調停部の動作説明図である。チャネル確定部の動作説明図である。レベル内調停部のブロック回路図である。優先フラグ生成部のブロック回路図である。の動作を説明するためのフローチャートである。の動作を説明するためのフローチャートである。従来の調停部のブロック回路図である。

符号の説明

２１〜２８処理部
３１ａ調停機能部（第１調停部）
４１ａ〜４１ｃレベル内調停部
４２ａ，４２ｂ優先フラグ生成部
４３ａ，４３ｂレベル間調停部
４４チャネル確定部
ＥＮａ１〜ＥＮｃ１第１イネーブル信号
ＥＮａ２，ＥＮｂ２第２イネーブル信号
ＳＮ１〜ＳＮ３チャネル番号
ＳＥ１〜ＳＥ３有効信号
ＳＰ１，ＳＰ２有効フラグ
Ｗ０〜Ｗ６，Ｒ１〜Ｒ７要求信号

Claims

複数のアクセス要求信号の内のいずれか一つに対応する第１調停信号を第１の優先度に基づいて出力し、前記第１調停信号を出力するときは第１電位となり、前記第１調停信号を出力しないときは第２電位となる第１有効信号を出力する第１調停部と、
前記複数のアクセス要求信号の内のいずれか一つに対応する第２調停信号を第２の優先度に基づいて出力し、前記第２調停信号を出力するときは前記第１電位となり、前記第２調停信号を出力しないときは前記第２電位となる第２有効信号を出力する第２調停部と、
前記第１調停信号及び前記第２調停信号が入力され、前記第１調停信号及び第２調停信号の内のいずれか一つを選択して出力するとともに、前記第１調停信号を選択したことを示す第１イネーブル信号又は前記第２調停信号を選択したことを示す第２イネーブル信号を出力する確定部と、
前記第１イネーブル信号をカウントする第１カウンタ及び前記第２イネーブル信号をカウントする第２カウンタを有し、前記第１カウンタ及び前記第２カウンタの出力に基づいて第１優先フラグを出力する第１優先フラグ生成部と、
前記第１有効信号及び前記第２有効信号及び前記第１優先フラグが入力され、前記第１優先フラグが第１状態のときに前記第１有効信号を出力し、前記第１優先フラグが第２状態で且つ前記第２有効信号が前記第１電位のときに前記第２電位を出力し、前記第１優先フラグが第２状態で且つ前記第２有効信号が前記第２電位で且つ前記第１有効信号が前記第１電位のときに前記第１電位を出力する第１レベル間調停部とを備え、
前記確定部は、前記第１レベル間調停部の出力に基づいて、前記第１調停信号及び前記第２調停信号の内のいずれか一つを選択して出力する
ことを特徴とする調停装置。
前記第１優先フラグ生成部は、前記第１カウンタがカウントアップ動作中は前記第１優先フラグを前記第１状態とし、前記第２カウンタがカウントアップ動作中は前記第１優先フラグを前記第２状態とする
ことを特徴とする請求項１に記載の調停装置。
前記第１優先フラグ生成部は、前記第１カウンタのカウントアップ値を設定する第１カウント設定値と、前記第２カウンタのカウントアップ値を設定する第２カウント設定値とを格納する格納部を備え、
前記第１カウンタは、前記第１カウンタのカウント値が前記第１カウント設定値と一致したときに前記第１カウンタのカウンタ値をクリアし、前記第２カウンタは、前記第２カウンタのカウント値が前記第２カウント設定値と一致したときに前記第２カウンタのカウント値をクリアする
ことを特徴とする請求項２に記載の調停装置。
複数のアクセス要求信号の内のいずれか一つに対応する第１調停信号を第１の優先度に基づいて出力し、前記第１調停信号を出力するときは第１電位となり、前記第１調停信号を出力しないときは第２電位となる第１有効信号を出力する第１調停部と、
前記複数のアクセス要求信号の内のいずれか一つに対応する第２調停信号を第２の優先度に基づいて出力し、前記第２調停信号を出力するときは前記第１電位となり、前記第２調停信号を出力しないときは前記第２電位となる第２有効信号を出力する第２調停部と、
前記複数のアクセス要求信号の内のいずれか一つに対応する第３調停信号を第３の優先度に基づいて出力し、前記第３調停信号を出力するときは前記第１電位となり、前記第２調停信号を出力しないときは前記第２電位となる第３有効信号を出力する第３調停部と、
前記第１調停信号及び前記第２調停信号及び前記第３調停信号が入力され、前記第１調停信号及び前記第２調停信号及び前記第３調停信号の内のいずれか一つを選択して出力するとともに、前記第１調停信号を選択したことを示す第１イネーブル信号又は前記第２調停信号を選択したことを示す第２イネーブル信号又は前記第３調停信号を選択したことを示す第３イネーブル信号を出力する確定部と、
前記第１イネーブル信号をカウントする第１カウンタ及び前記第２イネーブル信号をカウントする第２カウンタを有し、前記第１カウンタ及び前記第２カウンタの出力に基づいて第１優先フラグを出力する第１優先フラグ生成部と、
前記第２イネーブル信号をカウントする第３カウンタ及び前記第３イネーブル信号をカウントする第４カウンタを有し、前記第３カウンタ及び前記第４カウンタの出力に基づいて第２優先フラグを出力する第２優先フラグ生成部と、
前記第１有効信号及び前記第１優先フラグ及び前記第２有効信号と前記第３有効信号との論理和演算を行った合成信号が入力され、前記第１優先フラグが第１状態のときに前記第１有効信号を出力し、前記第１優先フラグが第２状態で且つ前記合成信号が前記第１電位のときに前記第２電位を出力し、前記第１優先フラグが第２状態で且つ前記合成信号が前記第２電位で且つ前記第１有効信号が前記第１電位のときに前記第１電位を出力する第１レベル間調停部と、
前記第２有効信号及び前記第３有効信号及び前記第２優先フラグが入力され、前記第２優先フラグが第１状態のときに前記第２有効信号を出力し、前記第２優先フラグが第２状態で且つ前記第３有効信号が前記第１電位のときに前記第２電位を出力し、前記第２優先フラグが第２状態で且つ前記第３有効信号が前記第２電位で且つ前記第２有効信号が前記第１電位のときに前記第１電位を出力する第２レベル間調停部とを備え、
前記確定部は、前記第１レベル間調停部の出力及び前記第２レベル間調停部の出力に基づいて、前記第１調停信号及び前記第２調停信号及び前記第３調停信号の内のいずれか一つを選択して出力する
ことを特徴とする調停装置。
前記第１優先フラグ生成部は、前記第１カウンタがカウントアップ動作中は前記第１優先フラグを前記第１状態とし、前記第２カウンタがカウントアップ動作中は前記第１優先フラグを前記第２状態とし、
前記第２優先フラグ生成部は、前記第３カウンタがカウントアップ動作中は前記第２優先フラグを前記第１状態とし、前記第４カウンタがカウントアップ動作中は前記第２優先フラグを前記第２状態とする
ことを特徴とする請求項４に記載の調停装置。
前記第１優先フラグ生成部は、前記第１カウンタのカウントアップ値を設定する第１カウント設定値と、前記第２カウンタのカウントアップ値を設定する第２カウント設定値とを格納する第１格納部を備え、
前記第１カウンタは、前記第１カウンタのカウント値が前記第１カウント設定値と一致したときに前記第１カウンタのカウンタ値をクリアし、前記第２カウンタは、前記第２カウンタのカウント値が前記第２カウント設定値と一致したときに前記第２カウンタのカウント値をクリアし、
前記第２優先フラグ生成部は、前記第３カウンタのカウントアップ値を設定する第３カウント設定値と、前記第４カウンタのカウントアップ値を設定する第４カウント設定値とを格納する第２格納部を備え、
前記第３カウンタは、前記第３カウンタのカウント値が前記第３カウント設定値と一致したときに前記第３カウンタのカウンタ値をクリアし、前記第４カウンタは、前記第４カウンタのカウント値が前記第４カウント設定値と一致したときに前記第４カウンタのカウント値をクリアする
ことを特徴とする請求項５に記載の調停装置。
情報を取得する取得部と、
前記情報に対して複数の処理を施す複数の処理部と、
前記複数の処理を施された情報を格納するメモリと、
前記複数の処理部から出力される複数のアクセス要求信号の内のいずれか一つに対応する調停信号を出力する調停部と、
前記調停信号に基づいて前記メモリにアクセスするメモリ制御部とを備え、
前記調停部は、
前記複数のアクセス要求信号の内のいずれか一つに対応する第１調停信号を第１の優先度に基づいて出力し、前記第１調停信号を出力するときは第１電位となり、前記第１調停信号を出力しないときは第２電位となる第１有効信号を出力する第１調停部と、
前記複数のアクセス要求信号の内のいずれか一つに対応する第２調停信号を第２の優先度に基づいて出力し、前記第２調停信号を出力するときは前記第１電位となり、前記第２調停信号を出力しないときは前記第２電位となる第２有効信号を出力する第２調停部と、
前記第１調停信号及び前記第２調停信号が入力され、前記第１調停信号及び第２調停信号の内のいずれか一つを選択して出力するとともに、前記第１調停信号を選択したことを示す第１イネーブル信号又は前記第２調停信号を選択したことを示す第２イネーブル信号を出力する確定部と、
前記第１イネーブル信号をカウントする第１カウンタ及び前記第２イネーブル信号をカウントする第２カウンタを有し、前記第１カウンタ及び前記第２カウンタの出力に基づいて第１優先フラグを出力する第１優先フラグ生成部と、
前記第１有効信号及び前記第２有効信号及び前記第１優先フラグが入力され、前記第１優先フラグが第１状態のときに前記第１有効信号を出力し、前記第１優先フラグが第２状態で且つ前記第２有効信号が前記第１電位のときに前記第２電位を出力し、前記第１優先フラグが第２状態で且つ前記第２有効信号が前記第２電位で且つ前記第１有効信号が前記第１電位のときに前記第１電位を出力する第１レベル間調停部とを備え、
前記確定部は、前記第１レベル間調停部の出力に基づいて、前記第１調停信号及び前記第２調停信号の内のいずれか一つを選択して出力することを特徴とする電子機器。
前記第１優先フラグ生成部は、前記第１カウンタがカウントアップ動作中は前記第１優先フラグを前記第１状態とし、前記第２カウンタがカウントアップ動作中は前記第１優先フラグを前記第２状態とする
ことを特徴とする請求項７に記載の電子機器。
前記第１優先フラグ生成部は、前記第１カウンタのカウントアップ値を設定する第１カウント設定値と、前記第２カウンタのカウントアップ値を設定する第２カウント設定値とを格納する格納部を備え、
前記第１カウンタは、前記第１カウンタのカウント値が前記第１カウント設定値と一致したときに前記第１カウンタのカウンタ値をクリアし、前記第２カウンタは、前記第２カウンタのカウント値が前記第２カウント設定値と一致したときに前記第２カウンタのカウント値をクリアする
ことを特徴とする請求項８に記載の電子機器。